KR100312809B1

KR100312809B1 - 복구가능한메모리모듈과메모리모듈들을복구하는방법

Info

Publication number: KR100312809B1
Application number: KR1019970041738A
Authority: KR
Inventors: 슈안 민-치; 조 제리; 한 챨리
Original assignee: 로버트 에이치. 씨. 챠오; 유나이티드 마이크로일렉트로닉스 코퍼레이션
Priority date: 1997-08-27
Filing date: 1997-08-27
Publication date: 2001-12-28
Also published as: KR19990018551A

Abstract

본 발명은 DRAM(dynamic random access memory)이나 플래시 메모리와 같은 복구 가능한 메모리 모듈과, 메모리 모듈들을 복구하는 방법을 제안한다. 복구가능한 메모리 모듈에 대하여, 선적 이전이나 사용후에 발견되는 모듈 내에 있는 결함 메모리 IC들은 백업 메모리 IC들을 사용하여 복구될 수 있다. 기본적으로, 모듈 내에서 결함 메모리 IC들이 발견되면, 제로-오옴 레지스터들의 세트가 PCB 상에 제공된 다수의 선택된 점핑 패드들을 쇼트시키는데 사용되어, 결함 메모리 IC에 있는 I/O(input/output) 핀들과 칼럼-어드레스 스트로브(colum-address strobe) 핀들로의 접속을, 대신 백업 메모리 IC에 있는 I/O 핀들과 칼럼-어드레스 스트로브 핀들로 선회시킨다. 이것은 결함 IC들의 기능이 백업 메모리 칩에 의해 수행되게 해준다.

Description

복구 가능한 메모리 모듈과 메모리 모듈들을 복구하는 방법(Repairable Memory Module And Method of Repairing Memory Modules)

본 발명은 메모리 모듈들에 관한 것으로, 특히, 복구 가능한, DRAM(dynamic random access memory) 모듈과 같은 메모리 모듈과 그 모듈의 복구 방법에 관한 것이다.

도 1은 32-비트 팬티엄 마이크로프로세서와 같이 사용하기 위해 고안된 종래 DRAM 모듈의 구성도이다. DRAM 모듈은 1M×32 SIMM(Single In-line Memory Module)을 구성하기 위해 함께 사용된 8개의 1M×4 DRAM IC들의 어레이를 포함한다.

도 2는 도 1의 종래 DRAM 모듈이 어셈블되었을 때의 평면 구성을 보여준다. 도시된 바와 같이 DRAM 모듈은 8개의 DRAM IC들 U1 내지 U8을 인쇄 회로 기판(PCB)에 마운팅시켜 형성된다. 이들 DRAM IC들에 있는 I/O(input/output) 핀들은 DRAM 모듈의 해당 I/O 핀들과 접속된다.

DRAM 또는 플래쉬 메모리 모듈들과 같은 대부분의 통상적인 메모리 모듈들은 먼저 PCB 위에 패키지된 형태로 배열되고, 그 다음 그들 각각이 개별의 메모리 모듈들로서 동작할 수 있도록 PCB로부터 그들을 분리시켜 제조된다. 그리고 이들 메모리 모듈들은 각각 모듈 내의 결함 메모리 IC들을 체크하기 위한 소위 모듈 테스팅 공정을 통해 테스트된다. 이때 어떤 메모리 IC가 결함이 있는 것으로 발견되면, 결함 IC를 수선하기 위한 종래의 방법은 단순히 결함 IC를 떼어내고 우량의 새것으로 대체하는 것이다. 하지만 종래의 복구 작업은 수행하기에 꽤 번거롭다.

도 3은 결함 IC를 수선하기 위한 종래의 모듈 테스팅 공정에 관련된 처리 단계들을 보여주는 흐름도이다. 도시된 바와 같이 만일 메모리 모듈이 하자가 없으면, 고객에게 선적되기 위해 준비된다. 그렇지 않으면, 메모리 모듈 내의 결함 메모리 IC가 떼어지고, 우량의 새것이 부착된다. 이들 두 개의 단계들은 함께 재작업 공정으로 일컬어지는데, 이것은 꽤 번거로와서 수행하기에 비용상 비효율적이다.

저비용 메모리 모듈들을 제작하기 위한 종래의 방법은 소위 칩-온-보드(chip-on board: COB)라고 불리는 기술을 사용하는 것이다. 그러나 COB 구조를 기초로 한 메모리 모듈에서 결함 IC들을 위한 복구 작업은 캡슐에 싸기 이전에 조차도 수행하기가 어렵다. 캡슐화 이후, 복구 작업은 수행하기가 매우 어렵다.

따라서, 본 발명의 주 목적은 메모리 모듈 내의 결함 메모리 IC들을 허용하는 복구 가능한 메모리 모듈을 제공하는 것으로서, 만일 추가 공정이 있더라도, 결함 IC들을 번거롭게 떼어내고 우량의 새것을 인쇄 회로 기판에 마운트시키지 않고 편리하게 복구될 수 있는 메모리 모듈을 제공하는 것이다.

본 발명의 다른 목적은 결함 IC들을 우량의 새것으로 대체할 필요없이 메모리 모듈을 복구하는 방법을 제공하는 것이다.

제1도는 PC에서 32-비트 팬티엄 마이크로프로세서와 함께 사용하기 위해 고안된 종래의 DRAM 모듈의 구성도;

제2도는 제1도의 종래의 DRAM 모듈이 어셈블되었을 때 평면 구성을 보여주는 도면;

제3도는 종래의 DRAM 모듈을 복구하기 위한 종래의 방법과 관련된 처리 단계를 보여주는 흐름도;

제4도는 본 발명의 복구 가능한 DRAM 모듈의 다양한 구성 부분들을 보여주는 평면 구성도;

제4(a)도는 모듈 I/O 버스를 나타내는 평면도;

제4(b)도는 I/O 점핑 패드 유닛들을 나타내는 평면도;

제4(c)도는 CAS 점핑 패드 유닛 JP1을 나타내는 평면도;

제4(d)도는 8개의 규격화된 DRAM IC들을 나타내는 평면도;

제4(e)도는 백업 DRAM IC U9을 나타내는 평면도;

제5도는 제4도의 DRAM 모듈이 어셈블되었을 대 평면 구성을 보여주는 도면 및;

제6도는 칩 조사 테스팅을 위하여 인쇄 회로 기판에 함께 배열된 본 발명의 복구 가능한 DRAM 모듈의 어레이를 보여주는 도면이다.

<도면의 주요부분에 대한 부호의 설명>

U1-U8 : 규격화된 메모리 IC 들 U9 : 백업 메모리 IC

510, 520, 530 : 규격화된 메모리 IC와 연관된 제 1, 제 2, 제 3 행의 점핑패드들

540, 550 : 백업 메모리 IC와 연관된 제 1, 제 2 행의 점핑 패드들

JO-J7, J9-J16, J18-J25, J27-J34 : I/O 점핑 패드 유닛들

JP1 : CAS 점핑 패드 유닛 JP1

앞서 말한 본 발명의 목적들에 따라, 복구 가능한 메모리 모듈과 메모리 모듈을 복구하는 방법에 제공된다.

본 발명의 복구 가능한 메모리 모듈은 다음의 구성 요소들을 포함한다:

(a) 인쇄 회로 기판; (b) 상기 인쇄 회로 기판에 마운트된 복수개의 규격화된 메모리 IC들; (c) 필요시 상기 인쇄 회로 기판에 선택적으로 마운트되는 최소한 한 개 이상의 백업 메모리 IC, 상기 백업 메모리 IC는 상기 규격화된 메모리 IC들 중의 결함이 있는 것을 복구하는데 사용됨: (d) 상기 메모리 모듈을 위한 복수개의 I/O 핀들을 갖는 모듈 I/O 버스; (e) 다수의 I/O 점핑 패드 유닛들, 각 I/O 점핑 패드 유닛은 상기 규격화된 메모리 IC들 중의 하나와 연관되고, 각 I/O 점팽 패드 유닛은 점핑 패드들이 최소한 3개의 행들(rows)로 배열되고, 각 행에는 연관된 메모리 IC에 있는 I/O 핀들의 개수와 같은 수의 점핑 패드들이 있음; 그리고 (f) 상기 백업 메모리 IC와 연관된 최소한 1개 이상의 CAS 점핑 패드 유닛, 상기 CAS 점핑 패드 유닛은 점핑 패드들이 최소한 두 개의 행들로 배열되고, 각 행에는 상기 모듈 I/O 버스에 있는 CAS 핀의 개수와 같은 수의 점핑 패드들을 갖음;

더욱이 상기 I/O 점핑 패드 유닛들 각각에 있는 제 1 행의 점핑 패드들은 규격화된 메모리 I/C들 중의 연관된 하나에 있는 I/O 핀들과 각각 접속된다; 제 2 행의 점핑 패드들은 모듈 I/O 버스에 있는 해당 I/O 핀들과 각각 접속된다; 제 3 행의 점핑 패드들은 백업 메모리 IC에 있는 I/O 핀들과 접속된다. 그리고 제 1 행의 점핑 패드들인, 상기 CAS 점핑 패드 유닛은 백업 메모리 IC에 있는 CAS 핀에 함께 접속된다; 그리고 제 2 행의 점핑 패드들은 모듈 I/O 버스에 있는 해당 CAS 핀들과 각각 접속된다.

모듈 테스팅 공정을 통해서, 모든 규격화된 메모리 IC들이 하자가 없으면, 상기 각 I/O 점핑 패드 유닛들 내의 제 1 행의 점핑 패드들이 동일한 유닛 내의 제 2 행의 점핑 패드들과 쇼트된다; 반면에, 만일 규격화된 IC들 중에 어느 하나라도 결함을 갖고 있다면, 결함 메모리 IC에 있는 결함 I/O 핀들과 연관된 제 2 행의 점핑 패드들이 해당하는 제 3 행의 점핑 패드들과 쇼트된다; 규격화된 메모리 IC들에 있는 정상적인 I/O 핀들과 연관되는 제 1 행의 점핑 패드들은 해당하는 제 2 행의 점핑 패드들과 쇼트된다; 그리고 결함 메모리 IC들과 연관된 CAS 점핑 패드 유닛에 있는 제 1 행의 점핑 패드들이 해당하는 제 2 행의 점핑 패드들과 쇼트된다.

다양한 다른 실시예들에 있어서, 규격화된 메모리 IC들과 상기 백업 메모리 IC는 패키지 형태로 인쇄 회로 기판에 마운트된다; 또는 택일적으로, 상기 정규 메모리 IC들과 상기 백업 메모리 IC는 칩-온-보드(COB) 형태로 인쇄 회로 기판에 마운트된다; 그리고 또한 택일적으로, 상기 규격화된 메모리 IC들은 COB 형태로 상기 인쇄 회로 기판에 마운트되는 반면에, 백업 메모리 IC는 상기 인쇄 회로 기판에 패키지 형태로 마운트된다.

또한, 쇼트되는 접속은 제로-오옴(zero-ohm) 저항들 세트나 쇼트되는 점핑 패드들의 쌍들에 각각 마운트되는 점퍼들의 세트 중의 하나를 사용하여 구현될 수 있다.

상술한 본 발명의 복구 가능한 메모리 모듈의 최대 복구 능력은, 즉, 복구될 수 있는 모듈 내의 결함 IC들의 최대 개수는 백업 메모리 IC의 I/O 핀들의 개수와 같다.

또 다른 특징에 의하면, 본 발명은 메모리 모듈을 복구하기 위한 방법을 제공한다. 구체적으로, 이 방법은 규격화된 메모리 IC들의 어레이와, 규격화된 메모리 IC들 중 최소 하나 이상의 결함이 있는 것을 복구하기 위하여, 규격화된 IC들과 연관된 모듈 I/O 버스를 갖는 메모리 모듈에 사용된다. 본 발명의 방법은 다음의 처리 단계들을 포함한다:

(1) 규격화된 메모리 IC들과 같은 타입의 백업 메모리 IC를 제공하는 단계와; (2) 결함 메모리 IC에 있는 결함 I/O 핀들을 백업 메모리 IC에 있는 해당 I/O 핀들과 쇼트시키는 단계와; (3) 규격화된 메모리 IC들에 있는 정상의 I/O 핀들을 모듈 I/O 버스에 있는 해당 I/O 핀들과 쇼트시키는 단계와; (4) 백업 메모리 IC에 있는 CAS 핀을 결함 메모리 IC와 연관된 모듈 I/O 버스에 있는 해당 CAS 핀들과 쇼트시티는 단계.

쇼트되는 접속을 구현하기 위하여, 본 방법은 다음의 처리 단계들을 더 포함한다.

다수개의 I/O 점핑 패드 유닛들을 제공한되, 각 I/O 점핑 패드 유닛은 상기 규격화된 메모리 IC들과 연관되고, 각 I/O 점핑 패드 유닛은 최소한 3 개의 행들로 배열된 점핑 패드들을 가지고 각 행에는 연관된 메모리 IC에 있는 I/O 핀들의 개수와 같은 수의 점핑 패드를 가지고, 상기 각 점핑 패드 유닛에서, 제 1 행의 점핑 패드들은 상기 규격화된 메모리 IC들 중에 하나의 연관된 것에 있는 I/O들에 각각 접속되고; 제 2 행의 점핑 패드들은 모듈 I/O 버스에 있는 해당 I/O 핀들과 각각 접속되고; 그리고 제 3 행의 점핑 패드들은 백업 메모리 IC에 있는 I/O 핀들과 각각 접속되는 단계와; 그리고

상기 백업 메모리 IC와 연관된 최소 한 개 이상의 CAS 점핑 패드들의 세트를 제공하되, 상기 CAS 점핑 패드 유닛은 최소한 두개의 행들로 배열되고, 각 행에는 상기 모듈 I/O 버스에 있는 CAS 핀들의 개수와 동일한 수의 점핑 패드들을 가지고; 상기 CAS 점핑 패드 유닛에서, 제 1 행의 점핑 패드들은 백업 메모리 IC에 있는 CAS 핀과 함께 접속되고; 제 2 행의 점핑 패드들은 각각 모듈 I/O 버스에 있는 해당 CAS 핀들과 접속되는 단계.

또한, 쇼트되는 접속은 제로-오옴 저항들의 세트나 점핑 패드의 쇼트되는 쌍들에 각각 마운트되는 점퍼들의 세트 중의 하나로 구현될 수 있다. 상술한 본 발명의 복구 가능한 메모리 모듈의 최대 복구 능력, 즉, 복구될 수 있는 메모리 모듈 내의 결함 IC들의 최대 개수는 백업 메모리 IC의 I/O 핀들의 개수와 같다.

이 명세서의 종래 기술 부분에서 상술한 바와 같이, 메모리 모듈은 메모리 IC들의 어레이(이하, 규격화된 메모리 IC들로 칭함)를 인쇄 회로 기판(PCB)에 형성함으로써 만들어진다. 메모리 모듈의 스토리지 용량은 이들 규격화된 메모리 IC들의 총합이다. 본 발명에 따르면, 최소한 한 개의 부가적인 메모리 IC(이하, 백업 메모리 IC로 칭함)가 메모리 모듈에 병합된다. 모듈에서 규격화된 메모리 IC들 중 어느 하나라도 결함이 있는 것으로 발견되면, 그 결함 IC는 다음에 상세하게 설명될 설정된 방식에 따라 백업 메모리 IC를 사용하여 복구될 수 있다.

만일 모듈이 패키지된 메모리 IC들의 어레이에 기초한다면, 복구 작업이 필수적이지 않는 한 백업 메모리 IC는 PCB에 마운트될 필요가 없다. 만일 모듈이 칩-온-보드(CCOB)에 기초한다면, 백업 메모리 IC는 제조 과정에서 회로 기판에 규격화된 IC들과 함께 마운트되거나, 또는 택일적으로 나중에 복구 작업이 필요할 때 모듈 상의 예약된 영역에 마운트되는 패키지 형태로 공급된다.

기본적으로, 결함 메모리 IC들이 모듈 내에서 발견되면, 제로-오옴 레지스터들(점퍼들)의 세트가 PCB 상에 제공된 다수의 선택된 점핑 패드들을 쇼트시키는데 사용되어, 결함 메모리 IC에 있는 I/O 핀들과 칼럼-어드레스 스트로브(CAS) 핀들로의 접속을, 대신 백업 메모리 IC에 있는 I/O 핀들과 CAS 핀들로 선회시킨다. 이러한 사상을 가지고, 본 발명의 바람직한 실시예가 도 4 내지 도6을 참조하여 다음에 개시된다.

도 4는 본 발명의 복구 가능한 메모리 모듈의 (a), (b), (c), (d) 그리고 (e)로 각각 고안된 5개의 구성 부분들을 보여주는 구성도이다; 한편, 도 5는 복구 가능한 메모리 모듈이 어셈블되었을 때의 평면 구성도를 보여준다. 이 실시예에 있어서, 메모리 모듈은 8개의 1M×4 DRAM IC들 U1 내지 U8(규격화된 메모리 IC들로 동작하는)으로 된 어레이와, 하나의 부가적인 1M×4 DRAM IC U9(백업 메모리 IC로 동작하는)으로 구성되어 1M×32의 용량을 갖는다.

도 4에서, (a)는 모듈 I/O 버스를 나타낸다; (b)는 동작 중인 DRAM 칩들 U1-U8에 있는 I/O 핀들을 모듈 I/O 버스에 있는 I/O 핀들과 접속시키는데 사용되는 다수의 I/O 점핑 패드 유닛들 J0-J7, J9-J16, J18-J25, J27-J34을 나타낸다; (c)는 백업 메모리 칩에 있는 CAS 핀을 모듈 I/O 버스에 있는 해당 CAS 핀들과 접속시키는데 사용되는 CAS 점핑 패드 유닛 JP1을 나타낸다; (d)는 8개의 규격화된 DRAM IC 들 U1-U8을 나타낸다; 그리고 (e)는 백업 DRAM IC U9을 나타낸다.

또한, 도 5에서 보인 바와 같이, 각각의 규격화된 DRAM IC 들 U1-U8은 3개의 점핑 패드 행들 510, 520, 530과 연관되고, 각 행은 4개의 점핑 패드들을 가진다. 이들 3개의 점핑 패드 행들 510, 520, 530은 I/O 점핑 패드 유닛들 J0-J7, J9-J16, J18-J25, J27-J34을 사용하여 구현된다. 만일 1M×32 모듈이 택일적으로 2개의 1M×16 DRAM IC들을 사용하여 형성된다면, 각 행은 모듈 I/O 버스에 있는 16개의 I/O 핀들에 대응하는 16개의 점핑 패드들을 가져야 한다.

도 4의 (b)에서 보인 바와 같이, 제 1 행의 점핑 패드들 510은 각각 규격화된 DRAM IC들 U1-U8 가운데 연관된 것들에 있는 I/O 핀들과 접속된다. 예를 들면, 첫번째 규격화된 DRAM IC U1에 대해서는, 연관된 제 1 행 510의 4개의 점핑 패드들이 각각 DRAM IC U1에 있는 RDO-RD3 핀들과 접속된다; 연관된 제 2 행 520의 점핑 패드들은 각각 모듈 I/O 버스에 있는 D0Q-DQ3 핀들과 접속된다; 그리고 연관된 제 3 행 530의 4개의 점핑 패드들은 각각 백업 DRAM IC U9에 있는 SP0-SP3 핀들과 접속된다. 다른 규격화된 DRAM IC들 U2-U8에 대해서도, 연관된 점핑 패드들이 유사한 방식으로 접속되고, 제 1 행 510의 점핑 패드들은 규격화된 DRAM IC들 U1-U8 중의 연관된 IC들에 관한 칩-조사 테스팅을 위해서도 사용된다.

백업 DRAM IC U9은 두 개의 점핑 패드 행들 540, 550과 연관되고, 각 행은 4개의 점핑 패드들을 갖는다. 이들 두 개의 점핑 패드 행들 540, 550은 CAS 점핑 패드 유닛 JP1을 사용하여 구현된다. 도 4의 (c)에서 보인 바와 같이, 위쪽 행 540에 있는 점핑 패드들(JP1에 있는 2, 4, 6, 8)은 함께 백업 DRAM IC U9에 있는

핀과 접속된다; 한편 아래쪽 행 550에 있는 점핑 패드들(JP1에 있는 1, 3, 5, ,7)은 다음의 표 1에 주어진 바와 같이 규격화된 DRAM IC들 U1-U8에 있는 다양한 칼럼-어드레스 스트로브 핀들과 접속된다.

모듈이 어셈블된 다음에, 이어지는 단계는 모듈 내의 결함 IC들을 체크하기 위한 모듈 테스팅 공정을 수행하는 것이다.

만일 모듈 내에 있는 모든 DRAM IC들 U1-U8이 하자가 없다면(결함이 있는 것이 발견되지 않는다면), 모든 DRAM IC들 U1-U8에 대하여, 다수의 제로-오옴 레지스터들 또는 점퍼들이 제 1 행 510의 점핑 패드들 각각을 그에 대응하는 제 2 행 520의 점핑 패드들과 쇼트시키기 위하여 사용되지만, 백업 DRAM IC U9와 연관된 2개의 행의 점핑 패드들 540, 550은 제로-오옴 레지스터들에 의해 쇼트되지 않는다. (즉, 도 4 (c)에 보여진 JP1에 있는 모든 쌍의 점핑 패드들이 개회로인 채로 남는다.) 이것은 I/O 점핑 패드 유닛들 J0-J7, J9-J16, J18-J25, J27-J34 각각에 있는 첫 번째, 두 번째 점핑 패드들을 쇼트시킨다. 규격화된 DRAM IC U1에 대해서, 제로-오옴 레지스터들의 마운팅은 규격화된 DRAM IC U1에 있는 RDO-RD3 핀들 각각을 모듈 I/O 버스에 있는 DQ0-DQ3 핀들과 쇼트되도록 한다. 다른 규격화된 DRAM IC U2-U8에 대해서도 쇼트시키는 접속들이 유사한 방식으로 수행된다.

만일 모듈이 COB 구조에 기초한다면, 백업 DRAM IC는, 모듈 내에서 결함 칩들이 발견되지 않는 한, 제조시 마운트될 필요가 없다. 만일 모듈이 패키지된 DRAM IC들에 기초한다면, 백업 DRAM IC를 위해 예약된 레이아웃 영역은 모듈 내에서 결함 칩들이 발견될 때까지 비어 있는 채로 남겨질 수 있다.

반면에, 만일 모듈이 테스팅을 통과하지 못한다면, 백업 DRAM IC U9이 결함 IC를 복구하기 위해 사용된다. 수반되는 복구 작업은 제로-오옴 레지스터들의 세트를 선택된 점핑 패드들 쌍들에 마운트시켜, 결함 IC에 있는 I/O 핀들과 칼럼-어드레스 스토로브 핀으로의 접속을, 대신 백업 DRAM IC U9에 있는 I/O 핀들과 칼럼-어드레스 스트로브 핀으로 전환시키는 것이다.

구체적으로, 복구 작업에서는, 제 1 세트의 제로-오옴 레지스터들이 결함 IC와 연관된 제 2 행 520의 점핑 패드들 각각을 대응하는 제 3 행 530의 점핑 패드들과 쇼트시키는데 사용된다; 그런 다음 결함 IC들에 대해서, 제 2 세트의 제로-오옴 레지스터들이 제 1 행 510의 점핑 패드들 각각을 대응하는 제 2 행 520의 점핑 패드들과 쇼트시키는데 사용된다; 또한, 백업 DRAM IC U9에 대해서, 제 3 세트의 제로-오옴 레지스터들이 아랫쪽 행 550에 있는 점핑 패드들을 각각 해당하는 위쪽 행 540에 있는 점핑 패드들과 쇼트시키는데 사용된다(표 1에 보인 바와 같이).

상술한 예에 있어서, 백업 DRAM IC U9은 규격화된 DRAM IC들 U1-U8 중 결함 IC 하나를 복구하는데 사용되었다. 하지만, 본 발명의 복구 가능한 메모리 모듈의 복구 용량은 이것으로 제한되지 않는다. 백업 DRAM IC U9은 모듈 내에 있는 최대 4개의 결함 IC들을 복구시키기 위해 사용될 수 있다. 기본적으로, 본 발명의 복구 가능한 메모리 모듈의 최대 복구 용량, 즉, 복구될 수 있는 모듈 내의 결함 IC들의 최대 개수는 백업 메모리 IC의 I/O 핀들의 개수와 같다. 그러한 두 개의 복구 작업의 예가 표 2와 표 3에 각각 주어진다.

표 2와 표 3에 보인 접속 이외에, 정상적인 IC들에 있는 정상적인 I/O 핀들과 연관된 제 1 행 510에 있는 점핑 패드들은 각각 대응하는 제 2 행 520의 점핑 패드들과 접속된다. 표 3의 경우, 규격화된 DRAM IC들 U1-U8 중 정상적인 것들에 있는 정상적인 I/O 핀들은 다음과 같이 접속된다: 각 I/O 점핑 패드 유닛들 J1, J2, J5, J6, J9-J16, J18-J25, J27-J34 각각에 있는 제 1과 제 2 행들의 점핑 패드들이 서로 쇼트된다; 또한, I/O 점핑 패드 유닛들 J0, J3, J4, J7 각각에 있는 제 2와 제 3 행들의 점핑 패드들이 서로 쇼트된다.

본 발명의 복구 가능한 메모리 모듈은 칩-조사 테스팅을 위하여, 도 6에 보인 바와 같이, 어레이로 배열될 수 있다. 이것은 테스팅이 다수의 모듈들에 대해 동시에 수행될 수 있게 허용한다.

I/O 핀들과 칼럼-어드레스 스트로브 핀들을 테스트하기 위하여, 조사침이 규격화된 DRAM IC들 U1-U8과 연관된 제 1 행 510의 점핑 패드들과 백업 DRAM IC U9과 연관된 제 1 행 540의 점핑 패드들에 닿을 수 있다. 어드레스 핀들과 다른 제어 핀들을 테스트하기 위하여, 조사침이 모듈 I/O 버스에 있는 I/O 핀들과 연관된 패드들에 닿을 수 있다. 택일적으로, 이들 어드레스 핀들과 제어 핀들은 편리한 테스팅을 위하여 점핑 패드들에 가깝게 배열될 수 있다.

결론적으로, 본 발명의 복구 가능한 메모리 모듈은 종래 기술에 비해 유리한 다음과 같은 몇가지 잇점들을 갖는다. 첫째, 만일 복구 가능한 메모리 도듈이 COB 구조에 기초한다면, 백업 DRAM IC가 규격화된 DRAM IC들 U1-U8과 함께 마운트되거나, 나중에 결함 IC들이 발견되고 나서 마운트될 수 있다. 둘째, 만일 복구 가능한 메모리 모듈이 패키지된 메모리 IC들로 만들어진다면, 이것은 메모리 모듈들이 여분의 백업 DRAM IC와 함께 마운트되어야만 할 필요가 없기 때문에 제조 비용을 절감할 수 있다. 셋째, 결함 IC 들을 복구하기 위한 백업 DRAM IC의 사용은 기술자들이 수행하기에 매우 편리하다. 넷째, 만일 선적 이전에 결함 IC들이 발견되지 않으면, 백업 DRAM IC를 위한 레이아웃 영역이 나중에 결함 IC들이 발견될 때 사용되기 위하여 예약될 수 있다. 그때는 결함 모듈 내의 결함 IC들을 복구하기 위하여, 백업 DRAM IC가 마운트된다. 다섯째, 복구 가능한 메모리 모듈이 어레이로 배열될 수 있기 때문에, 모듈 테스팅에 있어서, 테스트가 다수의 모듈들에 동시에 수행되는 것을 허용한다. 이것은 테스팅의 효율을 크게 증대시킬 수 있다.

본 발명은 바람직한 실시예를 들어 설명하였다. 그러나, 본 발명의 영역은 개시된 실시예로 한정되지 않고, 다양한 변형들과 유사한 구성들을 포함한다. 그러므로 청구 범위는 그러한 변형과 유사한 구성들을 포함하도록 최대로 넓게 해석 되어야 한다.

Claims

복구가능한 메모리 모듈에 있어서, 인쇄 회로 기판과; 상기 인쇄 회로 기판에 마운트된 복수개의 규격화된 메모리 IC들과; 필요시 상기 인쇄 회로 기판에 선택적으로 마운트되는 최소 한 개 이상의 백업 메모리 IC와, 상기 백업 메모리 IC는 상기 규격의 메모리 IC들 중의 결함 IC를 복구하기 위하여 사용되고; 상기 메모리 모듈에 대하여 복수개의 I/O 핀들을 갖는 모듈 I/O 버스와; 다수의 I/O 점핑 패드 유닛들과, 각 I/O 점핑 패드 유닛은 상기 규격화된 메모리 IC들 중의 하나와 연관되고, 각 I/O 점핑 패드 유닛은 최소 3개 행들로 배열되고 각 행에는 연관된 메모리 IC에 있는 I/O 핀들의 수와 동일한 수의 점핑 패드들을 가지며; 그리고 상기 백업 메모리 IC와 연관된 최소 한 개 이상의 CAS 점핑 패드 유닛과, 상기 CAS 점핑 패드 유닛은 최소 2개 행들로 배열되고 각 행에는 상기 모듈 I/O 버스에 있는 CAS 핀들의 개수와 동일한 수의 점핑 패드들을 가지며; 상기 각 I/O 점피 패드 유닛들에서, 제 1 행의 점핑 패드들은 각각 연관된 규격화된 메모리 IC들 중의 하나에 있는 I/O 핀들과 접속되고; 제 2 행의 점핑 패드들은 각각 모듈 I/O 버스에 있는 대응하는 I/O 핀들과 접속되고; 제 3 행의 점핑 패드들은 각각 백업 메모리 IC에 있는 I/O 핀들과 접속되고; 상기 CAS 점핑 패드 유닛에서, 제 1 행의 점핑 패드들은 함께 백업 메모리 IC에 있는 CAS 핀에 접속되고; 제 2 행의 점핑 패드들은 각각 모듈 I/O 버스에 있는 대응하는 CAS 핀들과 접속되고; 그리고 규격화된 메모리 IC들 모두가 하자없다면, 상기 I/O 점핑 패드 유닛들 각각에 있는 제 1 행의 점핑 패드들이 동일한 유닛에 있는 제 2 행의 점핑 패드들과 쇼트되고; 그리고 최소 한 개 이상의 규격화된 메모리 IC들이 결함을 갖고 있다면, 결함 메모리 IC에 있는 결함 I/O 핀들과 연관된 제 2 행의 점핑 패드들이 대응하는 제 3 행의 점핑 패드들과 쇼트되고; 규격화된 메모리 IC들에 있는 정상적인 I/O 핀들과 연관된 제 1 행의 점핑 패드들은 대응하는 제 2 행의 점핑 패드들과 쇼트되고; 결함 메모리 IC와 연관된 CAS 점핑 패드 유닛에 있는 제 1 행의 점핑 패드들이 대응하는 제 2 행의 점핑 패드들과 쇼트되는 것을 특징으로 하는 복구가능한 메모리 모듈.
제1항에 있어서, 상기 규격화된 메모리 IC들과 백업 메모리 IC는 인쇄 회로 기판에 패키지 형태로 마운트되는 것을 특징으로 하는 복구가능한 메모리 모듈.
제1항에 있어서, 상기 규격화된 메모리 IC들과 백업 메모리 IC는 인쇄 회로 기판에 칩-온 -보드 형태로 마운트되는 것을 특징으로 하는 복구가능한 메모리 모듈.
제1항에 있어서, 상기 규격화된 메모리 IC들은 상기 인쇄 회로 기판에 칩-온-보드 형태로 마운트되는 반면 백업 메모리 IC는 인쇄 회로 기판에 패키지 형태로 마운트되는 것을 특징으로 하는 복구가능한 메모리 모듈.
제1항에 있어서, 상기 쇼트되는 접속은 제로-오옴 레지스터들의 세트를 사용하여 구현되는 것을 특징으로 하는 복구가능한 메모리 모듈.
제1항에 있어서, 상기 쇼트되는 접속은 점퍼들의 세트를 사용하여 구현되는 것을 특징으로 하는 복구가능한 메모리 모듈.
규격화된 메모리 IC들의 어레이와, 규격화된 메모리 IC들에 연관된 모듈 I/O 버스를 갖는 메모리 모듈에서 메모리 모듈 내에 있는 규격화된 메모리 IC들 중 적어도 하나의 결함 IC들을 복구하기 위해 사용하는 방법에 있어서: 규격화된 메모리들과 같은 타입의 백업 메모리 IC를 제공하는 단계와; 결함 메모리 IC에 있는 결함 I/O 핀들을 백업 메모리 IC에 있는 대응하는 I/O 핀들과 쇼트시키는 단계와; 규격화된 메모리 IC들에 있는 정상적인 I/O 핀들을 모듈 I/O 버스에 있는 대응하는 I/O 핀들과 쇼트시키는 단계와; 백업 메모리 IC에 있는 CAS 핀을 결함 메모리 IC와 연관된 모듈 I/O 버스에 있는 대응하는 CAS 핀들과 쇼트시키는 단계와; 다수의 I/O 점핑 패드 유닛들을 제공하는 단계 및; 상기 백업 메모리 IC와 연관된 적어도 한 세트의 CAS 점핑 패드들을 제공하는 단계를 포함하되; 각 I/O 점핑 패드 유닛은 상기 규격화된 메모리 IC들 중의 하나와 연관되고, 각 I/O 점핑 패드 유닛은 최소 3개의 행들로 배열되고 각 행은 연관된 메모리 IC에 있는 I/O 핀들의 개수와 동일한 수의 점핑 패드를 가지며; 상기 I/O 점핑 패드 유닛들 각각에 있어서, 제 1 행의 점핑 패드들은 상기 규격화된 메모리 IC들 중의 연관된 IC에 있는 I/O 핀들과 각각 접속되고; 제 2 행의 점핑 패드들은 모듈 I/O 버스에 있는 대응하는 I/O 핀들과 각각 접속되고; 제 3 행의 점핑 패드들은 백업 메모리 IC에 있는 I/O 핀들과 각각 접속되고; 상기 CAS 점핑 패드 유닛은 최소 2개 행들의 점핑 패드들로 배열되고 각 행에는 상기 모듈 I/O 버스에 있는 CAS 핀들의 개수와 같은 수의 점핑 패드들을 가지며; 상기 CAS 점핑 패드 유닛에 있어서, 제 1 행의 점핑 패드들은 함께 백업 메모리 IC에 있는 CAS 핀과 접속되고; 제 2 행의 점핑 패드들 각각은 모듈 I/O 버스에 있는 대응하는 CAS 핀들과 접속되는 것을 특징으로 하는 결함 메모리 모듈의 복구 방법.
제8항에 있어서, 상기 쇼트되는 접속들은 제로-오옴 저항들의 세트를 쇼트될 점핑 패드 쌍들에 마운트시켜 구현되는 것을 특징으로 하는 결함 메모리 모듈의 복구 방법.
제8항에 있어서, 상기 쇼트되는 접속들은 점퍼들의 세트를 쇼트되는 점핑 패드들 쌍들에 마운트시켜 구현되는 것을 특징으로 하는 결함 메모리 모듈의 복구 방법.