CN101794624A - 个人计算机母板串行寻址存储器模块故障诊断 - Google Patents

Abstract

本发明是个人计算机母板串行寻址存储器模块故障诊断。一测试转接器板连接至一个人计算机母板，以测试一测试插座上存储器模块。自组件面上的目标DRAM模块插槽移除标准存储器模块插座，并将测试转接器板连接至母板的反(焊接)面上的目标DRAM模块插槽。目标DRAM模块插槽为一中间插槽，例如四个目标DRAM模块插槽中的第二或第三个目标DRAM模块插槽。于第一及第四个目标DRAM模块插槽中植入已知良好存储器模块，以将BIOS存储于一高位地址以及将操作***图像与测试程序存储于一低位地址。测试程序将存取测试插座中的存储器模块以探测缺陷。由于BIOS、操作***图像以及测试程序未存储至被测存储器模块中，故母板不会停止运作。

Description

个人计算机母板串行寻址存储器模块故障诊断

技术领域

本发明涉及存储器模块测试器。更具体而言，本发明涉及一种个人计算机母板存储器测试器。

背景技术

存储器模块使用于各式各样的电子***。个人计算机(personal computer；PC)以存储器模块作为PC母板的主要存储器。为确保潜在的广大市场，存储器模块依据产业标准制定的规格制造。模块成本持续受到大量生产及竞争，得以迅速地下降，因此对各式各样电子***的消费者有莫大裨益。

存储器模块具有许多不同尺寸与容量，例如较早30-管脚(30-pin)与72-管脚的单线存储器模块(single-inline memory modules；SIMMs)以及较新168-管脚、184-管脚与240-管脚的双线存储器模块(dual inline memory modules；DIMMs)。“管脚”原指自具有金属接触焊接点或导线的模块边缘延伸出的管脚，然而现在多数模块为无导线的。此种模块尺寸小，长约3至5英寸，高约莫1至1.5英寸。

此种模块包括一小印刷电路板基片(substrate)，通常为一多层电路板，此多层电路板具有玻璃纤维绝缘(fiberglass insulation)以及箔或金属互连(metalinterconnect)层的交互迭层。组件是位于表面上，例如焊接于基片的两表面或其中的一表面上的DRAM芯片与电容器。

图1绘示一完全缓冲(fully-buffered)存储器模块。存储器模块10包含一基片，基片可为具有表面设置DRAM芯片22的多层印刷电路板(printed-circuitboard；PCB)。如图1所示，DRAM芯片22是设置于基片的前表面或侧面，而更多的DRAM芯片22设置于基片的背面或表面(图未绘示)。存储器模块10可以是一完全缓冲双线存储器模块(fully-buffered dual-inline memory module；FB-DIMM)，此FB-DIMM由存储器模块10上的先进存储器缓冲器(advanced memorybuffer；AMB)芯片(图未绘示)以达到完全缓冲。AMB芯片藉助差动信号(differential signaling)及分组以便以高速率传送数据。

目前不具有AMB芯片的存储器模块仍继续生产中。此种无缓冲的存储器模块将通过母板的金属接触焊接点12，直接载送(carry)地址、数据以及控制信号至DRAM芯片22。有些存储器模块利用缓冲或闭锁(latch)某些信号的简化缓冲器，但不使用FB-DIMM中较复杂的的串行分组接口。

金属接触焊接点12沿模块上表面以及下表面的底缘排列。金属接触焊接点12与模块插座上的焊接点紧密接合，以便将模块电性连接至一PC的母板。某些种类的模块具有孔16以确保模块以正确的位置置放于插座中。凹槽14也是用来确保模块***正确。电容器或其它位于基片上的离散组件用以过滤来自DRAM芯片22的杂音。

某些存储器模块包括位于存储器模块基片的串行存在检测电可擦可编程只读存储器(serial-presence-detect electrically-erasable programmableread-only memory；SPD-EEPROM)。SPD-EEPROM130存储用于存储器模块的配置信息，例如速率、深度(depth)以及存储器模块中存储的排列(arrangement)。

PC存储器模块测试器-图2

图2绘示个人计算机PC母板的存储器模块测试器。请参考美国专利第6,357,022、6,351,827以及6,742,144号说明。

尽管存储器模块可通过人工方式***至测试器的一存储器模块测试插座，但仍需要有一种可自动***及移除存储器模块的存储器模块操作器(handler)。操作器60设置于靠近使用操作器转接器板(handler adaptor board)50的PC母板后方。基于比例关系，由于操作器60比PC母板大上好几倍，因而未绘示。

操作器60并非设置于PC母板的组件面上，而是以反向附加至PC母板的焊接面。当位于PC母板的组件面上存储器模块插座被移除后，将操作器转接器板50自后方***至PC母板上的孔，以作为存储器模块插座。操作器转接器板50为一小型环氧玻璃(epoxy-glass)电路板，此小型环氧玻璃电路板用以将一操作器接合至一PC母板。

当机器手臂(arm)76推动被测模块(module under test；MUT)70至适当位置以接受测试时，操作器60内的接触器管脚66将施压力于被测模块70边缘上的无导线焊接点。接触器管脚66具有足够的焊接点以供应被测模块70上的电力、接地以及输入输出导线使用。

接触器管脚66电性连接至操作器60后方的连接器。这些连接器为用以连接高速率的测试器的边缘型(edge-type)连接器。通常有两连接器，公(male type)连接器适可***至设置于操作器转接器板50上的母(female type)连接器54。操作器转接器板50包括内建的金属布线路径(metal wiring traces)，连接器54的信号可依照金属布线路径传送至转接器管脚52，其中转接器管脚52自操作器转接器板50的另一面突出。

当存储器模块插座被移除时，转接器管脚52可利用露出的孔，直接焊接于PC母板基片80上，或将转接器管脚52***至母管脚55，其中母管脚55焊接于PC母板的焊接面84上。母管脚55具有适合***移除SIMM插座后暴露的通孔(through-holes)，以及适合***杯状插孔(cup-like receptacles)以接收转接器管脚52的延展性。使用母管脚55可使操作器转接器板50容易自基板80移除。

一旦被测模块70已经由PC母板运作的测试程序测试后，被测模块70将被存储并下放于良好管脚72或不良管脚74中。存储动作是相应由PC母板运作的测试程序的一通过/失败信号执行。

PC母板的基片80为一现有的多层环氧玻璃纤维(epoxy-fiberglass)电路板。组件92，94设置于基片80的组件面82上。存储器模块87适可***存储器模块插座88，其中存储器模块插座88具有可以完全***至基片80上孔的金属管脚。这些管脚焊接于基板80的焊接面84，以稳固地将插座附加于PC母板上。扩充卡96是***至设于基片80组件面82上的扩充插座上。***至扩充卡96的缆线98可将***装置(如磁盘装置、影片播放监视器以及多媒体装置)连接至PC。

由于存储器模块测试器是设于价钱便宜的PC母板上，因此测试器的成本比须花费百万元美金的自动化测试设备(automated-test-equipment；ATE)机器便宜许多。因此，使用PC母板测试器的测试成本可显着地降低。被测存储器模块可使用许多不同测试式样(test patterns)，以及执行可改变电压与温度的角测试(corner testing)。角测试通过一喷嘴(nozzle)(图未绘)将热或冷空气吹至被测存储器模块上，并藉助操作器转接器板50或PC母板调整运用于被测存储器模块的电压。

图3为存储器模块上的电性布线。存储器模块10具有与母板28上存储器模块插座紧密接合的连接器32。存储器模块10为一无缓冲存储器模块，此无缓冲存储器模块具有DRAM地址信号A13:0、存储体(bank)地址BA1:0以及其它控制信号，其它控制信号例如为：行地址选通(row address strobe；RAS)控制信号、列地址选通(column address strobe；CAS)控制信号、可写入(write enable；WE)控制信号以及任何直接通过连接器32的计时(clock)或使计时(clock-enable)信号。

连接器32中大多数的信号是经由存储器模块10基片上的迹线(traces)34直接通过至DRAM芯片40。行与列地址皆经由多路传输地址线(multiplexedaddress lines)被输入。列地址被指定至(apply to)地址线，然后低驱动(drivenlow)RAS，同时DRAM芯片40闭锁列地址并开始存取所有该行的列(all columns inthe row)。接着，将列地址指定至相同的地址线，然后低驱动CAS。DRAM芯片40利用列地址以便于所选的行中选择其中的一列的数据。

一些存储体地址输入亦可被支持，如BA1:0。存储体地址并非多路线，通常仅提供行地址。存储体地址可自DRAM芯片内部的几个存储矩阵挑选其中之一。

某些存储器模块包含一位于存储器模块基片上的串行存在检测电可擦可编程只读存储器(serial-presence-detect electrically-erasable programmableread-only memory；SPD-EEPROM)。SPD-EEPROM 130存储用于存储器模块的配置信息，如：速率、深度以及存储器模块中存储的排列。

于初始化期间，母板28的主机处理器自SPD-EEPROM130读取配置信息。此关于存储器模块10的配置信息被传送至与SPD计时SPD_CLK同步的串行数据线SPD_D。输入至SPD EEPROM 130的地址是自地址线SPD_A[2:0]上的母板28载送，地址线SPD_A[2:0]可为母板28上的硬导线。存储器模块10的装置地址(存储器模块插槽数目)是由母板28上SPD_A[2:0]的布线配置决定。发送至串行数据线SPD_D的数据为由装置地址、装置类型、寄存器(register)位置以及寄存器数据所组成的一连串帧(frames)。

DRAM芯片具有相当大的容量，如512百万位(mega bits；Mbits)或半个千兆位(giga-bit)。由于存储器单元(cells)的数量大、个别存储器单元的容量小以及整体DRAM故障的面积大而导致制造方面的缺陷，已成为相当普遍的情形。于被切割及封装前，可先将DRAM芯片先置于一晶片(wafer)上测试，然而此种晶片类测试可能无法发现所有缺陷。

因此某些已封装DRAM芯片仍具有缺陷。对于已封装DRAM芯片须以高速率进行更进一步费用低廉的测试，以使有缺陷的DRAM芯片可被识别并丢弃。制造商们可先将DRAM芯片内建于存储器模块中，随后再由设于母板上的低成本存储器模块测试器进行测试。

图4为一PC母板存储器的存储区分配图(memory map)，此PC母板具有一测试插座，此测试插座用以于低位地址测试存储器模块。PC母板微处理器的存储空间具有基本输入输出***(basic input output system；BIOS)，此BIOS可映射至存储空间中的最高地址。BIOS的程序码可由一只读取存储器读取，并于开机期间复制至***DRAM模块插槽566的存储器模块。稍后于开机程序中，操作***(operating system；OS)的一图像将被加载至DRAM模块插槽562的存储空间的最低地址。

开机后，存储器模块制作商所使用的一特殊测试程序可被加载至DRAM模块插槽562中的存储器模块。DRAM模块插槽562可置入一被测存储器模块，其中此被测存储器模块为已***至测试转接器板上测试插座中测试插座560的被测存储器模块，而非***PC母板上的存储器模块。然而，当被测存储器模块为有缺陷时，其缺陷56可能发生于测试程序或OS图像中，而导致PC母板停止运作。在理想情况下，缺陷56并不存在于分配给DRAM模块插槽562中包含OS图像的存储部份而应位于DRAM模块插槽562中由测试程序所测试的另一存储部份。接着，此测试程序可能将停止运作或回报错误信息。

然而，当受测存储器模块中的缺陷56发生于DRAM模块插槽562包含OS图像的部分时，PC母板非常有可能于开机期间或刚开机时便停止运作。由于测试程序将无法回报错误存储器的位置，此种情况应该要避免。测试***仍可因母板停止运作而探测出此错误，并且丢弃测试插座560中的被测存储器模块。

图5为PC母板存储器的存储区分配图，此PC母板具有一测试插座，此测试插座用以于高位地址测试存储器模块。测试插座560连接至母板DRAM模块插槽566的端点，而非连接至DRAM模块插槽562的低位地址。因此被测存储器模块于PC内包含最高存储地址。

由于BIOS被复制至DRAM模块插槽566，BIOS亦将被复制至被测存储器模块。当BIOS被加载至DRAM的缺陷位置时，将会发生错误，因此PC母板于开机期间，当测试程序未进行时，将会停止运作。由于被测存储器模块缺陷56的精准位置尚未被发现，此种情况应该要避免。然而，测试***仍可因母板停止运作而探测出此错误，并且丢弃测试插座560中的被测存储器模块。

一般皆以找出存储器模块内缺陷的精确位置为目标。例如：若此缺陷位置为已知，则可自存储器模块基片中移除包含此缺陷的DRAM存储器芯片，并通过一修正程序(rework process)将新的DRAM芯片焊接于此存储器模块上。此种修正程序可以挽救有缺陷的存储器模块。

生产期间可配合故障的诊断，例如：判断故障的起因。根据故障位置可产生一统计量，此统计量可用来判断存储器模块中是否某特定部份较脆弱。藉此，存储器模块的再改造可使制作生产进步。

发明内容

因此，一种可判断不完美存储器模块的缺陷位置的PC母板测试器为所需。一种不因测试不完美存储器模块而停止运作的母板测试器为所需。一种使用测试程序并以隔绝不完美存储器位置的母板测试器为所需。

本发明提供一种母板测试器，用以在不使存储器模块停止运作的情况下，探测存储器模块内的缺陷，包含：测试转接器板，具有测试插座，测试插座是用以接合被母板测试器所测试的被测存储器模块，测试转接器板将***至测试插座上的被测存储器模块电性连接至与测试转接器板相接的母板，母板将测试插座上的被测存储器模块作为母板的主要存储器的中间部份使用；母板，是用于计算机的主板，计算机将存储器模块作为主要存储器使用；第一模块插槽，位于母板上且连接至母板的组件面上的第一存储器模块插座，以及具有已***的第一已知良好存储器模块；第二模块插槽，连接至母板的组件面上第二存储器模块插座的位置并连接至测试转接器板，其中已***于测试转接器板上测试插座的被测存储器模块电性连接至第二模块插槽；第三模块插槽，位于母板上且电性连接至母板的组件面上的第三存储器模块插座，以及具有已***的第二已知良好存储器模块；基本输入输出***的副本，存储于第二已知良好存储器模块；操作***图像，存储于第一已知良好存储器模块；测试程序，存储于第一已知良好存储器模块，其中测试程序由母板上的处理器所执行，以使被测存储器模块内的存储位置可被读取及写入而不会导致母板停止运作；以及缺陷位置，位于被测存储器模块中，可被执行于处理器的测试程序所识别出，并回报至用户；藉此，测试程序识别出缺陷位置，且因测试程序未加载至被测存储器模块中，故母板不会停止运作。

本发明另提供一种抵抗停止运作存储器模块测试器，包含：机器人装置，用以将存储器模块由未测试存储器模块的输入堆栈移动至已测试存储器模块的输出堆栈；主计算机，用以控制机器人装置；多个测试站，用以测试通过机器人装置加载及卸载的存储器模块，各测试站包含：测试转接器板；测试插座，位于测试转接器板上，测试插座用以接合存储器模块，存储器模块由机器人装置***于测试插座且成为被测存储器模块；母板，用于个人计算机，且用以响应主计算机的命令，执行测试程序以测试***于测试插座上的存储器模块；第一模块插槽，位于母板上，第一模块插槽连接至母板的组件面上的第一存储器模块插座及具有已***的第一已知良好存储器模块；第二模块插槽，连接至母板的组件面上已移除的第二存储器模块插座的位置并连接至测试转接器板，其中***于测试转接器板上测试插座的被测存储器模块电性连接至第二模块插槽；第三模块插槽，位于母板上且连接至母板的组件面上的第三存储器模块插座，以及具有已***的第二已知良好存储器模块；基本输入输出***的副本，存储于第二已知良好存储器模块；以及操作***图像，存储于第一已知良好存储器模块；其中测试程序存储于第一已良好存储器模块，测试程序由母板所执行，以使被测存储器模块内的存储位置可被读取及写入而不导致母板停止运作；藉此，测试程序未加载至被测存储器模块中，故测试程序可测试被测存储器模块而不导致母板停止运作。

本发明还提供一种抵抗停止运作存储器模块测试器，包含：机器人装置，用以将存储器模块由未测试存储器模块的输入堆栈移动至已测试存储器模块的输出堆栈；主计算机，用以控制机器人装置；多个测试站，用以测试通过机器人装置加载及卸载的存储器模块，各测试站包含：测试转接器板；测试插座，位于测试转接器板上，测试插座用以接合存储器模块，存储器模块由机器人装置***于测试插座且成为被测存储器模块；母板，用于个人计算机，且用以响应主计算机的命令，执行测试程序以测试***于测试插座上的存储器模块；第一模块插槽，位于母板上，第一模块插槽连接至母板的组件面上的第一存储器模块插座及具有已***的第一已知良好存储器模块；第二模块插槽，连接至母板的组件面上已移除的第二存储器模块插座的位置并连接至测试转接器板，其中***于测试转接器板上测试插座的被测存储器模块电性连接至第二模块插槽；第三模块插槽，位于母板上且连接至母板的组件面上的第三存储器模块插座，以及具有已***的第二已知良好存储器模块；基本输入输出***的副本，存储于第二已知良好存储器模块；以及操作***图像，存储于第一已知良好存储器模块；其中测试程序存储于第一已良好存储器模块，测试程序由母板所执行，以使被测存储器模块内的存储位置可被读取及写入而不导致母板停止运作；藉此，测试程序未加载至被测存储器模块中，故测试程序可测试被测存储器模块而不导致母板停止运作。

附图说明

图1为一完全缓冲存储器模块的示意图；

图2绘示一设置于PC母板的存储器模块测试器；

图3绘示一存储器模块上的电性布线；

图4为一PC母板的存储区分配图，其PC母板具有以低位地址测试存储器模块的测试插座；

图5为一PC母板的存储区分配图，其PC母板具有以高位地址测试存储器模块的测试插座；

图6为PC母板的存储区分配图，其PC母板具有以一中同地址测试第二模块位置上的存储器模块的测试插座；

图7为PC母板的存储区分配图，其PC母板具有以另一中同地址测试第三模块位置上的存储器模块的测试插座；

图8A与8B指出当BIOS为了交错存取而配置存储器模块时，测试存储器模块的问题；

图9绘示一非均匀存储空间，其可避免如图8B于交错存取时所发生的问题；

图10绘示修正具有损坏DRAM芯片的存储器模块；

图11绘示测试一使用水平设置母板的存储器模块；

图12为一向下俯瞰一多母板测试站的俯瞰图，其多母板测试站具有供x-y-z机器人(robotic)操作器使用的架空轨道(overhead rail)。

具体实施方式

本发明涉及对存储器模块测试器以及诊断工具的改进。以下的叙述是使熟悉此项技术领域者可以利用本发明，同时提供本发明的应用及所需条件。下文的说明，是使所属技术领域中普通技术人员能够制造和使用本发明而提出，而且是依专利申请及其要求而提供的。对本领域技术人员而言，对于下述较佳实施例与一般的原理及特征作出各种修改是显而易见的。因此，本发明的范围并非仅限于本文所述的实施例，而是与本文所述的原则和特征一致的最大范围。

发明人察觉若将被测存储器模块置于母板地址空间的中间部份，可帮助诊断存储器模块的故障。将两个良好存储器模块***母板上的标准存储器模块插座，同时自母板将一第三存储器模块插座移除，并将用于已移除插座的母板迹线连接至测试转接器板。被测存储器模块将被***至测试转接器板上的测试插座并连接至用于已移除存储器模块插座的母板迹线。

已移除的存储器模块是用以作为母板地址空间的中间部分使用。位于高位地址的BIOS被载入至良好存储器模块的其中之一，而位于低位地址的OS图像以及测试程序被载入至***母板上标准存储器模块插座中的其它良好存储器模块。因此，BIOS、OS图像以及测试程序皆被加载至已知良好存储器模块。而地址空间中的中间地址可映像至可能故障的被测存储器模块，其中，中间地址并非给予将导致母板停止运作的重要程序码所用。

即使被测存储器模块为故障的，母板仍可开机及执行测试程序而不会停止运作。此测试程序可隔绝被测存储器模块内的故障存储位置并回报此位置至测试器***主机或诊断设备。

图6为PC母板的存储区分配图，其PC母板具有以一中同地址测试第二模块位置上存储器模块的测试插座。PC母板上微处理器的存储空间具有一基本输入输出入***(basic input output system；BIOS)，BIOS可映射至存储空间的最高位地址。此BIOS程序码可自只读取存储器(read only memory；ROM)被读取，并于开机期间复制至DRAM模块插槽568。于稍后的开机程序，操作***(operatingsystem；OS)的一图像将被载入至DRAM模块插槽562中存储空间的最低位地址。

开机后，存储器制作商所使用的一特殊测试程序将被载入至连接至DRAM模块插槽562的存储器模块。DRAM模块插槽564可连接至已***测试插座560的被测存储器模块，测试插座560位于反向设置于母板焊接面的测试转接器板上。DRAM模块插槽564并非连接至已***一标准存储器模块插座的存储器模块，其中此标准存储器模块是位于PC母板的组件面上。

当被测存储器模块为故障时，缺陷将不会于测试程序或OS图像中发生，此是由于测试程序与OS图像是存储于已知良好存储器模块中，而此已知良好存储器模块位于母板上的DRAM模块插槽562中。同时位于高位地址的BIOS副本是存储于母板DRAM模块插槽568的另一已知良好存储器模块中，被测存储器模块内的缺陷亦不会于BIOS副本发生。

既然BIOS副本、OS图像与测试程序皆存储于已知良好存储器模块，被测存储器模块内的缺陷56将不会导致母板停止运作。只要测试程序能被良好地执行(例如测试程序中具有自被测存储器模块故障存储位置的存取复原的措施)，母板将不太可能停止运作。此测试程序可探测故障位置以回报用户，例如通过测试***主机或诊断主机。此测试程序可写入并读取测试插座560中被测存储器模块的所有存储位置，其中，测试插座560连接至DRAM模块插槽564。

母板可包含三或四个存储器模块。于使用四个模块时，第三存储器模块的位置(DRAM模块插槽566)可于一标准母板插座上植入一已知良好存储器模块。

图7绘示PC母板的存储区分配图，其PC母板具有以另一中间地址测试第三模块位置上存储器模块的测试插座。于此种态样中，母板包含四个存储器模块插座位置：DRAM模块插座562，564，566，568。于测试期间，四个插槽皆***满。将已知良好存储器模块***至母板组件面上的标准存储器模块插座中(DRAM模块插座562，564，568)。测试插座560经测试转接器板连接至第三DRAM模块插槽566的母板迹线。

由于BIOS副本、OS图像与测试程序皆被存储于***至第一DRAM模块插槽562以及***至第四DRAM模块插槽568的已知良好存储器模块中，被测存储器模块内的缺陷56将不会导致母板停止运作。测试程序码可自***第一DRAM模块插槽562的存储器模块中读取，且测试程序码可读取并写入***至测试插座560中被测存储器模块的存储位置，其中，测试插座560是连接至第三DRAM模块插槽566。当缺陷56被锁定时，测试程序可记录其精确位置并回报其所有缺陷的地址至主机或用户。

测试插座560可包含多于一个的存储器模块插座。测试插座560可包含两个插座，其分别用于半个被测存储器模块容量的存储器模块使用。测试插座560可连接至母板上两个模块位置，例如DRAM模块插槽564与DRAM模块插槽566。

BIOS例行程序配置DRAM插槽。

母板开机期间，于BIOS被复制至DRAM的高位地址之前或之后，BIOS将执行一连串的例行程序。BIOS通常被存储于闪存存储器中，此闪存存储器可由母板的硬件配置更新。此硬件配置可包含前次母板运作存储，关于插槽中DRAM的信息。

有些BIOS常规程序会执行存储器测试。BIOS可于存储器地址中写入一值，接着读取该地址以判断数据是否仍相符。若数据相符，则BIOS便假定DRAM目前位于此地址。

BIOS具有可行的存储配置的表格。例如：当仅有第一插槽被植入一1千兆(giga；G)DRAM时，存储配置表可能具有一进入点(entry)供其使用，或当两个插槽都被植入1G DRAM时，存储配置表可能具有另一进入点供此两个DRAM使用，或当三个插槽都被植入1G DRAM时，存储配置表可能具有另外其它进入点供此三个DRAM使用等等。某些进入点可能被混合配置使用，如：插槽1为1G、插槽2为512M、插槽3为4G以及插槽4为4G。此种可允许存储配置的表格通常都会包含BIOS或母板的说明文件或其它文件。

开机期间，BIOS可以自动地测试一连串存储器地址，并根据存储器测试结果，自存储配置表格中挑选一进入点以作为目前配置。此种自动测试功能可能会因进行BIOS安装程序以及取消此功能而无法执行。一般而言，BIOS安装程序可藉助开机期间按下某特定按键而执行，例如PC键盘上的F5或空白键。于开机期间，显示屏幕可能会出现通知使用者按下哪种按键即可进入BIOS安装程序的信息。

如之前对图3的说明，BIOS可通过读取每个存储器模块的SPD_EEPROM 130来决定目前的存储配置。有些存储器模块于存储器模块基片上包含一串行存在检测电可擦可编程只读取存储器(serial-presence-detect electrically-erasableprogrammable read-only memory；SPD-EEPROM)。SPD-EEPROM 130存储用于存储器模块的配置信息，如速率、深度以及存储器模块的存储的排列。BIOS可读取DRAM模块插槽562，564，566，568中各四个存储器模块的SPD-EEPROM 130，并且找到存储配置表格中的一进入点，此进入点是符合自SPD_EEPROMs 130所读取的数据。当存储器自动测试功能被取消后，BIOS便使用另一方法以配置存储器。第三种方法为于母板再次开机前，刚好使用最后一个存储配置。

于BIOS中取消存储器自动测试功能将会强制BIOS将OS图像加载至第一DRAM模块插槽562中的第一存储器模块。此方式的优点在于可避免第二或第三插槽的被测存储器模块将OS图像存储于低位地址。

DRAM的交错存取问题一图8A与8B

图8A与8B指出当BIOS为了进行交错存取而配置存储器模块时，于测试存储器模块当中的问题。当所有DRAM模块插槽562，564，566，568皆植入相同容量的存储器模块(包含***测试插座560的被测存储器模块)，BIOS可自存储配置表格选择一进入点，此进入点可交错存取二或四个存储器模块当中的地址。

图8A中，四个存储器模块皆具有相同容量(128百兆位的DRAM芯片)。对于具有8个此种芯片的存储器模块，其模块容量为128百兆字节(mega byte；MB)。由于***测试插座560的被测存储器模块亦为128MB，因此所有四个存储器模块皆为相同容量，128MB。

当以中间地址存取测试插座560，BIOS可选择一交错存取的存储配置，而非将四个存储器模块指定至连续的地址。对于二路交错存取(2-way interleaved)的存储配置，其地址是交替出现于二存储器模块。例如：将第一DRAM模块插槽562对应(routed)至自0至4K-1的地址，将第二DRAM模块插槽564对应至4K至8K-1的地址。相连的4K区块(DRAM页面)可以乒乓式(ping-pong fashion)交替于两插槽间存取。其它交错页面(page-interleave)的容量可能为8K、2K、1K等等，或其它交错页面可使用字交错(word-interleaving)存取。

由于列预充电可能因与第二存储器模块存取时重迭而被隐藏，进而导致DRAM延迟，因此具有较高频宽的交错存储配置为较佳选择。当被测存储器模块的容量与另一置入存储器模块的容量相符时，BIOS可选择二路或四路的交错存取配置。

于图8B中，BIOS选择一交错存取存储配置。由于所有四个存储器模块具有相同容量(128MB)，BIOS选择一双元二路交错存取配置。***至第三和第四DRAM模块插槽566，568的已知良好存储器模块被一起交错存取，因此BIOS同时存储于两存储器模块中。类似地，***至第一DRAM模块插槽562的已知良好存储器模块与***至第二DRAM模块插槽564的测试插座560的被测存储器模块一起交错存取。因此，OS图像以及测试程序存储于第一DRAM模块插槽562的已知良好存储器模块以及第二DRAM模块插槽564的被测存储器模块。

若被测存储器模块包含缺陷56，而且缺陷发生于部分用以存储交错存取的OS图像或测试程序的存储器中，则母板可能停止运作。缺陷56的位置将无法被测试程序找到因而中断诊断，其并非所望。

图9绘示一非均匀(non-homogenous)存储空间，其用以避免如图8B的交错存取问题。被测存储器模块是不同于已知良好存储器模块的容量，而非将与DRAM模块插槽562，566，568中已知良好存储器模块相同容量的存储器模块***至测试插座560。

DRAM模块插槽562，566，568中的各已知良好存储器模块分别皆为128MB的模块，然而***第二DRAM模块插槽564测试插座560的被测存储器模块为1千兆字节(giga byte；GB)模块。由于被测存储器模块的容量与其它存储器模块的容量不同，BIOS无法选择将被测存储器模块以交错存取的交错存取存储配置。

BIOS仍可继续对置入DRAM模块插槽566，568的第三与第四已知良好存储器模块交错存取，但无法对第二DRAM模块插槽564的被测存储器模块与第一DRAM模块插槽562的已知良好存储器模块进行交错存取。因此OS图像与及测试程序皆被存储于已知良好存储器模块中，而非被测存储器模块。测试程序可被执行且不会导致停止运作，同时找出缺陷56的位置以回报主机或用户。

除了不得***128MB的存储器模块外，用户可将其它容量的存储器模块置入测试插座560。通过如主机测试***软件或诊断软件可提醒用户不能***128MB的存储器模块。若需要测试128MB存储器模块时，可将不同容量的存储器模块(如512MB的存储器模块)置入。另一种方法可使用具有不同容量已知良好存储器模块的数个母板，因此用户或机器人操作器可将被测存储器模块置入适当的母板以进行测试。

图10为将具有已识别为不良DRAM芯片的存储器模块修正的示意图。于制作期间，不良存储器模块可于测试中被识别出。此些不良存储器模块可被收集并移除至一修正区以进行可能的修复和抢修(salvage)。修正区的技工可使用此处所述的诊断式母板测试器(即以中间地址将不良存储器模块***测试插座560)以测试所有不良存储器模块。

此方法可允许完整执行测试程序，以测试不良被测存储器模块的所有存储位置，因而可产生一缺陷位置地图。技工可根据此缺陷地图以判断此不良存储器模块是否可被修正或必须丢弃。

修正技工可使用存储器地图以判断不良存储器模块中哪个DRAM芯片是有缺陷的。接着，此有缺陷的DRAM芯片将被移除或脱焊(desoldering)，并将一新的DRAM芯片焊接于其位置上。因此，已被修正的存储器模块可再被测试并返回制作流程。

图10中，测试程序已判断不良DRAM芯片644内的缺陷。测试程序亦判断其它DRAM芯片642内无缺陷。模块600可通过移除不良DRAM芯片644并以新DRAM芯片取代的而得到修正。SPD-EEPROM 130并不需要再被重编程序(reprogrammed)。既然不良存储器模块可被修复并出售，整体成本可因修正得以下降。

生产测试***

设置于PC母板上的测试器并不像用于一般目前的集成电路(integratedcircuit；IC)测试器昂贵，基于价格便宜的缘故使得设置于PC母板上的测试器得以发展。于测试存储器模块时，母板测试器成本仅约一万美金且可取代需花费二十五万美金的IC测试器。将欲测试的存储器模块***至测试转接器板(子卡)上的测试插座以进行测试，其中，测试转接器板设置于母板的反面。于此所述的本发明，可藉助母板实施此测试***，此测试***是将测试转接器板连接至用于中间地址的插槽以确保不会发生交错存取。

图11指出使用一水平设置(horizontally-mounted)母板以测试一存储器模块。请参阅美国序号第09/702,017，现在为美国专利第6,357,023号，标题为“用以测试自具有强制热风的PC母板焊接面存储器模块的连接器总成”(ConnectorAssembly for Test ing Memory Models from the Solder-Side of a PC Motherboardwith Forced Hot Air)。现有的PC母板为上下颠倒并水平地设置于底盘63内。母板基片30利用固定架(standoff)或间隔物(spacer)61设置于金属板64，而非如现有的PC中将母板基片30直接连接至底盘63。虽然于本实施态样中母板基片30不直接连接至底盘，但于其它实施态样母板基片30可直接连接至底盘。金属板64可藉螺丝、螺栓或夹钉(图未绘)锁固至底盘63。

测试转接器版50设置于类井部67上，而类井部67则是设置于金属板64。测试插座51设置于测试转接器板50上，管脚52可供测试插座51电性连接至母板基片30。被测存储器模块18可***至测试插座51以进行测试。测试转接器板50可供SIMM/DIMM测试插座51的被测模块(module-under-test；MUT)电性连接至PC母板上用以移除SIMM插座的导线。

母板基片30具有设置于基片30的组件面33的组件42，44(IC芯片、插座、电容器等等)。存储器模块36为符合SIMM/DIMM插座38的SIMM或DIMM模块。SIMM/DIMM插座38(后文以DIMM插座38称呼)具有可穿过基片30上孔的金属管脚。扩充卡46可***至设置于基片30的组件板33的扩充插座。虽然缆线48及扩充卡46体积都很大，但因测试插座51设置于基片30上方且缆线48和扩充卡46设置于基片30下方，并不会阻碍机器手臂将存储器18***测试插座51。缆线48以及扩充卡46是于底盘内63且远离其机器人手臂的操作路径。

测试转接器板50为一小电路板，其可使自动化操作器、操作员或机器人手臂轻易地存取设置于测试转接器板50的SIMM/DIMM测试插座51。测试转接器板50某一表面的测试插座51与SIMM/DIMM存储器模块18(被测模块)的连接器紧密接合。测试转接器板50的另一表面则具有转接器管脚52，转接器管脚52置入于孔中以形成电性连接。转接器管脚焊接于转接器板50以及基板30的通孔。转接器管脚52与用于DIMM插座38且设于基片的管脚具有相同的排列与间隔。一或多个DIMM插座38已自PC母板的组件面上被移除因而留下通孔。转接器管脚52适可穿过因移除SIMM插座所露出的通孔。自焊接面35(而非自组件面33)将转接器管脚52拉线穿过至组件面33。

上板75可利用许多方式设置于底盘63上，例如使用固定架、金属导引(metalguide)或托架(bracket)。上板75具有可至测试插座51存取的开口，以使机器人手臂可自测试插座51***并移除存储器模块18。热空气可能自上板75与金属板64中间吹进至存储器模块18。底盘的冷风扇71可冷却母板基片30、组件42，44以及扩充卡46。

较大底盘的顶面可具有多个开口，各开口可将金属板64固定于于一水平设置的母板，并可使用测试转接器板。这将可允许多个母板以及测试插座可平行测试。

图12为一向下俯瞰一多母板测试站的俯瞰图，其多母板测试站具有供x-y-z机器人操作器使用的架空轨道。请参照Co等人(Co et al.)的美国专利第6,415,397，标题为“具有机器人操作器及图中虚拟检查员的自动化多PC母板存储器模块测试***”(Automated Multi-PC-Motherboard Memory-Module Test Systemwith Robotic Handler and In-Transit Visual Inspection)。操作员100可坐于测试站前控制操作触控控面板或键盘。未测试存储器模块的托盘可包含一条形码(barcode)，于托盘置于输入堆栈163前，操作员100将此条形码扫描至一主***界面65。接着，机器人操作器180拾起被移动至堆栈163输入托盘162的未测试模块。这些模块将先备置放于泄露测试器(leakage tester)182。机器人手臂180接着将通过的模块移动至测试插座，其中测试插座设置于其中之一母板基片30焊接面的测试转接器板上以进行测试。

未通过母板或泄漏测试的模块由机器人手臂180置放于修复托盘176。机器人手臂180将通过母版测试的模块自测试插座拔出并移动至作为虚拟检查员的照相机175前。未通过虚拟检查员的模块被丢至VI托盘178。将通过的模块置于输出托盘172，并将已置满的拖盘移动至测试站前的堆栈173以便操作员100可以将其移走。

各母板为水平设置，上下颠倒并可装入测试站码框的类井部。测试站具有约位于工作台顶面高度的表面，工作台顶面由码框测类井部内母板露出的焊接面组成。机器人操作器180架设于设于母板上层的轨道192，194上，例如于坐下的操作员100的头顶上。操作员100亦使用空的托盘置换满的修复托盘176与VI托盘178。

将轨道192，194固定于x方向，可使y-轨道196沿x方向移动。因此机器人手臂总成198可于y方向沿y轨道196移动，直到机器人手臂到达所要的位置，例如转接器板上的测试插座或输入或输出托盘。接着，机器人手臂总成198上的电手臂可往上往下移动，将模块拔出(往上)或***(往下)至测试插座或拖盘。机器人手臂总成198可以转动(rotate)或旋转(spin)的方式将此模块移动至所要位置。

各母板基片30于测试转器板上具有存储器模块插座，此测试转接器板连接至位于中间地址(非位于高位地址或低位地址)的模块。接着，若***至测试插座的被测存储末模块具有缺陷时，此缺陷可通过母板上运作的测试程序找出。此缺陷将不会引起母板停止运作。此测试***主机计算机可确保***至母板的被测存储器模块与已知良好存储器模块的容量不同，以避免交错存取。

另一种实施态样

本发明者亦完成其它实施态样。例如：如前面所述，被测存储器模块具有一单一缺陷56，测试程序可找出各被测存储器模块中的多个缺陷。通过这些缺陷位置，亦可识别缺陷的种类，例如缺陷的一行或一列暗示其为行故障或列故障。当所有通过被测存储器模块上DRAM芯片的某一输入输出管脚的数据发生错误，此错误可能为一焊接错误，而不需以替换DRAM芯片进行修正或修复。因此识别缺陷的类型可帮助修正工作。

某些母板可能具有多个存储器通道，其插槽依交错存取所需的样式排列。于此种情况下，可使用两测试插座560，各测试插座560具有一被测存储器模块，因此两插槽可进行交错存取，但其母板未具有任何已知良好存储器模块。这些插槽可为逻辑插槽而非实体可***插槽，且可为于解释存储器配置有用的概念。存储器总线可为共享或分开。

测试转接器板上的测试插座的数目不一定相同，并且可加上附加组件至测试转接器板上。亦可使用不同设置机制以及电性组件。母板实质上以60至120度的角度与测试转接器板接合，而非以刚好为90度或与测试转接器板平行的方式。

如前面所述，存储器模块插座可自测试转接器板移除，测试转接器板设置于母板焊接面上。或者，存储器模块可继续插于测试插座而不移除。接着，测试转接器板可为模块扩充卡，此模块扩充卡被***至母板组件面上的测试插座。模块扩充卡包含小电路板一边缘的测试插座，以及于相反边缘用以***模块插座的接触焊接点。被测存储器模块被***至模块扩充卡的测试插座。类似地，被测存储器模块可被直接***至母板上的模块插座而不须使用模块扩充卡。

测试转接器板上的测试插座可用以接受存储器组件，例如DRAM的组件，因此可允许测试加于存储器模块的存储器组件。

用以加热测试中存储器模块的热器可设置于底盘上测试转接器板50附近或固定母板基片的金属板上。可使用玻璃纤维板或其它可将母板自测试转接器50电器温度隔离的较佳隔离物。降温枪或压缩空气(而非加热器)可用以冷却测试室以及存储器模块。

木发明可测试许多不同种类的存储器模块。例如：使用标准DRAM或较新的扩充数据输出(extended data output；EDO)以及同步DRAM的模块都可被测试，完全缓冲存储器模块(fully-buffered memory modules；FB-DIMMs)也可被测试。此***尤其适合测试最高速率存储器模块，因为高速率存储器模块的加载容量为最小化的。其它存储器，如RAMBUS模块(由RAMBUS公司所开发的模块)、双倍数据速率(double data rate；DDR)模块以及PCI33同步模块也可被测试。

各种不同容量以及不同系数的存储器模块皆可适用此发明，可替换不同种转接器板以避免受限于测试转接器板以及类井部尺寸。测试转接器版与母板基片的设置可使技工或操作员轻易地置换测试版。本发明亦可使用非PC的母板。本发明可应用于任一目标***板。多测试插座可设置于各测试转接器板或单一母板上，以便多存储器模块可同时于相同母板被测试。

山一(Yamaichi)类型连接器可作为测试插座，较佳地，测试插座可为生产量(production-quality)连接器/插座，因其仅需较低的***力。生产量连接器/插座比母板上的传统插座(约100次)的可使用***次数较多(传统插座约100次，生产量连接器/插座通常大于100,000次)。生产插座通常于插座两边缘具有排出器(ejector)。这可减缓当人工或机器人操作模块时的喷射。生产插座亦可包含一V型槽。操作者或机器人手臂可将模块置于V型槽的凹口，放置好后，自模块顶端往插座推。V型槽的凹口可降低操作者或机器手人臂于模块检查时所需的准确度。

机器人手臂可采用许多不同技术。例如摆动或旋转的手臂，甚至是可伸缩的手臂或于手臂端点使用垂直伺服机构(vertical servo)。另一种方法，可使用x-y-z追踪***或许多不同种类的自动托盘堆栈器或已知的电性***。于置入一新存储器模块后，此测试***初始是于暂停状态以藉助热空气暖机。存储器模块也可藉助将热空气吹至其模块上预热，以待其***与测试。输入托盘可先加热以完成预热。

操作员视拖盘多久需被置入或移除而同时操作多个测试台。机器人手臂总成98可附加多个手臂，以允许二个或更多的存储器模块可同时被拾起以及移动。测试转接器板可调整为具有二个或更多测试插座，以允许二个或更多模块可同时于相同母板上测试。母板接着将回报主***接口二个模块中坏掉的那一个。

于工业标准(internet security and acceleration；ISA)或***组件接口(peripheral component interface；PCI)总线的网络控制器卡可被转接至其它总线，且不受现行总线限制，其中网络控制卡是与主***接口或主机通讯。控制卡可由一标准并行或至主***接口的串行端口接口替代。接口可使用火线、通用串行总线(universal Serial Bus；USB)或其它现存标准。根据不同程度的动作，可使用不同类型的机器人手臂与追踪***。使用不同抓取技术已将存储器模块固定于机器人手臂中。测试站可配合使用串排(in tandem)或各自独立的多个机器人手臂。例如：将某一手臂可将模块装载至母板，第二个手臂将已经测试过的模块卸载。

测试失败的存储器模块可再加工并具有复原的可能性，例如：替换有缺陷的DRAM芯片或再次焊接松掉的连接部分。模块中的极少部分，例如1％，可能需要再加工。然而，有时由晶片处理工艺(wafer fab)生产出的DRAM芯片量少，将导致故障率攀升。生产样品可作为另一种偶尔探测接收低生产线DRAM芯片的另外一种测试方法。此取样方法也可同时探测封装程序中的问题。

SPD-EEPROM 130可整合高速存储缓冲器(advanced memory buffer；AMB)或其它缓冲芯片。某些类型存储器可能不具有SPD-EEPROM 130。本发明可应用于无缓冲存储器模块、有缓冲的存储器模块、完全缓冲的双线存储器模块(fully-buffereddual-inline memory module；FB-DIMM)以及包含未来可能使用其它标准类型的他种存储器模块。

虽然前面仅对DRAM芯片说明，但也可用其它种类的存储器模块替换，如静态随机存取存储器(static random access memory；SRAM)、非挥发存储器或其它种类的存储器。本发明可结合芯片层冗余(chip-level redundancy)以及DRAM制作商的修复。可使用内建自行测试(built-in-self-test；BIST)以进行检查。

不同控制信号可被采用。迹线可为存储器模块表面上的金属布线或多层印刷电路板的内部层的内部迹线。语音干扰分析***(Voice Interference Analysissystem；Vias)、跳线连接器或其它连接器可形成电性路径的一部分。另可增加电阻、电容器或其它复合滤波器以及其它组件，例如：电源-接地旁路电容器(power-ground bypass capacitors)可附加至存储器模块。

多任务器(multiplexer；MUX)或切换器可执行环回(loop-back)测试以及标准操作。本发明对未来的存储器模块标准以及存储器模块延伸的标准皆有莫大帮助。

本发明的技术背景章节为包含关于本发明技术背景的问题或环境信息，而非其它所述的先前技术。因此技术背景并非仅有由申请人描述的技术背景章节内容。

任何在此叙述的方法或程序可为机器应用及计算机应用，并且以机器、计算机或其它装置实施，并非在无机器辅助而以单独人力的情况下实施。报告或其它由机器产生而显示于显示装置(如计算机屏幕、投影机屏幕)、音讯产生装置以及相关多媒体装置(包含由机器产生印出的硬盘)都属于实体的测试结果。其它机器的计算机控制也是算是另一种实体的测试结果。

虽然本发明是根据所揭露实施方案来做说明，对所属技术领域中普通技术人员而言，本实施方案可以有多个变化，同时这些变化是显而易见的，而且是在本发明的精神及范围内。因此，所属技术领域中普通技术人员可以做出许多修改，这些修改皆是在本申请权利要求的精神及范围内。

Claims (20)

1.一种母板测试器，用以在不使存储器模块停止运作的情况下，探测存储器模块内的缺陷，其特征在于包含：

测试转接器板，具有测试插座，测试插座是用以接合被母板测试器所测试的被测存储器模块，测试转接器板将***至测试插座上的被测存储器模块电性连接至与测试转接器板相接的母板，母板将测试插座上的被测存储器模块作为母板的主要存储器的中间部份使用；

母板，是用于计算机的主板，计算机将存储器模块作为主要存储器使用；

第一模块插槽，位于母板上且连接至母板的组件面上的第一存储器模块插座，以及具有已***的第一已知良好存储器模块；

第二模块插槽，连接至母板的组件面上第二存储器模块插座的位置并连接至测试转接器板，其中已***于测试转接器板上测试插座的被测存储器模块电性连接至第二模块插槽；

第三模块插槽，位于母板上且电性连接至母板的组件面上的第三存储器模块插座，以及具有已***的第二已知良好存储器模块；

基本输入输出***的副本，存储于第二已知良好存储器模块；

操作***图像，存储于第一已知良好存储器模块；

测试程序，存储于第一已知良好存储器模块，其中测试程序由母板上的处理器所执行，以使被测存储器模块内的存储位置可被读取及写入而不会导致母板停止运作；以及

缺陷位置，位于被测存储器模块中，可被执行于处理器的测试程序所识别出，并回报至用户；

藉此，测试程序识别出缺陷位置，且因测试程序未加载至被测存储器模块中，故母板不会停止运作。

2.根据权利要求1所述的母板测试器，其特征在于母板的主要存储器的中间部份位于存取第一已知良好存储器模块的存储器地址及存取第二已知良好存储器模块的存储器地址间，其中存取被测存储器模块的存储器地址位于存取第一已知良好存储器模块的存储器地址及存取第二已知良好存储器模块的存储器地址间。

3.根据权利要求2所述的母板测试器，其特征在于开机期间执行存储器容量测试时，停用基本输入输出***。

4.根据权利要求2所述的母板测试器，其特征在于基本输入输出***通过读取第一已知良好存储器模块的串行存在检测存储器、第二已知良好存储器模块的串行存在检测存储器及被测存储器模块的串行存在检测存储器，判断存储配置，其中被测存储器模块是根据中间地址所存取，中间地址与基本输入输出***的副本、操作***图像或测试程序皆无重迭。

5.根据权利要求2所述的母板测试器，其特征在于被测存储器模块具有存储器容量，被测存储器模块的存储器容量不同于第一已知良好存储器模块及第二已知良好存储器模块的存储器容量，其中被测存储器模块的存储器容量不同于第一已知良好存储器模块及第二已知良好存储器模块的存储器容量，以防止被测存储器模块的交错存取。

6.根据权利要求2所述的母板测试器，其特征在于第一存储器模块插座及第三存储器模块插座安装于母板的组件面上，组件面具有集成电路及扩充板的扩充插座安装于其上，其中测试转接器板安装在相对于组件面的母板焊接面上。

7.根据权利要求6所述的母板测试器，其特征在于还包含：

第四模块插槽，位于母板上且连接至母板的组件面上的第四存储器模块插座，以及具有已***的第三已知良好存储器模块。

8.根据权利要求6所述的母板测试器，其特征在于还包含：

第四模块插槽，连接至母板的组件面上的第四存储器模块插座的位置且连接至测试转接器板，其中***至测试转接器板上第二测试插座的第二被测存储器模块电性连接至第四模块插槽；

其中，第二被测存储器模块是根据位于第一已知良好存储器模块的存储器地址及存取第二已知良好存储器模块的存储器地址的中间存储器地址所存取。

9.根据权利要求2所述的母板测试器，其特征在于母板位于多个母板中，各母板具有用以测试被测存储器模块而不导致母板停止运作的测试转接器板及测试插座，母板测试器还包含：

诊断***接口，耦合至多个母板，用以命令母板测试***至测试插座的被测存储器模块，及自母板接收测试结果；以及

机器人手臂，用以响应诊断***接口的命令，将存储器模块***至测试插座，以作为被测存储器模块，藉此，母板可测试***于测试转接器板上测试插座的存储器模块，且不导致母板停止运作。

10.根据权利要求1所述的母板测试器，其特征在于测试转接器板是模块扩充卡，模块扩充卡***于母板的组件面上的第二存储器模块插座。

11.一种抵抗停止运作存储器模块测试器，其特征在于包含：

机器人装置，用以将存储器模块由未测试存储器模块的输入堆栈移动至已测试存储器模块的输出堆栈；

主计算机，用以控制机器人装置；

多个测试站，用以测试通过机器人装置加载及卸载的存储器模块，各测试站包含：

测试转接器板；

测试插座，位于测试转接器板上，测试插座用以接合存储器模块，存储器模块由机器人装置***于测试插座且成为被测存储器模块；

母板，用于个人计算机，且用以响应主计算机的命令，执行测试程序以测试***于测试插座上的存储器模块；

第一模块插槽，位于母板上，第一模块插槽连接至母板的组件面上的第一存储器模块插座及具有已***的第一已知良好存储器模块；

第二模块插槽，连接至母板的组件面上已移除的第二存储器模块插座的位置并连接至测试转接器板，其中***于测试转接器板上测试插座的被测存储器模块电性连接至第二模块插槽；

第三模块插槽，位于母板上且连接至母板的组件面上的第三存储器模块插座，以及具有已***的第二已知良好存储器模块；

基本输入输出***的副本，存储于第二已知良好存储器模块；以及

操作***图像，存储于第一已知良好存储器模块；

其中测试程序存储于第一已良好存储器模块，测试程序由母板所执行，以使被测存储器模块内的存储位置可被读取及写入而不导致母板停止运作；

藉此，测试程序未加载至被测存储器模块中，故测试程序可测试被测存储器模块而不导致母板停止运作。

12.根据权利要求11所述的抵抗停止运作存储器模块测试器，其特征在于母板的主要存储器的中间部份位于存取第一已知良好存储器模块的存储器地址及存取第二已知良好存储器模块的存储器地址间，其中存取被测存储器模块的存储器地址位于存取第一已知良好存储器模块的存储器地址及存取第二已知良好存储器模块的存储器地址间。

13.根据权利要求12所述的抵抗停止运作存储器模块测试器，其特征在于被测存储器模块具有存储器容量，被测存储器模块的存储器容量不同于第一已知良好存储器模块及第二已知良好存储器模块的存储器容量；

其中被测存储器模块的存储器容量不同于第一已知良好存储器模块及第二已知良好存储器模块的存储器容量，以防止被测存储器模块的交错存取。

14.根据权利要求12所述的抵抗停止运作存储器模块测试器，其特征在于各测试转接器板还包含：

第二测试插座，位于测试转接器板上，用以接收第二被测存储器模块，第二被测存储器模块由机器人装置***至第二测试插座；

其中母板测试被测存储器模块及第二被测存储器模块，

藉此各母板测试两个存储器模块。

15.根据权利要求12所述的抵抗停止运作存储器模块测试器，其特征在于各母板还包含：

第四模块插槽，连接至母板的组件面上已移除的第四存储器模块插座的位置并连接至测试转接器板，其中第二被测存储器模块***至测试转接器板上的第二测试插座且电性连接至第四模块插槽；

其中，第二被测存储器模块根据位于存取第一已知良好存储器模块的存储器地址及存取第二已知良好存储器模块的存储器地址间的存储器地址所存取。

16.一种可靠的多母板存储器测试器，其特征在于包含：

主***装置，用以控制多母板上存储器模块的测试；

多个测试站装置，用以测试存储器模块，各测试站装置包含：

测试插座装置，用以接合被测存储器模块以进行测试；

母板装置，由主***装置所控制，用以执行测试程序以测试***至测试插座装置的被测存储器模块；以及

测试转接器板装置，安装于母板装置上，用以将测试插座装置电性连接至位于母板装置上的存储器总线装置；

第一模块插槽装置，用以连接母板装置上的第一存储器模块插座及用以接合被***的第一已知良好存储器模块；

第二模块插槽装置，用以连接至母板装置上已移除的第二存储器模块插座的位置及用以连接至测试转接器板装置，其中***至测试转接器板装置上测试插座装置的被测存储器模块电性连接至第二模块插槽装置；

第三模块插槽装置，用以连接至母板装置上的第三存储器模块插座及用以接合被***的第二已知良好存储器模块；

基本输入输出***的副本，存储于第二已知良好存储器模块；以及

操作***图像，存储于第一已知良好存储器模块；

其中测试程序存储于第一已知良好存储器模块中，测试程序由母板装置所执行，以使被测存储器模块的存储位置可被读取及写入而不导致母板停止运作，

其中，可靠多母板存储器测试器具有多个母板装置，各母板装置具有附加测试转接器板装置，附加测试转接器板装置具有测试插座装置，各母板装置用以并行执行测试程序于其它母板组件的被测存储器模块；

藉此测试被测存储器模块且因为测试程序未加载至被测存储器模块中，故不导致母板装置停止运作。

17.根据权利要求16所述的可靠的多母板存储器测试器，其特征在于还包含：

缺陷位置，位于被测存储器模块中，其可被执行于母板装置的测试程序所识别出，并回报至主***装置；

藉此测试程序识别出缺陷位置，且因为测试程序未加载至被测存储器模块中，故不导致母板装置停止运作。

18.根据权利要求17所述的可靠的多母板存储器测试器，其特征在于母板装置的主要存储器的中间部份是位于存取第一已知良好存储器模块的存储器地址及存取第二已知良好存储器模块的存储器地址间；

其中存取被测存储器模块的存储器地址位于存取第一已知良好存储器模块的存储器地址及存取第二已知良好存储器模块的存储器地址间。

19.根据权利要求18所述的可靠的多母板存储器测试器，其特征在于被测存储器模块具有存储器容量，被测存储器模块的存储器容量不同于第一已知良好存储器模块及第二已知良好存储器模块的存储器容量；

其中被测存储器模块的存储器容量不同于第一已知良好存储器模块及第二已知良好存储器模块的存储器容量，用以防止被测存储器模块的交错存取。

20.根据权利要求16所述的可靠的多母板存储器测试器，其特征在于还包含：

机器人装置，由主***装置所控制，用以抓取存储器模块及将存储器模块***至测试插座装置，于测试程序完成后，机器人装置用以自测试插座装置抓取存储器模块及移出存储器模块，当母板装置指示主***装置存储器模块通过测试程序后，机器人装置还用以移动存储器模块至输出装置以存储已测试的存储器模块；

藉此机器人装置移动存储器模块。

Images