KR100312104B1 - 밸런스게인튜닝장치 - Google Patents

밸런스게인튜닝장치 Download PDF

Info

Publication number
KR100312104B1
KR100312104B1 KR1019980047702A KR19980047702A KR100312104B1 KR 100312104 B1 KR100312104 B1 KR 100312104B1 KR 1019980047702 A KR1019980047702 A KR 1019980047702A KR 19980047702 A KR19980047702 A KR 19980047702A KR 100312104 B1 KR100312104 B1 KR 100312104B1
Authority
KR
South Korea
Prior art keywords
amplifier
gain
input terminal
circuit
control signal
Prior art date
Application number
KR1019980047702A
Other languages
English (en)
Other versions
KR19990045108A (ko
Inventor
김천섭
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990045108A publication Critical patent/KR19990045108A/ko
Application granted granted Critical
Publication of KR100312104B1 publication Critical patent/KR100312104B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/094—Methods and circuits for servo offset compensation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/0901—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following only

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 밸런스 게인 튜닝장치에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제
광픽업의 제조시에 발생한 미스매치를 보정한다.
다. 발명의 해결방법의 요지
광픽업으로부터의 신호중 어느 하나를 고정된 게인으로 증폭하는 제1증폭부와, 상기 광픽업으로부터의 신호중 다른 하나를 튜닝이 가능한 게인으로 증폭하는 제2증폭부와, 상기 제1증폭부의 출력과 제2증폭부의 출력의 차를 감산하여 출력하는 감산부와, 상기 감산부의 출력에 따라 제2증폭부의 게인을 튜닝하는 서보제어부를 구비하는 것을 특징으로 한다.
라. 발명의 중요한 용도
광 디스크 재생장치에 사용된다.

Description

밸런스 게인 튜닝장치
본 발명은 광 디스크 재생장치에 관한 것으로, 특히 광픽업으로부터 신호를 처리하는 장치에 관한 것이다.
종래의 광픽업의 수광부의 구성도를 도시한 도 1을 참조하면, 광픽업은 수광부들(A,B,C,D,E,F)로 구성된다. 여기서 상기 수광부들(A,B,C,D,E,F)은 수광에 따른 신호를 출력하며, 그 출력신호들은 각각 증폭기(AMP)를 통하여 증폭되어 a,b,c,d,e,f로서 출력된다. 상기 a,b,c,d에서 a와 c를 가산한 것과 b와 d를 가산한것에 대한 게인(gain)차는 포커스(focus) 정확도를 검출할 때에 사용된다. 그리고 상기 e,f의 게인차는 광픽업이 트랙에서 벗어난 정도를 검출할 때에 사용된다. 서보는 상기 포커스의 정확도와 광픽업이 트랙에서 벗어난 정도에 따라 광픽업을 제어한다.
그런데, 일반적으로 상기 광픽업의 제조과정에서 발생될 수 있는 수광부들(A,B,C,D,E,F)에 대한 미스매치(Mismatch)로 인하여 상기 수광부들(A,B,C,D,E,F)에 따른 a,b,c,d,e,f에는 10[%] 이상의 오차가 생길 수 있다. 상기 오차는 광픽업 제어용 서버의 오프 셋(Off set)으로 작용하여 고배속 및 고정밀 광 디스크 재생장치에서 문제점으로 대두되어 왔다.
예를들어, 상기 e,f를 이용하여 광픽업이 트랙에서 벗어난 정도를 감지하는 회로인 트랙킹 에러 감지장치의 회로도를 도시한 도 2를 참조하면, e는 저항(R1)을 통하여 차동증폭기(A1)의 반전 입력단자로 입력된다. 그리고 f는 저항(R3)을 통하여 차동증폭기(A1)의 비반전 입력단자로 입력된다. 상기 차동증폭기(A1)의 비반전 입력단자는 저항(R4)을 통하여 접지된다. 그리고, 상기 차동증폭기(A1)의 출력단자는 저항(R2)을 통하여 반전 입력단자와 연결된다. 상기 트랙킹 에러 감지장치는 상기 e,f에 대한 차를 출력하며, 이때의 전달특성은 수학식 1에 따른다.
Vout=-21e+2134f
상기 Vout은 상기 e,f에 대한 차로서 광픽업을 제어하는 제어장치에 제공된다. 상기 제어장치는 상기 Vout으로서 상기 광픽업이 트랙을 추종하도록 제어한다.
상기와 같은 트랙킹 에러 감지장치에 있어서, 상기 e,f신호가 광픽업의 제조과정에서 발생한 미스매치에 의하여 오차가 생기면 상기 e,f신호로서 상기 광픽업에 대한 정확한 트랙킹 에러를 감지할 수 없다.
상술한 바와 같이 일반적으로 광픽업의 제조과정에서는 수광부들에 대한 미스매치가 발생할 수 있으며, 상기와 같은 미스매치에 의하여 그 출력신호는 10[%] 이상의 오차가 발생될 수 있었다. 상기와 같은 오차는 광픽업 제어용 서버의 오프 셋으로 작용하여 고배속 및 고정밀 광 디스크 재생장치에서 문제점으로 대두되었다.
따라서 본 발명의 목적은 광픽업의 제조과정에서 발생한 수광부들에 대한 미스매치를 보정할 수 있도록 하는 밸런스 게인 튜닝장치를 제공함에 있다.
도 1은 통상의 광픽업의 수광부의 구성도,
도 2는 종래의 트랙킹 에러 감지장치의 회로도,
도 3은 본 발명의 바람직한 실시예에 따른 밸런스 게인 튜닝장치의 구성도,
도 4는 도 3의 가변저항부의 구성도,
도 5는 도 4의 ADC부의 상세회로도,
도 6은 도 4의 저항부의 상세회로도,
도 7은 도 4의 서보제어부의 처리흐름도.
상술한 목적을 달성하기 위한 본 발명은 광픽업으로부터의 신호중 어느 하나를 고정된 게인으로 증폭하는 제1증폭부와, 상기 광픽업으로부터의 신호중 다른 하나를 튜닝이 가능한 게인으로 증폭하는 제2증폭부와, 상기 제1증폭부의 출력과 제2증폭부의 출력의 차를 감산하여 출력하는 감산부와, 상기 감산부의 출력에 따라 제2증폭부의 게인을 튜닝하는 서보제어부를 구비하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 많은 특정 사항들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 사항들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명의 밸런스 게인 튜닝(Balance Gain Tuning)장치는 광픽업으로부터의 신호를 증폭하면서 그 게인을 조정하여 광픽업의 제조시에 발생된 미스매치 등을 보정한다.
상기와 같은 본 발명의 바람직한 실시예에 따른 밸런스 게인 튜닝장치의 구성도를 도시한 도 3을 참조하면, 상기 밸런스 게인 튜닝장치는 제1증폭부(12)와 제2증폭부(14)와 감산부(16)와 서보제어부(18)로 구성된다. 상기 제1증폭부(12)는 e를 정해진 게인으로 증폭하여 P1로서 출력하고, 제2증폭부(14)는 f를 튜닝이 가능한 게인으로 증폭하여 P2로서 출력한다. 여기서 제2증폭부(14)의 게인은 게인튜닝이 이루어지지 않은 초기에는 제1증폭부(12)의 게인과 동일하게 설정된다. 상기 P1과 P2는 감산부(16)에 입력되며, 감산부(16)는 P1과 P2의 차를 연산하여 Vout으로 출력한다. 상기 Vout은 서보제어부(18)에 제공되며 서보제어부(18)는 초기화시에 상기 Vout을 제공받아 그 Vout에 따라 상기 e,f에 대한 수광부들(E,F)의 미스매치를 보정하기 위한 아날로그 제어신호를 제2증폭부(14)에 제공한다. 상기 제2증폭부(14)는 상기 서보제어부(18)가 제공하는 아날로그 제어신호에 따라 게인을 튜닝하여 수광부들(E,F)에 대한 미스매치를 보정한다.
이를 더 상세히 설명하면, 상기 제1증폭부(12)는 저항(R5,R6)과 증폭기(A2)로 구성되어 e를 입력받아 증폭하여 P1로서 출력한다. 여기서, 상기 제1증폭부(12)의 전달함수는 수학식 2와 같다.
P1=65e
그리고 상기 제2증폭부(14)는 가변저항(R7)과 저항(R8)과 증폭기(A3)로 구성되어 f를 입력받아 증폭하여 P2로서 출력한다. 여기서, 상기 제2증폭부(14)의 전달함수는 수학식 3과 같다.
P2=87f
여기서, 상기 가변저항(R7)은 상기 수광부들(E,F)에 대한 구조적 미스매치를 조정하기 위한 것으로, 상기 가변저항(R7)은 서보제어부(18)가 제공하는 수광부들(E,F)의 미스매치 정도에 따른 아날로그 제어신호에 의해 저항값이 가변되며, 이에따라 상기 f의 증폭게인이 튜닝된다.
이와같이 본 발명의 바람직한 실시예는 수광부(E,F)에 따른 e,f를 미스매치에 따라 e의 증폭게인은 그대로 둔채 f의 증폭게인을 조절함으로써 수광부(E,F)에 대한 미스매치를 보정한다. 이와달리 f의 증폭게인은 그대로 둔 채 상기 e의 증폭게인을 조정하기 위하여 상기 가변저항(R7)은 저항(R5)과 대치될 수 있다. 그러나 스위치 노이즈(Switch Noise)를 줄이기 위하여 증폭기(A2)에 접속한 피드백 저항(R6) 또는 증폭기(A3)에 접속한 피드백 저항(R8)에 의해 발생될 수 있는 e,f의 딜레이를 보상하기 위하여 상기 가변저항(R7)을 저항(R6) 또는 저항(R8)과는 대치시키지 않는다. 또한 상기 e,f의 딜레이를 보상하기 위하여 상기 저항(R6) 또는 저항(R8)에 각각 사용가능한 커패시턴스의 시정수는 동일하여야 한다.
상기 P1,P2는 감산부(16)에 입력되며, 상기 감산부(16)는 저항들(R9∼R12)과 차동증폭기(A4)로 구성된다. 상기 P1은 저항(R9)을 통하여 차동증폭기(A4)의 반전 입력단자에 입력되고, P2는 저항(R11)을 통하여 차동증폭기(A4)의 비반전 입력단자에 입력된다. 상기 차동증폭기(A4)의 출력단자는 저항(R10)을 통하여 차동증폭기(A4)의 반전 입력단자와 연결된다. 그리고 차동증폭기(A4)의 비반전 입력단자는 저항(R12)을 통하여 접지된다. 이와같은 감산부(16)는 상기 P1,P2의 차를 검출하여 그에 따른 Vout을 출력하며, 그 전달함수는 수학식 4에 따른다.
Vout=-109P1+1091112P2
상기 Vout은 서보제어부(18)에 제공된다. 상기 서보제어부(18)는 초기화시에 도 7에 도시한 바와 같은 처리 프로그램을 수행한다. 즉, 초기화시에 서보제어부(18)는 (100)단계로 진행하여 Vout이 0[V]인지를 검색한다. 여기서 초기에는 제1증폭부(12)와 제2증폭부(14)의 게인이 동일하게 설정되므로 수광부들(E,F)에 미스매치가 발생하지 않는 한 P1,P2의 차를 나타내는 Vout은 0[V]가 된다. 상기 (100)단계에서 서보제어부(18)는 Vout이 0[V]이면 미스매치가 발생하지 않은 것으로 판단하여 더이상의 미스매치 보정을 위한 동작을 수행하지 않고, Vout이 0[V]가 아니면 미스매치가 발생한 것으로 판단하여 (102)단계로 진행한다. 상기 (102)단계에서 서보제어부(18)는 상기 Vout이 나타내는 정보, 즉 P1,P2의 차이에 대한 정보를 검색하여 P1,P2의 동일해지도록 제2증폭부(14)의 게인을 튜닝하기 위한 아날로그 제어신호를 발생하며, 그 아날로그 제어신호는 제2증폭부(14)의 가변저항(R7)에 제공된다. 여기서, 상기 Vout이 나타내는 정보에 따라 미스매치를 보정하기 위한 아날로그 제어신호는 실험을 통해 구해져 서보제어부(18)에 구비된다.
이하 상기 f의 증폭게인을 튜닝하는 것을 더 상세히 설명한다. 상기 제2증폭부(14)는 서보제어부(18)로부터 상기 수광부들(E,F)에 대한 미스매치를 보정하기 위한 아날로그 제어신호를 제공받는다. 상기 제2증폭부(14)의 가변저항(R7)은 상기 아날로그 제어신호에 따라 저항치를 가변한다. 상기 수학식 3에 따르면 상기 게인은 상기 가변저항(R7)에 반비례하므로 상기 아날로그 제어신호에 따라 가변저항(R7)이 가변됨에 따라 상기 게인이 튜닝된다.
상기 아날로그 제어신호에 따라 저항치가 가변되는 가변저항(R7)의 구성도를 도시한 도 4를 참조하면, 상기 가변저항(R7)은 상기 아날로그 제어신호를 디지탈 제어신호로 변환하는 ADC(Analog To Digital Converter)부(22)와 상기 디지탈 제어신호를 입력받아 저항을 가변하는 저항부(20)로 구성된다.
상기 ADC부(22)의 상세회로도를 도시한 도 5를 참조하여 상기 ADC부(22)의 구성과 동작을 설명한다. Vcc는 직렬연결된 저항들(Ra,Rb,Rc)을 통해 접지된다. 상기 저항(Ra)과 저항(Rb)사이의 전압은 제1단위이득 폴로워(F1)에 입력되고, 저항(Rb)과 저항(Rc)사이의 전압은 제2단위이득 폴로워(F2)에 입력된다. 상기 제1단위이득 폴로워(F1)의 출력은 저항(Rd)에 의하여 V1로 전압강하되고, 상기 V1은 저항(Re)에 의하여 V2로 전압강하된다. 상기 V2는 저항(Rf)에 의하여 V3으로 전압강하되고, 상기 V3은 저항(Rg)에 의하여 V4로 전압강하된다. 상기 V4는 저항(Rh)에의하여 V5로 전압강하되고, 상기 V5는 저항(Ri)에 의하여 V6으로 전압강하된다. 상기 V6은 저항(Rj)에 의하여 V7로 전압강하되고, 상기 V7은 저항(Rk)에 의하여 V8로 전압강하된다. 상기 V8은 저항(Rl)에 의하여 V9로 전압강하되며, 상기 V9는 저항(Rm)을 통하여 단위이득 폴로워(F2)의 출력단자와 연결된다.
상기 V1과 아날로그 제어신호는 각각 비교기(Ca)의 반전 입력단자와 비반전 입력단자에 입력된다. 상기 비교기(Ca)는 상기 아날로그 제어신호가 상기 V1보다 클 경우에 하이상태의 C1을 발생한다. 상기 V2와 아날로그 제어신호는 각각 비교기(Cb)의 반전 입력단자와 비반전 입력단자에 입력된다. 상기 비교기(Cb)는 상기 아날로그 제어신호가 상기 V2보다 클 경우에 하이상태의 C2를 발생한다. 상기 V3과 아날로그 제어신호는 각각 비교기(Cc)의 반전 입력단자와 비반전 입력단자에 입력된다. 상기 비교기(Cc)는 상기 아날로그 제어신호가 상기 V3보다 클 경우에 하이상태의 C3을 발생한다. 상기 V4와 아날로그 제어신호는 각각 비교기(Cd)의 반전 입력단자와 비반전 입력단자에 입력된다. 상기 비교기(Cd)는 상기 아날로그 제어신호가 상기 V4보다 클 경우에 하이상태의 C4를 발생한다. 상기 V5와 아날로그 제어신호는 각각 비교기(Ce)의 반전 입력단자와 비반전 입력단자에 입력된다. 상기 비교기(Ce)는 상기 아날로그 제어신호가 상기 V5보다 클 경우에 하이상태의 C5를 발생한다. 상기 V6과 아날로그 제어신호는 각각 비교기(Cf)의 반전 입력단자와 비반전 입력단자에 입력된다. 상기 비교기(Cf)는 상기 아날로그 제어신호가 상기 V6보다 클 경우에 하이상태의 C6을 발생한다. 상기 V7과 아날로그 제어신호는 각각 비교기(Cg)의 반전 입력단자와 비반전 입력단자에 입력된다. 상기 비교기(Cg)는 상기아날로그 제어신호가 상기 V7보다 클 경우에 하이상태의 C7을 발생한다. 상기 V8과 아날로그 제어신호는 각각 비교기(Ch)의 반전 입력단자와 비반전 입력단자에 입력된다. 상기 비교기(Ch)는 상기 아날로그 제어신호가 상기 V8보다 클 경우에 하이상태의 C8을 발생한다. 상기 V9와 아날로그 제어신호는 각각 비교기(Ci)의 반전 입력단자와 비반전 입력단자에 입력된다. 상기 비교기(Ci)는 상기 아날로그 제어신호가 상기 V9보다 클 경우에 하이상태의 C9를 발생한다. 상기 C1∼C9는 상기 아날로그 제어신호를 변환한 디지탈 제어신호로서 저항부(18)에 입력된다.
여기서, 상기 저항들(Ra∼Rm)의 저항치를 조절하여 상기 V1과 V9를 각각 3.5[V]와 1.5[V]로 하고, V1,V2,V3,V4,V5,V6,V7,V8,V9가 각각 일정전위차를 가지도록 한다. 그리고, 상기 예에서는 아날로그 제어신호를 9[비트]의 디지탈 제어신호로 변환하였으나 상기 일정전위차를 더 작게 하여 상기 아날로그 제어신호를 9[비트]보다 더 많은 비트의 디지탈 제어신호로 변환할 수도 있다.
그리고 상기 비교기들(Ca∼Ci)은 노이즈에 대한 오동작을 방지하기 위하여 히스테리시스를 가지며, 히스테리시스를 가지는 비교기에 대한 기술은 이미 널리 사용되어지고 있다.
상기 저항부(18)에 대한 상세회로도를 도시한 도 6을 참조하면, 저항들(Rv1∼Rv10)은 f 입력단자와 P3 단자사이에서 직렬로 연결된다. 제1전계효과 트랜지스터(Field Effect Transistor)(FET1)의 드레인은 저항들(Rv1,Rv2)사이에 연결되고, 소스는 P3 단자와 연결되어 게이트에 하이상태의 C1이 입력될 경우에 저항들(Rv1,Rv2)사이와 상기 P3 단자를 연결한다. 그리고 제2전계효과트랜지스터(FET2)의 드레인은 저항들(Rv2,Rv3)사이에 연결되고, 소스는 P3 단자와 연결되어 게이트에 하이상태의 C2가 입력될 경우에 저항들(Rv2,Rv3)사이와 상기 P3 단자를 연결한다. 제3전계효과 트랜지스터(FET3)의 드레인은 저항들(Rv3,Rv4)사이에 연결되고, 소스는 P3 단자와 연결되어 게이트에 하이상태의 C3이 입력될 경우에 저항들(Rv3,Rv4)사이와 상기 P3 단자를 연결한다. 제4전계효과 트랜지스터(FET4)의 드레인은 저항들(Rv4,Rv5)사이에 연결되고, 소스는 P3 단자와 연결되어 게이트에 하이상태의 C4가 입력될 경우에 저항들(Rv4,Rv5)사이와 상기 P3 단자를 연결한다. 제5전계효과 트랜지스터(FET5)의 드레인은 저항들(Rv5,Rv6)사이에 연결되고, 소스는 P3 단자와 연결되어 게이트에 하이상태의 C5가 입력될 경우에 저항들(Rv5,Rv6)사이와 상기 P3 단자를 연결한다. 제6전계효과 트랜지스터(FET6)의 드레인은 저항들( Rv6,Rv7)사이에 연결되고, 소스는 P3 단자와 연결되어 게이트에 하이상태의 C6이 입력될 경우에 저항들(Rv6,Rv7)사이와 상기 P3 단자를 연결한다. 제7전계효과 트랜지스터(FET7)의 드레인은 저항들(Rv7,Rv8)사이에 연결되고, 소스는 P3 단자와 연결되어 게이트에 하이상태의 C7이 입력될 경우에 저항들(Rv7,Rv8)사이와 상기 P3 단자를 연결한다. 제8전계효과 트랜지스터(FET8)의 드레인은 저항들(Rv8,Rv9)사이에 연결되고, 소스는 P3 단자와 연결되어 게이트에 하이상태의 C8이 입력될 경우에 저항들(Rv8,Rv9)사이와 상기 P3 단자를 연결한다. 제9전계효과 트랜지스터(FET9)의 드레인은 저항들(Rv9,Rv10)사이에 연결되고, 소스는 P3 단자와 연결되어 게이트에 하이상태의 C9가 입력될 경우에 저항들(Rv9,Rv10)사이와 상기 P3 단자를 연결한다. 이에따라 상기 제1 내지 제9전계효과 트랜지스터(FET1∼FET9)의 게이트에 각각 입력되는 디지탈 제어신호 C1∼C9에 따라 저항들(Rv1∼Rv10)의 연결상태가 달라진다.
예를 들어, C1은 하이이고, 나머지 디지탈 제어신호는 로우일 경우에 저항(Rv1)을 제외한 나머지 저항들(Rv2∼Rv10)은 직렬연결되고, 그 직렬연결된 저항들(Rv2∼Rv10)과 저항(Rv1)이 병렬연결된다. 이와같이 상기 디지탈 제어신호에 따라 저항들(Rv1∼Rv10)의 연결상태가 달라지므로 상기 저항들(Rv1∼Rv10)의 합성저항치도 달라진다.
여기서, 상기 제2증폭부(14)의 이득은 상기 저항들(Rv1∼Rv10)의 합성저항치에 반비례하므로 상기 이득이 리니어하게 증가시키기 위하여 상기 저항들(Rv1∼Rv10)의 합성저항치는 중심값을 중심으로 하여 이득이 감소할 때에는 저항치의 감소정도가 적고, 이득이 증가할 때에는 저항치의 증가정도가 크도록 해야 한다. 이를 위하여 상기 저항들(Rv1∼Rv10)을 제1그룹(G1)과 제2그룹(G2)으로 분류하며, 각 그룹에 따라 다른 저항치를 다르게 구성한다. 예를 들어, 상기 제1그룹(G1)의 저항들(Rv1∼Rv5)의 저항치는 4[KO]로 하고, 제2그룹(G2)의 저항들(Rv6∼Rv10)의 저항치는 7[KO]로 할 수 있다.
상술한 바와 같이 본 발명의 밸런스 게인 튜닝장치는 광픽업으로부터 출력되는 신호의 게인을 튜닝하여 광픽업 제조시에 발생한 미스매치를 보정할 수 있다.
상술한 바와 같이 본 발명은 광픽업 제조시 발생한 수광부의 미스매치를 보정할 수 있어서 광 디스크 재생장치의 고배속 및 고정밀화를 도모하는 이점이 있다.

Claims (8)

  1. 밸런스 게인 조정 장치에 있어서,
    트랙킹 에러를 감지하기 하기 위한 신호중 어느 하나를 증폭하는 제1 증폭회로와.
    상기 트랙킹 에러를 감지하기 위한 신호중 다른 하나를 조정 가능한 게인으로 증폭하는 제2 증폭 회로와,
    상기 제1 증폭 회로의 출력과 제 2 증폭 회로의 출력의 차를 산출하는 감산기 회로와,
    상기 감산 회로의 출력에 따라 제 2 증폭 회로의 게인을 조정하는 제어기를 구비하는 것을 특징으로 하는 밸런스 게인 조정장치.
  2. 제1항에 있어서, 상기 제2 증폭 회로가,
    반전 입력단자로는 상기 트래킹 에러를 감지하기 위한 신호중 다른 하나를 입력받고, 비반전 입력단자는 접지되는 증폭기와,
    상기 게인을 조정하기 위하여 상기 신호의 입력단과 상기 증폭기의 반전 입력단자 사이에 연결되며, 상기 제어기의 제어에 따라 저항치를 가변하는 가변저항부와,
    상기 증폭기의 반전 입력단자와 출력단자 사이에 연결되어 상기 가변저항부와 함께 상기 증폭기의 게인을 결정하는 저항을 구비하는 것을 특징으로 하는 밸런스 게인 조정 장치.
  3. 밸런스 게인 조정장치에 있어서,
    트랙킹 에러를 감지하기 하기 위한 신호중 어느 하나를 증폭하는 제1 증폭회로와,
    상기 트랙킹 에러를 감지하기 위한 신호중 다른 하나를 소정의 게인으로 증폭하였다가 이후 아날로그 제어신호를 제공받아 그 아날로그 제어신호에 따른 게인으로 증폭하는 제 2 증폭 회로와,
    상기 제 1 증폭 회로의 출력과 제2 증폭 회로의 출력의 차를 산출하는 감산 회로와.
    초기화시에 상기 감산 회로의 출력을 제공받아, 그 감산 회로의 출력에 따라 제2 증폭 회로의 게인을 조정하기 위한 아날로그 제어신호를 제공하는 제어기를 구비하는 것을 특징으로 하는 밸런스 게인 조정 장치.
  4. 제3항에 있어서, 상기 제2 증폭 회로가,
    반전 입력단자로는 상기 트랙킹 에러를 감지하기 위한 신호중 다른 하나를 입력받고, 비반전 입력단자는 접지되는 증폭기와,
    상기 게인을 조정하기 위하여 상기 신호의 입력단과 상기 증폭기의 반전 입력단자 사이에 연결되며, 상기 아날로그 제어신호에 따라 저항치를 가변하는 가변저항부와,
    상기 증폭기의 반전 입력단자와 출력단자 사이에 연결되어 상기 가변저항부와 함께 상기 증폭기의 게인을 결정하는 저항을 구비하는 것을 특징으로 하는 밸런스 게인 조정 장치.
  5. 제4항에 있어서, 상기 가변 저항부가,
    상기 아날로그 제어신호를 디지탈 제어신호로 변환하는 아날로그-디지탈 변환기와,
    상기 신호의 입력단과 상기 증폭기의 반전 입력단자 사이에 직렬연결된 저항들과,
    상기 각 저항들 사이와 상기 증폭기의 반전 입력단자 사이에 연결되어, 상기 디지탈 제어신호에 따라 각 저항들 사이와 제2 증폭 회로의 반전 입력단자간을 연결하거나 차단함으로서 상기 저항들의 합성저항치를 가변하는 스위칭 회로들을 구비하는 것을 특징으로 하는 밸런스 게인 조정 장치.
  6. 제5항에 있어서, 상기 스위칭 회로가,
    전계효과 트랜지스터를 포함함을 특징으로 하는 밸런스 게인 조정 장치.
  7. 제5항에 있어서, 상기 아날로그-디지탈 변환기가,
    입력전압을 일정단위로 강하하여 출력하는 저항들과,
    상기 일정단위로 강하된 전압들과 상기 아날로그 제어신호를 각각 비교하여그 결과를 디지탈 제어신호로서 출력하는 비교기들로 구성됨을 특징으로 하는 밸런스 게인 조정 장치.
  8. 제7항에 있어서, 상기 비교기들이,
    히스테리시스를 가지는 비교기들임을 특징으로 하는 밸런스 게인 조정 장치.
KR1019980047702A 1997-11-28 1998-11-07 밸런스게인튜닝장치 KR100312104B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR97-63859 1997-11-28
KR1019970063859 1997-11-28
KR19970063859 1997-11-28

Publications (2)

Publication Number Publication Date
KR19990045108A KR19990045108A (ko) 1999-06-25
KR100312104B1 true KR100312104B1 (ko) 2002-04-06

Family

ID=19525862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047702A KR100312104B1 (ko) 1997-11-28 1998-11-07 밸런스게인튜닝장치

Country Status (2)

Country Link
US (1) US6330218B1 (ko)
KR (1) KR100312104B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622520B1 (ko) * 2004-04-23 2006-09-13 산요덴키가부시키가이샤 트랙킹 밸런스 조정 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201142838A (en) * 2010-05-25 2011-12-01 Quanta Storage Inc Method for detecting obliquity of optical disk drive

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275344A (ja) * 1997-04-01 1998-10-13 Fujitsu Ten Ltd ディスク再生装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8200208A (nl) * 1982-01-21 1983-08-16 Philips Nv Inrichting voor het uitlezen van een schijfvormige registratiedrager.
JPS61117737A (ja) * 1984-11-13 1986-06-05 Pioneer Electronic Corp フオ−カスサ−ボ装置
JPS62271237A (ja) * 1986-05-20 1987-11-25 Matsushita Electric Ind Co Ltd 光学的再生方法
JPH0772944B2 (ja) * 1991-05-30 1995-08-02 ティアック株式会社 光ディスク装置のエラー信号生成装置
US5740141A (en) * 1993-03-09 1998-04-14 Matsushita Electric Industrial Co., Ltd. Signal processing device for an optical information reproducing apparatus
JPH0916986A (ja) * 1995-06-30 1997-01-17 Victor Co Of Japan Ltd 光ディスク装置
JP3549301B2 (ja) * 1995-09-08 2004-08-04 三菱電機株式会社 光ヘッドのトラッキング誤差検出装置
KR0176888B1 (ko) * 1996-01-24 1999-04-15 구자홍 광디스크 기록재생기의 서보 제어 장치
JP3533836B2 (ja) * 1996-08-08 2004-05-31 ミツミ電機株式会社 光ディスクドライブのミラー信号演算回路
JPH10149564A (ja) * 1996-11-15 1998-06-02 Teac Corp 光ピックアップ装置及びトラッキングエラー検出方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275344A (ja) * 1997-04-01 1998-10-13 Fujitsu Ten Ltd ディスク再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622520B1 (ko) * 2004-04-23 2006-09-13 산요덴키가부시키가이샤 트랙킹 밸런스 조정 장치

Also Published As

Publication number Publication date
KR19990045108A (ko) 1999-06-25
US6330218B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
US5479130A (en) Auto-zero switched-capacitor integrator
US5708376A (en) Variable-gain amplifying device
US3982241A (en) Self-zeroing analog-to-digital conversion system
US5285169A (en) Monolithic integrated differential amplifier with digital gain setting
US5491434A (en) Circuit and method of differential amplitude detection
US9354260B2 (en) Wideband CMOS RMS power detection system
US5283484A (en) Voltage limiter and single-ended to differential converter using same
US10270409B1 (en) Variable gain amplifiers for communication systems
US8350619B2 (en) Filter circuit and optical disk device including the same
CN115811371B (zh) 具有温度和工艺补偿的阈值可编程的信号丢失检测电路
KR100312104B1 (ko) 밸런스게인튜닝장치
US5155449A (en) FET buffer amplifier
US10938408B2 (en) Semiconductor device for reading and outputting signal from a sensor
JP3551642B2 (ja) 増幅回路
EP0638997B1 (en) Servo circuit
EP0981197A1 (en) Amplifying circuit and optical receiver comprising the same
US20050270919A1 (en) Tracking error detector
KR19990015182A (ko) 필터 및 부스트회로를 내장하는 칩의 설계변수오차보상회로
US7646245B2 (en) Amplifier
EP0706729B1 (en) Signal conditioning apparatus
US7446605B2 (en) Amplifier arrangement with controllable gain and method for controlling an amplifier gain
CN101171745B (zh) 具有增益可控输入放大器的接收机
US12021543B2 (en) Baseline wander compensator and method
US20230403023A1 (en) Baseline wander compensator and method
JP4329032B2 (ja) 信号間振幅差調整回路およびトラッキング誤差検出器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee