CN115811371B - 具有温度和工艺补偿的阈值可编程的信号丢失检测电路 - Google Patents

Abstract

具有温度和工艺补偿的阈值可编程的信号丢失检测电路，属于光通信领域，本发明为解决传统LOS电路的阈值固定，无法满足新电路***需求，必须重新设计LOS电路，进而增加电路设计成本的问题。本发明包括前置运算放大器、峰值检测电路、比较器和偏置电流源；偏置电流源用于提供与温度相关的偏置电流，对LOS电路温度补偿；前置运算放大器调节光接收机输入信号幅值；峰值检测电路用于对经过AMP调节后的信号峰值进行检测；比较器用于判断输入信号幅值是否达到LOS电路的阈值；前置运算放大器和峰值检测电路均设置有阈值控制端口TH<3:0>，通过向阈值控制端口输入四位二进制编码指令来调节前置运算放大器的增益和峰值检测电路的阈值电阻，以实现LOS电路的阈值可编程。

Description

具有温度和工艺补偿的阈值可编程的信号丢失检测电路

技术领域

本发明涉及一种用于光通信***中接收端的信号丢失检测电路，属于光通信领域。

背景技术

光通信技术凭借其高速，低损耗和携带信息量大而广泛应用于互联网，数据中心等领域。光接收机是光通信***中最重要的组成部分，其作用是用于接收光纤中的光信号，并将其重新转为数字信号。而限幅放大器(LA)是光接收机中不可缺少的一部分。当输入光信号被光接受机中的光电二极管(PD)接收后，会产生一个电流，此电流被一个跨阻放大器(TIA)转变为电压信号。由于TIA需要在噪声，带宽和增益之间考虑，所以一般TIA的增益不会很高，因此，一般TIA的输出信号幅值在几十毫伏。然而光接收机中的时钟和数据恢复(CDR)电路要求输入信号的幅值在几百毫伏左右，所以在TIA和CDR之间需要添加一个LA。

光接收机中的LA具有很高的增益，可以将来自TIA的信号放大至CDR所需要的程度。同时，LA具有限幅功能，当来自TIA的信号幅值过大，LA可以降低增益，使得输出信号幅值保持在一个稳定的值。但是，当来自TIA的信号幅值过小时，LA没有办法增加增益，这个过小的信号经过LA后依然不足以满足CDR的要求，所以会导致整个光接收机产生错误的输出。所以，当来自TIA的信号幅值过小时，需要一个额外的电路来向外输出一个信号，表明，此时的光接收机电路中接收到的信号过小，其输出是不可信的，并且控制后续电路停止工作。用于监控光接收机中接收到的光信号强度的电路称为信号丢失检测电路(Lossof Signal，LOS)。

信号丢失检测电路(LOS)位于光通信接收端的限幅放大器中，用于监测当前***的输入信号幅值。当输入信号幅值低于LOS的阈值时，LOS电路将判定信号丢失，***控制后续电路停止工作，以节约功耗和降低***的误码率。下面结合附图1介绍传统LOS电路。传统的LOS电路由运算放大器(AMP)，峰值检测电路(Peak Detector)和迟滞比较器(HysteresisComparator)组成，其中AMP用于放大输入信号，Peak Detector用于检测输入信号的峰值，迟滞比较器用于判断当前输入信号的峰值是否达到一个阈值。假设输入信号V_IN峰值为V_peak，AMP的增益为A_V，则AMP的输出信号峰值为A_VV_peak。假设当AMP的输出信号为高电平时，Q₁可以完全导通，输出信号为低电平时，Q₁完全闭合，此时，Q₁导通半个周期。设置电流I₁为流经双极型晶体管Q₁电流的平均值，I_C为输入信号为高电平时流经Q₁的瞬时电流(集电极电流)，则有I_C＝2I₁。Peak Detector为对称电路，所以有I₁＝I₂。根据双极型晶体管基极-发射极电压(V_BE)和集电极电流(I_C)之间的关系为：

可以得出峰值检测电路输出电压为：

V_PD-V_ref＝A_V V_peak-V_Tln2-I₁R₃

其中I_S为双极性晶体管的饱和电流，R₃是Peak Detector的阈值电阻，V_Tln2是PeakDetector在理想状态下的检测误差，在非理想状态下，由于Peak Detector中双极型晶体管难以完全导通和闭合，所以当输入信号为高电平时，流经双极型晶体管Q₁的瞬态电流I_C有I₁＜I_C＜2I₁，此时Peak Detector的检测误差为当V_PD-V_ref＝0时，此时的LOS电路的输入信号的幅值为LOS电路的阈值。LOS电路的阈值可以被表示为：

当V_PD-V_ref＞0时，迟滞比较器输出一个低电平，表示V_{TH_LOS}＜V_peak，LOS电路认为当前输入信号幅值满足电路***要求；当V_PD-V_ref＜0时，迟滞比较器输出一个高电平，表示V_{TH_LOS}＞V_peak，LOS电路认为当前信号幅值不能满足电路***要求，发出信号丢失的告警信号，并控制后续电路停止工作。

传统LOS电路通常是只针对于某个特定的电路***，需要的阈值通常为一个固定值。然而在集成电路设计模块化的今天，如果依然采用传统电路设计方法设计LOS电路，则只要电路***稍稍发生改变，LOS电路的阈值要求可能就会发生改变，就需要重新设计LOS电路，使得电路设计的成本大大增加。因此设计一个阈值可编程的LOS电路是具有十分重要的意义。此外，由于LOS电路易受工艺，电源电压和温度的影响而使得其精度降低，为了能够精确判断输入信号幅值是否达到LOS电路的阈值，所以对LOS电路检测误差的产生以及补偿也是十分重要的。

发明内容

针对传统LOS电路的阈值固定，无法满足新电路***需求，必须重新设计LOS电路，进而增加电路设计成本的问题，本发明提供一种具有温度和工艺补偿的阈值可编程的信号丢失检测电路。

本发明所述具有温度和工艺补偿的阈值可编程的信号丢失检测电路，包括前置运算放大器AMP、峰值检测电路Peak Detector、比较器COMP、偏置电流源IBias Current、电容C1和电容C2；

所述偏置电流源IBias Current用于提供与温度相关的偏置电流IB₁、IB₂，偏置电流IB₁、IB₂分别给前置运算放大器AMP和峰值检测电路Peak Detector，以实现对LOS电路的温度补偿；

所述前置运算放大器AMP用于接收光接收机输入信号，并调节光接收机输入信号幅值；前置运算放大器AMP输出的调节后信号经电容C1、C2耦合后输出至峰值检测电路PeakDetector；

所述峰值检测电路Peak Detector用于对经过AMP调节后的信号峰值进行检测，并将检测到的结果输出至比较器COMP；

所述比较器COMP用于判断输入信号幅值是否达到LOS电路的阈值，并输出是否丢失信号的判断结果；

前置运算放大器AMP和峰值检测电路Peak Detector均设置有阈值控制端口TH<3:0>，通过向阈值控制端口TH<3:0>输入四位二进制编码指令来调节前置运算放大器AMP的增益和峰值检测电路Peak Detector的阈值电阻，以实现LOS电路的阈值可编程，比较器COMP的输出控制峰值检测电路Peak Detector的偏置电流大小，以实现固定迟滞。

优选地，前置运算放大器AMP包括增益调节单元Gain-adjust、双极型晶体管Q_a1～Q_a6、电阻R_a1～R_a8，NMOS晶体管M_a1～M_a7、电感L1和电感L2；

增益调节单元Gain-adjust的输入端为阈值控制端口TH<3:0>，增益调节单元Gain-adjust将输入的四位二进制编码指令转译并输出，增益调节单元Gain-adjust输出端O_a1，O_a2，O_a3的输出状态为：001、010或100；输出端O_a1，O_a2，O_a3分别连接NMOS晶体管M_a5、M_a6、M_a7的栅极；

电感L1与电感L2的一端与电源VDD相连；

电感L1的另一端与电阻R_a7的一端相连；

电感L2的另一端与电阻R_a8的一端相连；

电阻R_a7的另一端与运算放大器AMP的同向输出端OUTP、双极型晶体管Q_a1的集电极、双极型晶体管Q_a3的集电极和双极型晶体管Q_a5的集电极相连；

电阻R_a8的另一端与运算放大器AMP的反向输出端OUTN、双极型晶体管Q_a2的集电极、双极型晶体管Q_a4的集电极和双极型晶体管Q_a6的集电极相连；

双极型晶体管Q_a1、双极型晶体管Q_a3、双极型晶体管Q_a5的基极均与运算放大器AMP的反向输入端INN相连；

双极型晶体管Q_a2、双极型晶体管Q_a4、双极型晶体管Q_a6的基极均与运算放大器AMP的同向输入端INP相连；

双极型晶体管Q_a1的发射极与电阻R_a1的一端相连；

双极型晶体管Q_a2的发射极与电阻R_a2的一端相连；

双极型晶体管Q_a3的发射极与电阻R_a3的一端相连；

双极型晶体管Q_a4的发射极与电阻R_a4的一端相连；

双极型晶体管Q_a5的发射极与电阻R_a5的一端相连；

双极型晶体管Q_a6的发射极与电阻R_a6的一端相连；

电阻R_a1、电阻R_a2的另一端同时与NMOS晶体管M_a5的漏极相连；

电阻R_a3、电阻R_a4的另一端同时与NMOS晶体管M_a6的漏极相连；

电阻R_a5、电阻R_a6的另一端同时与NMOS晶体管M_a7的漏极相连；

NMOS晶体管M_a5的源极与NMOS晶体管M_a1的漏极相连；

NMOS晶体管M_a6的源极与NMOS晶体管M_a2的漏极相连；

NMOS晶体管M_a7的源极与NMOS晶体管M_a3的漏极相连；

NMOS晶体管M_a1、NMOS晶体管M_a2、NMOS晶体管M_a3、NMOS晶体管M_a4的栅极与NMOS晶体管M_a4的源极相连，并接入偏置电流IB₁；

NMOS晶体管M_a1、NMOS晶体管M_a2、NMOS晶体管M_a3、NMOS晶体管M_a4的源极接地。

优选地，由TH<3:0>输入四位二进制码指令来调节前置运算放大器AMP的增益过程为：

AMP的增益A_V按下式获取：

式中，g_m为导通支路的双极型晶体管的跨导；

R_S是导通支路中双极型晶体管的源极负反馈电阻，负反馈电阻R_a1～R_a6分为三组，电阻R_a1和R_a2为一组，电阻R_a3和R_a4为一组，电阻R_a5和R_a6为一组，组内两个电阻的阻值相等，组间电阻值不相等；

当O_a1，O_a2，O_a3输出不同状态时，AMP的增益A_V对应调节为：

O_a1，O_a2，O_a3＝001，A_V＝g_mR_a8/(1+g_mR_a6)；

O_a1，O_a2，O_a3＝010，A_V＝g_mR_a8/(1+g_mR_a4)；

O_a1，O_a2，O_a3＝100，A_V＝g_mR_a8/(1+g_mR_a2)。

优选地，峰值检测电路Peak Detector包含阈值电阻调节单元Res-adjust、双极型晶体管Q_p1～Q_p4、电阻R_p1～R_p20、NMOS晶体管M_p0、NMOS晶体管M_p1～M_p15、电容C_p1和电容C_p2；

阈值电阻调节单元Res-adjust的输入端为阈值控制端口TH<3:0>，阈值电阻调节单元Res-adjust将输入的四位二进制编码指令转译并输出，阈值电阻调节单元Res-adjust八个输出端O_p1～O_p8，其输出高电平有效，O_p1～O_p8在同一个TH<3:0>输入时只输出一个有效位；输出端O_p1～O_p8分别连接NMOS晶体管M_p1～M_p8的栅极；

电源VDD同时与双极型晶体管Q_p1～Q_p4的集电极相连；双极型晶体管Q_p1～Q_p4的基极与电源VDD之间分别跨接电阻R_p17～R_p20；双极型晶体管Q_p1、Q_p2的基极分别连接峰值检测电路Peak Detector的输入端VIN1、VIN2；

双极型晶体管Q_p1的发射极、双极型晶体管Q_p2的发射极和NMOS晶体管M_p0的源极相连；

NMOS晶体管M_p0、NMOS晶体管M_p1～M_p8的漏极、电容C_p1的一端同时与峰值检测电路Peak Detector的幅值电压输出端V_PD相连；

电阻R_p1～R_p8依次串联，电阻R_p1一端与NMOS晶体管M_p0的源极相连，电阻R_p1～R_p8的另一端分别与NMOS晶体管M_p1～M_p8的源极一一相连；

NMOS晶体管M_p12的漏极、NMOS晶体管M_p9的漏极同时与NMOS晶体管M_p8的源极相连；

双极型晶体管Q_p3的发射极、双极型晶体管Q_p4的发射极、电阻R_p9的一端、电容C_p2的一端同时与峰值检测电路Peak Detector的参考电压输出端V_ref相连；

电阻R_p9～R_p16依次串联；

电阻R_p16的另一端同时与NMOS晶体管M_p15、NMOS晶体管M_p10的漏极相连；

NMOS晶体管M_p13的漏极与NMOS晶体管M_p9的源极相连；

NMOS晶体管M_p14的漏极与NMOS晶体管M_p10的源极相连；

NMOS晶体管M_p11、NMOS晶体管M_p12、NMOS晶体管M_p13、NMOS晶体管M_p14、NMOS晶体管M_p15的栅极同时与NMOS晶体管M_p11的漏极相连，并接入偏置电流IB₂；

NMOS晶体管M_p11、NMOS晶体管M_p12、NMOS晶体管M_p13、NMOS晶体管M_p14、NMOS晶体管M_p15的源极与电容C_p1、电容C_p2的另一端接地；

NMOS晶体管M_p9、NMOS晶体管M_p10的栅极与比较器COMP的输出端LOS_out相连。

优选地，峰值检测电路Peak Detector中NMOS晶体管M_p11，M_p12，M_p13，M_p14，M_p15为电流镜，M_p13，M_p14分别与NMOS晶体管M_p9，M_p10构成两条额外的电流支路；

峰值检测电路Peak Detector的输出电压为

式中，A_V为AMP的增益，V_peak为AMP输入信号的峰值，V_T为热电压，I_C为双极型晶体管Q_p1和Q_p2的集电极电流之和，I₀、I₁、I_HYS0、I_HYS1为尾电流，且存在关系式I₀+I_HYS0＝I₁+I_HYS1；R_uar为峰值检测电路Peak Detector的阈值电阻；

当输入信号幅值小于LOS电路的阈值时，控制NMOS晶体管M_p9，M_p10导通，此时其偏置电流大小为I₀+I_HYS0和I₁+I_HYS1，当输入信号幅值大于LOS电路的阈值时，NMOS晶体管M_p9，M_p10不导通，其偏置电流大小变为I₀和I₁，I₀＝I₁；

阈值电阻R_var的大小由外部输入的四位二进制码控制调节，阈值电阻R_var大小等于电阻R_p1～R_p8接入工作部分的串联电阻和，具体为：阈值电阻调节单元Res-adjust将输入的四位二进制编码指令转译并输出，O_p1～O_p8在同一个TH<3:0>输入时只输出一个有效位；对应控制NMOS晶体管M_p1～M_p8中任一管子导通，电阻R_p1～R_p8接入工作的数量随之变化，进而实现阈值电阻R_var大小的调节。

优选地，NMOS晶体管M_p0的栅极与开关K_c1-K_c1、开关由外部数字电路控制，用于消除峰值检测电路Peak Detector与比较器COMP由于器件失配而产生的失调电压。

优选地，比较器COMP输出端LOS_out输出的判断结果控制峰值检测电路PeakDetector的偏置电流的大小来以实现迟滞，比较器COMP的迟滞灵敏度为：

且迟滞固定。

优选地，偏置电流源IBias Current包含PMOS晶体管M_i1～M_i9、运算放大器AMP_i1、双极型晶体管Q_i1～Q_i3，电容C_i1、电容C_i2，PMOS晶体管M_i10、PMOS晶体管M_i11、PMOS晶体管M_i12和电阻R_i1～R_i4；

PMOS晶体管M_i1～M_i9的源极同时接电源VDD；

PMOS晶体管M_i1～M_i3的栅极与PMOS晶体管M_i1的漏极同时连接电阻R_i1的一端；

电阻R_i1的另一端与NMOS晶体管M_i12的漏极相连；

NMOS晶体管M_i12的栅极接入偏置电压V_iB相连；

PMOS晶体管M_i2的漏极、双极型晶体管Q_i1的集电极及其基极同时与运算放大器AMP_i1的同相输入端相连；

双极型晶体管Q_i1的发射极通过电阻R_i2接地；

运算放大器AMP_i1的输出端与NMOS晶体管M_i11的栅极相连，并通过电容C_i1接地；

PMOS晶体管M_i3的漏极、双极型晶体管Q_i2的集电极及其基极同时与运算放大器AMP_i1的反相输入端相连；

NMOS晶体管M_i11的源极与双极型晶体管Q_i2的发射极相连，并通过电阻R_i3接地；

PMOS晶体管M_i4～M_i6的栅极、PMOS晶体管M_i4的漏极同时与NMOS晶体管M_i11的漏极相连；

PMOS晶体管M_i5用于输出偏置电流IB₁；

PMOS晶体管M_i6的漏极、NMSO晶体管M_i10的栅极同时与双极型晶体管Q_i3的集电极相连；

PMOS晶体管M_i7～M_i9的栅极、PMOS晶体管M_i8的漏极同时与NMOS晶体管M_i10的漏极相连；

PMOS晶体管M_i6的漏极和PMOS晶体管M_i7的漏极之间跨接电容C_i2，

PMOS晶体管M_i7的漏极与双极型晶体管Q_i3的基极相连，并通过电阻R_i4接地；

PMOS晶体管M_i9的漏极用于输出偏置电流IB₂；

NMSO晶体管M_i12的源极、双极型晶体管Q_i3的发射极与NMSO晶体管M_i10的源极接地。

优选地，偏置电流源IBias Current向前置运算放大器AMP提供一个与绝对温度成正比的偏置电流IB₁，使前置运算放大器AMP的增益与温度无关，通入偏置电流IB₁后AMP的增益为：

式中，n为电阻R_i2和R_i3的阻值比，n＝R_i3/R_i2，m为参与工作晶体管个数比，m＝Q_i2/Q_i1，R_S是导通支路中双极型晶体管的源极负反馈电阻；

偏置电流源IBias Current向峰值检测电路Peak Detector一个与绝对温度成负相关的偏置电流IB₂，以降低峰值检测电路Peak Detector输出电压的温度系数的绝对值。

优选地，比较器COMP包括PMOS晶体管M_c1～M_c7、电流源I_c1～I_c12、反向器A_c1、开关互补的开关K_c1～K_c6和开关

PMOS晶体管M_c1、PMOS晶体管M_c2、PMOS晶体管M_c6的源极接电源VDD；

PMOS晶体管M_c1的栅极、PMOS晶体管M_c2的栅极、PMOS晶体管M_c1的漏极、NMOS晶体管M_c3的漏极同时与开关K_c1～K_c6的一端相连；

PMOS晶体管M_c2的漏极、PMOS晶体管M_c6的栅极、NMOS晶体管M_c4的漏极同时与开关的一端相连；

NMOS晶体管M_c3的栅极与峰值检测电路Peak Detector的参考电压输出端V_ref相连；

NMOS晶体管M_c4的栅极与峰值检测电路Peak Detector的幅值电压输出端V_PD相连；

NMOS晶体管M_c3、NMOS晶体管M_c4的源极与NMOS晶体管M_c5的漏极相连；

NMOS晶体管M_c5、NMOS晶体管M_c7的栅极接入偏置电压V_cB相连；

开关K_c1～K_c6的另一端分别通过电流源I_c1～I_c6接地；

开关的另一端分别通过电流源I_c7～I_c12接地；

每个开关与一个电流源对应连接；

PMOS晶体管M_c6的漏极、NMOS晶体管M_c7的漏极同时与反相器A_c1的输入端相连；

NMOS晶体管M_c5的源极与NMOS晶体管M_c7的源极接地；

反相器A_c1的输出端与信号丢失检测电路的输出端LOS_out相连。

本发明的有益效果：本发明在传统LOS电路的基础之上提出改进，将固定增益的运算放大器改进为增益可调节的运算放大器，将峰值检测电路的阈值电阻改进为阻值可变的，结合二者从而实现LOS电路的阈值可编程。并且通过对运算放大器进行温度补偿，对峰值检测电路进行温度和工艺补偿，实现LOS电路的高精度检测。

通过实现信号丢失检测电路的阈值可编程使该信号丢失检测电路能够适应不同的***要求，而提高信号丢失检测电路的检测精度，可以使得该电路能够适应复杂的应用环境。目前该LOS电路已经通过仿真验证。

附图说明

图1是现有信号丢失检测电路原理图；

图2是本发明所述具有温度和工艺补偿的阈值可编程的信号丢失检测电路的原理图；

图3是一种增益可调节的前置灵敏放大器的电路原理图；

图4是一种阈值电阻可调节的峰值检测电路的电路原理图；

图5是一种与温度相关的偏置电流源电路的电路原理图；

图6是一种带工艺补偿的比较器的电路原理图；

图7是信号丢失检测电路的阈值和阈值控制端口TH<3:0>的输入值之间的关系曲线；其中图7(a)为告警电压和解告警电压两条曲线，图7(b)为不同温度及输入电压工况下曲线对比图；

图8是运算放大器AMP的增益和温度之间的关系曲线；

图9是峰值检测电路输出电压和温度之间的关系曲线；

图10是比较器COMP输入端之间的失调电压；

图11是信号丢失检测电路中不同阈值时的迟滞灵敏度曲线。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

具体实施方式一：下面结合图2说明本实施方式。本实施方式介绍具有温度和工艺补偿的阈值可编程的信号丢失检测电路的框架。

根据传统LOS电路的阈值电压可知，LOS电路的阈值与运算放大器AMP的增益和峰值检测电路Peak Detector的阈值电阻的大小有关，则可以通过调节运算放大器AMP的增益和峰值检测电路Peak Detector的阈值电阻的大小实现LOS电路的阈值可编程。通过分析影响LOS电路阈值的因素，包括温度变化，电源电压波动和工艺偏差对LOS电路阈值电压的影响，发现对LOS阈值影响较大的几个因素：温度变化对运算放大器AMP的增益的影响，温度变化对峰值检测电路Peak Detector的输出电压的影响，工艺偏差对峰值检测电路PeakDetector的输出电压的影响，工艺偏差对迟滞比较器COMP的影响。然后对这些因素进行补偿：对运算放大器AMP的增益进行温度补偿，对峰值检测电路的输出电压进行温度补偿，对峰值检测电路和迟滞比较器进行工艺补偿，以此提高LOS电路的检测精度，采用对称结构的峰值检测电路也可以在一定程度上减少温度变化，电源电压变化和工艺对LOS电路精度的影响。此外LOS电路需要一个灵敏度稳定的迟滞电压，以防止由于不必要的噪声导致当输入信号幅值接近LOS电路阈值时而在LOS电路是输出端产生的抖动。传统LOS电路由于其阈值固定，所以只需要在使用一个迟滞比较器就可以实现LOS的迟滞灵敏度稳定；当LOS电路阈值发生改变时，如果希望LOS电路的迟滞灵敏度保持不变，则迟滞电压窗口大小需要随着LOS电路的阈值改变，这给LOS电路的设计提出挑战。本发明通过结合比较器和峰值检测电路，通过比较器的输出电压控制峰值检测电路的偏置电流大小，实现LOS电路在阈值可编程的同时拥有一个灵敏度稳定的迟滞。

鉴于此，本实施方式设计具有温度和工艺补偿的阈值可编程的信号丢失检测电路，参见图2所示，包括前置运算放大器AMP、峰值检测电路Peak Detector、比较器COMP、偏置电流源IBias Current、电容C1和电容C2；

所述偏置电流源IBias Current用于提供与温度相关的偏置电流IB₁、IB₂，偏置电流IB₁、IB₂分别给前置运算放大器AMP和峰值检测电路Peak Detector，以实现对LOS电路的温度补偿；

所述前置运算放大器AMP用于接收光接收机输入信号，并调节光接收机输入信号幅值；前置运算放大器AMP输出的调节后信号经电容C1、C2耦合后输出至峰值检测电路PeakDetector；

所述峰值检测电路Peak Detector用于对经过AMP调节后的信号峰值进行检测，并将检测到的结果输出至比较器COMP；

所述比较器COMP用于判断输入信号幅值是否达到LOS电路的阈值，并输出是否丢失信号的判断结果；

前置运算放大器AMP和峰值检测电路Peak Detector均设置有阈值控制端口TH<3:0>，通过向阈值控制端口TH<3:0>输入四位二进制编码指令来调节前置运算放大器AMP的增益和峰值检测电路Peak Detector的阈值电阻，以实现LOS电路的阈值可编程，比较器COMP的输出控制峰值检测电路Peak Detector的偏置电流大小，以实现固定迟滞。

IBias Current是LOS电路的偏置电流源，它输出两个电流IB₁和IB₂为AMP和PeakDetector提供偏置电流。差分输入信号从INP，INN输入，被送入增益可调节的运算放大器AMP中。AMP的增益通过TH<3:0>进行调节。TH<3:0>为四位二进制编码，可以根据需要人为进行设置。差分信号经过AMP后，通过两个耦合电容(C₁，C₂)被送入峰值检测电路PeakDetector中进行峰值检测。Peak Detector的阈值电阻可以通过TH<3:0>进行设置。PeakDetector的输出电压V_PD-V_ref被送入比较器COMP进行判断，当V_PD-V_ref＞0时，COMP输出一个低电平；当V_PD-V_ref＜0时，COMP输出高电平。

LOS电路的阈值可编程由AMP和Peak Detector共同完成。

具体实施方式二：下面结合图2至11说明本实施方式，本实施方式对实施方式一作进一步说明，本实施方式给出实施方式一记载的框架内各部分的具体结构，及对其原理进行详细分析。

首先对LOS电路的阈值可编程实现方式进行说明。

LOS电路的阈值可编程实现方式：LOS电路通过TH<3:0>控制AMP的增益和PeakDetector的阈值电阻的大小，实现LOS电路的阈值可编程。

附图3显示了AMP的结构图，具体为：前置运算放大器AMP包括增益调节单元Gain-adjust、双极型晶体管Q_a1～Q_a6、电阻R_a1～R_a8，NMOS晶体管M_a1～M_a7、电感L1和电感L2；

增益调节单元Gain-adjust的输入端为阈值控制端口TH<3:0>，增益调节单元Gain-adjust将输入的四位二进制编码指令转译并输出，增益调节单元Gain-adjust输出端O_a1，O_a2，O_a3的输出状态为：001、010或100；输出端O_a1，O_a2，O_a3分别连接NMOS晶体管M_a5、M_a6、M_a7的栅极；

电感L1与电感L2的一端与电源VDD相连；

电感L1的另一端与电阻R_a7的一端相连；

电感L2的另一端与电阻R_a8的一端相连；

电阻R_a7的另一端与运算放大器AMP的同向输出端OUTP、双极型晶体管Q_a1的集电极、双极型晶体管Q_a3的集电极和双极型晶体管Q_a5的集电极相连；

电阻R_a8的另一端与运算放大器AMP的反向输出端OUTN、双极型晶体管Q_a2的集电极、双极型晶体管Q_a4的集电极和双极型晶体管Q_a6的集电极相连；

双极型晶体管Q_a1、双极型晶体管Q_a3、双极型晶体管Q_a5的基极均与运算放大器AMP的反向输入端INN相连；

双极型晶体管Q_a2、双极型晶体管Q_a4、双极型晶体管Q_a6的基极均与运算放大器AMP的同向输入端INP相连；

双极型晶体管Q_a1的发射极与电阻R_a1的一端相连；

双极型晶体管Q_a2的发射极与电阻R_a2的一端相连；

双极型晶体管Q_a3的发射极与电阻R_a3的一端相连；

双极型晶体管Q_a4的发射极与电阻R_a4的一端相连；

双极型晶体管Q_a5的发射极与电阻R_a5的一端相连；

双极型晶体管Q_a6的发射极与电阻R_a6的一端相连；

电阻R_a1、电阻R_a2的另一端同时与NMOS晶体管M_a5的漏极相连；

电阻R_a3、电阻R_a4的另一端同时与NMOS晶体管M_a6的漏极相连；

电阻R_a5、电阻R_a6的另一端同时与NMOS晶体管M_a7的漏极相连；

NMOS晶体管M_a5的源极与NMOS晶体管M_a1的漏极相连；

NMOS晶体管M_a6的源极与NMOS晶体管M_a2的漏极相连；

NMOS晶体管M_a7的源极与NMOS晶体管M_a3的漏极相连；

NMOS晶体管M_a1、NMOS晶体管M_a2、NMOS晶体管M_a3、NMOS晶体管M_a4的栅极与NMOS晶体管M_a4的源极相连，并接入偏置电流IB₁；

NMOS晶体管M_a1、NMOS晶体管M_a2、NMOS晶体管M_a3、NMOS晶体管M_a4的源极接地。

其中，电路模块Gain-adjust是一个译码器，可以将四位二进制编码TH<3:0>转译，其输出端O_a1，O_a2，O_a3的输出状态有三种情况，为：001，010，100，1代表输出高电平，0代表输出低电平。NMOS晶体管M_a5，M_a6，M_a7被用作开关，用来控制AMP的增益。M_a5，M_a6，M_a7的栅极与Gain-adjust的输出端O_a1，O_a2，O_a3相连，当M_a5，M_a6，M_a7的中的某一个NMOS的栅极为高电平时，该NMOS处于导通状态，其他NMOS处于不导通状态，则导通的NMOS的支路上的增益等于整个AMP的增益。电阻R_a1和R_a2，R_a3和R_a4，R_a5和R_a6被分成三组，每组内的电阻值大小相等，组之间的电阻值大小不相等。

由TH<3:0>输入四位二进制码指令来调节前置运算放大器AMP的增益过程为：

AMP的增益A_V按下式获取：

式中，g_m为导通支路的双极型晶体管的跨导；

R_S是导通支路中双极型晶体管的源极负反馈电阻，负反馈电阻R_a1～R_a6分为三组，电阻R_a1和R_a2为一组，电阻R_a3和R_a4为一组，电阻R_a5和R_a6为一组，组内两个电阻的阻值相等，组间电阻值不相等；

当O_a1，O_a2，O_a3输出不同状态时，AMP的增益A_V对应调节为：

O_a1，O_a2，O_a3＝001，A_V＝g_mR_a8/(1+g_mR_a6)；

O_a1，O_a2，O_a3＝010，A_V＝g_mR_a8/(1+g_mR_a4)；

O_a1，O_a2，O_a3＝100，A_V＝g_mR_a8/(1+g_mR_a2)。

由于电阻R_a2，R_a4和R_a6的值均不同，所以AMP的增益会随O_a1，O_a2，O_a3的输出发生变化。即AMP的增益由TH<3:0>控制。

其次，附图4给出阈值电阻可变的峰值检测电路(Peak Detector)的具体结构：峰值检测电路Peak Detector包含阈值电阻调节单元Res-adjust、双极型晶体管Q_p1～Q_p4、电阻R_p1～R_p20、NMOS晶体管M_p0、NMOS晶体管M_p1～M_p15、电容C_p1和电容C_p2；

阈值电阻调节单元Res-adjust的输入端为阈值控制端口TH<3:0>，阈值电阻调节单元Res-adjust将输入的四位二进制编码指令转译并输出，阈值电阻调节单元Res-adjust八个输出端O_p1～O_p8，其输出高电平有效，O_p1～O_p8在同一个TH<3:0>输入时只输出一个有效位；输出端O_p1～O_p8分别连接NMOS晶体管M_p1～M_p8的栅极；

电源VDD同时与双极型晶体管Q_p1～Q_p4的集电极相连；双极型晶体管Q_p1～Q_p4的基极与电源VDD之间分别跨接电阻R_p17～R_p20；双极型晶体管Q_p1、Q_p2的基极分别连接峰值检测电路Peak Detector的输入端VIN1、VIN2；

双极型晶体管Q_p1的发射极、双极型晶体管Q_p2的发射极和NMOS晶体管M_p0的源极相连；

NMOS晶体管M_p0、NMOS晶体管M_p1～M_p8的漏极、电容C_p1的一端同时与峰值检测电路Peak Detector的幅值电压输出端V_PD相连；

电阻R_p1～R_p8依次串联，电阻R_p1一端与NMOS晶体管M_p0的源极相连，电阻R_p1～R_p8的另一端分别与NMOS晶体管M_p1～M_p8的源极一一相连；

NMOS晶体管M_p12的漏极、NMOS晶体管M_p9的漏极同时与NMOS晶体管M_p8的源极相连；

双极型晶体管Q_p3的发射极、双极型晶体管Q_p4的发射极、电阻R_p9的一端、电容C_p2的一端同时与峰值检测电路Peak Detector的参考电压输出端V_ref相连；

电阻R_p9～R_p16依次串联；

电阻R_p16的另一端同时与NMOS晶体管M_p15、NMOS晶体管M_p10的漏极相连；

NMOS晶体管M_p13的漏极与NMOS晶体管M_p9的源极相连；

NMOS晶体管M_p14的漏极与NMOS晶体管M_p10的源极相连；

NMOS晶体管M_p11、NMOS晶体管M_p12、NMOS晶体管M_p13、NMOS晶体管M_p14、NMOS晶体管M_p15的栅极同时与NMOS晶体管M_p11的漏极相连，并接入偏置电流IB₂；

NMOS晶体管M_p11、NMOS晶体管M_p12、NMOS晶体管M_p13、NMOS晶体管M_p14、NMOS晶体管M_p15的源极与电容C_p1、电容C_p2的另一端接地；

NMOS晶体管M_p9、NMOS晶体管M_p10的栅极与比较器COMP的输出端LOS_out相连。

其中，Peak Detector的阈值电阻(R_var)为Peak Detector的输出端V_PD到双极型晶体管Q_p1和Q_p2的发射极之间的电阻之和。该电阻和由电路模块Res-adjust控制。Res-adjust是一个译码器，它的输入端输入一个四位二进制编码TH<3:0>，输出端为O_p1～O_p8，其输出高电平有效，O_p1～O_p8在同一个TH<3:0>输入时只输出一个有效位。Res-adjust的输出端O_p1～O_p8与NMOS晶体管M_p1～M_p8的栅极相连。当M_p1～M_p8的中的某一栅极为高电平时，该NMOS处于导通状态，该NMOS等效为短路，此时Peak Detector的R_var为该NMOS的源极到双极性晶体管Q_p1和Q_p2的发射极之间的电阻之和。所以TH<3:0>可以通过Res-adjust控制Peak Detector的阈值电阻R_var的值。

与传统LOS电路分析方法相似，本发明中Peak Detector的输出电压分析过程如下：差分信号从Peak Detector的输入端VIN1和VIN2被送入，该差分信号的单端信号幅值为A_VV_peak。设置双极型晶体管Q_p1和Q_p2的瞬时集电极电流之和为I_C，平均电流为I₀+I_HYS0。由于本发明中Peak Detector为对称电路，所以有I₁+I_HYS1＝I₀+I_HYS0。根据传统LOS电路中峰值检测电路的输出电压公式可知，本发明中Peak Detector的输出电压为

其中，是本发明中Peak Detector的输出电压的检测误差；A_V是本发明中的AMP的增益；R_var是本发明中Peak Detector的阈值电阻。

根据本发明中Peak Detector的输出电压，可得出本发明的阈值电压为

由于本发明中的AMP的增益(A_V)和Peak Detector的阈值电阻(R_var)均是可变值，且其值均由一组四位二进制编码TH<3:0>控制，所以可以通过控制TH<3:0>进而控制本发明的阈值电压。本发明实现了LOS电路的阈值可编程附图7说明了本发明的阈值电压随TH<3:0>的变化情况，其中图7(a)给出了告警电压和解告警电压两条曲线，分别代表电流I_HYS0不为0和为0的两种情况下的阈值电压，图7(b)给出了不同温度及输入电压工况下本发明的阈值电压的曲线对比图，从图中可以看出，温度变化与电源电压变化对本发明的阈值电压基本不受影响。

接下来对本发明提出的AMP如何提高电路精度的原理进行分析：

下面结合附图3和附图5说明本发明中提高AMP增益稳定性的实施方式。附图3为AMP的结构图。其中NMOS晶体管M_a1，M_a4，M_a3，M_a4构成电流镜，IB₁为偏置电流，由附图5中的偏置电路提供；电阻R_a1，R_a2，R_a3，R_a4，R_a5，R_a6为源极负反馈电阻，用于提高AMP的线性度。

偏置电流源IBias Current包含PMOS晶体管M_i1～M_i9、运算放大器AMP_i1、双极型晶体管Q_i1～Q_i3，电容C_i1、电容C_i2，PMOS晶体管M_i10、PMOS晶体管M_i11、PMOS晶体管M_i12和电阻R_i1～R_i4；

PMOS晶体管M_i1～M_i9的源极同时接电源VDD；

PMOS晶体管M_i1～M_i3的栅极与PMOS晶体管M_i1的漏极同时连接电阻R_i1的一端；

电阻R_i1的另一端与NMOS晶体管M_i12的漏极相连；

NMOS晶体管M_i12的栅极接入偏置电压V_iB相连；

PMOS晶体管M_i2的漏极、双极型晶体管Q_i1的集电极及其基极同时与运算放大器AMP_i1的同相输入端相连；

双极型晶体管Q_i1的发射极通过电阻R_i2接地；

运算放大器AMP_i1的输出端与NMOS晶体管M_i11的栅极相连，并通过电容C_i1接地；

PMOS晶体管M_i3的漏极、双极型晶体管Q_i2的集电极及其基极同时与运算放大器AMP_i1的反相输入端相连；

NMOS晶体管M_i11的源极与双极型晶体管Q_i2的发射极相连，并通过电阻R_i3接地；

PMOS晶体管M_i4～M_i6的栅极、PMOS晶体管M_i4的漏极同时与NMOS晶体管M_i11的漏极相连；

PMOS晶体管M_i5用于输出偏置电流IB₁；

PMOS晶体管M_i6的漏极、NMSO晶体管M_i10的栅极同时与双极型晶体管Q_i3的集电极相连；

PMOS晶体管M_i7～M_i9的栅极、PMOS晶体管M_i8的漏极同时与NMOS晶体管M_i10的漏极相连；

PMOS晶体管M_i6的漏极和PMOS晶体管M_i7的漏极之间跨接电容C_i2，

PMOS晶体管M_i7的漏极与双极型晶体管Q_i3的基极相连，并通过电阻R_i4接地；

PMOS晶体管M_i9的漏极用于输出偏置电流IB₂；

NMSO晶体管M_i12的源极、双极型晶体管Q_i3的发射极与NMSO晶体管M_i10的源极接地。

由于电路中存在非线性，导致AMP的小信号增益随着输入信号幅值的变化而产生变化，所以会使得LOS电路的阈值发生变化，降低LOS电路的检测精度。所以本发明通过采用源极负反馈技术提高AMP的线性度，减小AMP的增益对输入信号幅值的依赖性。对于附图3中的AMP，其增益为

其中，g_m是该AMP中导通支路的双极型晶体管的跨导，R_S是导通支路中双极型晶体管的源极负反馈电阻。对AMP的增益公式进行改写

根据改写后的AMP的增益公式可知，当g_m很大时，1/g_m≈0，R_S＞＞1/g_m。此时该AMP的增益中，g_m的贡献远小于R_S，且随着R_S的增加，g_m的贡献越小。由于g_m的值会随着输入信号的幅值发生改变导致AMP的增益随着输入信号幅值的增加而发生变化，所以当g_m对AMP的增益贡献越小时，AMP的增益与输入信号幅值之间的关系越弱，即AMP的线性度越好。

其次是，AMP增益易受温度变化的影响而发生改变。其原因是由于双极型晶体管的器件参数对温度变化较为敏感，双极型晶体管的跨导与温度之间的关系为

其中I_C是双极型晶体管的集电极电流，V_T是热电压。本发明通过为AMP提供一个与绝对温度成正相关的偏置电流实现AMP的增益与温度无关。下面结合附图5说明具体实施方式。本发明利用不相等电流密度下的双极型晶体管的基极发射极电压的差值与绝对温度成正比，实现一个与绝对温度成正比偏置的电流。在附图5中，运算放大器AMP_i1的同相输入端和反向输入端的电压相同；双极型晶体管Q_i1和Q_i2单个尺寸相同，个数之比为m,Q_i2/Q_i1＝m；电阻R_i2和R_i3之比为n,R_i3/R_i2＝n；PMOS晶体管M_i2和M_i3的尺寸之比为M_i2/M_i3＝n，所以，可以假设M_i2的漏极电流为nI，M_i3的漏极电流为I；PMOS晶体管M_i4和M_i5尺寸之比为1∶1；M_i4和M_i5为电流镜，所以M_i11的漏极电流也为IB₁；首先，由于AMP_i1的存在，其同相输入端电压和反相输入端电压/>相同，并且

所以

又因为R_i3/R_i2＝n，

又根据双极型晶体管集电极电流公式

在双极型晶体管Q_i1和Q_i2上有：

所以有：

V_Tln(mn)＝IB₁R_i3

成立；所以：

可以得出IB₁的电流大小为

其温度系数为

IB₁是与绝对温度成正相关的输出电流，IB₁被送入AMP中，作为偏置电流，使得AMP的增益与温度无关。将IB₁代入AMP的增益中：

根据AMP的增益公式可知，A_V与温度无关。附图8显示了AMP的增益随温度变化的情况。其中，A_V1,A_V2,A_V3为经过温度补偿后的AMP的增益随温度变化的曲线，A_V4,A_V5,A_V6为没有经过温度补偿的AMP的增益随温度变化的曲线证，这明了AMP的增益经过温度补偿后是对温度变化不敏感的。

下面结合附图4和附图5说明Peak Detector的温度补偿的实现方式。附图4为本发明中Peak Detector的结构图，其中NMOS晶体管M_p11,M_p12,M_p13,M_p14,M_p15为电流镜，IB₂为偏置电流，通过为Peak Detector提供一个与绝对温度成负相关的偏置电流使得Peak Detector的输出电压的温度系数降低。本发明中的Peak Detector的输出电压为

本发明中AMP经过温度补偿后，其增益与温度无关。则本发明中Peak Detector的输出电压的温度系数为：

为方便计算，假设电流比值与温度无关。假设本发明中Peak Detector的输出电压的温度系数为0，则

该偏置电流的温度系数是负的，且是可变的，但这会增加电路设计的复杂性。为了在简化电路设计的同时获得最小的Peak Detector输出电压的温度系数，考虑偏置电流的温度系数对LOS电路的阈值的影响。当LOS电路的阈值电压较大时，R_var较大，偏置电流随温度变化导致LOS电路的阈值电压随温度变化量也较大，所以偏置电流的温度系数对LOS电路的阈值电压产生较大的影响，所以当R_var较大时，峰值检测电路的偏置电流应该有较小的温度系数。当LOS电路的阈值电压较小时，R_var较小，偏置电流随温度变化导致LOS电路的阈值电压随温度变化量也较小，所以偏置电流的温度系数对LOS电路的阈值电压产生较小的影响，所以当R_var较小时，峰值检测电路的偏置电流允许有较大的温度系数。设置该偏置电流的温度系数中的R_var为最大值R_max。然后将此偏置电流的温度系数代入Peak Detector的输出电压的温度系数为

当R_var最大时，为0，当R_var变化时，/>温度系数最小。/>

附图5中偏置电路为Peak Detector提供了一个与绝对温度成负相关的偏置电流IB₂。由于双极型晶体管的基极集电极电压V_BE与绝对温度成负相关，所以，当温度升高时，Q_i3的基极集电极电压V_BEi3下降，电阻R_i4上的电压降下降，流经电阻R_i4的电流下降；PMOS晶体管M_i7,M_i8,M_i9组成电流镜，IB₂被送入峰值检测电路中作为偏置电流。IB₂的大小为

IB₂的温度系数为：

E_g为硅的带隙能量，E_g≈1.12eV；

q：电子电荷量

T：热力学温度

m约等于-3/2

k：玻尔兹曼常数

调节IB₂的温度系数为

则可以降低Peak Detector的输出电压的温度系数。

附图9显示了Peak Detector的输出电压V_PD-V_ref随温度变化的曲线。首先在常温下选取一个输出值使得V_PD-V_ref的值为0，然后保持输入值不变，改变仿真环境温度，观察输出。其中Temp.Comp表示峰值检测电路经过温度补偿。以Peak Detector的阈值电阻最大和最小为例，可知当没有进行温度补偿时，在Peak Detector的阈值电阻最大时，其输出电压V_PD-V_ref随温度变化较大；在Peak Detector的阈值电阻最小时，温度变化对输出电压的变化影响很小，即使存在一个较大的温度系数，对输出电压的影响也较小。所以通过以上温度补偿方式可以实现一个较好的温度补偿效果。附图9中Temp.Comp显示了经过温度补偿后的PeakDetector的输出电压V_PD-V_ref随温度变化的情况，可以看出，无论是在Peak Detector的阈值电阻最大时还是峰值检测电路的阈值电阻最小时，温度变化对Peak Detector的输出电压的影响都比较小。这证实了该温度补偿的有效性。经过温度补偿后，Peak Detector的输出电压对温度变化变得不敏感。

下面结合附图4和附图6说明本发明中工艺补偿的实现方式。附图4显示了本发明的Peak Detector。该Peak Detector是对称的，双极型晶体管Q_p1，Q_p2，Q_p3，Q_p4为尺寸相同的晶体管。附图6显示了本发明中COMP，具体为：比较器COMP包括PMOS晶体管M_c1～M_c7、电流源I_c1～I_c12、反向器A_c1、开关互补的开关K_c1～K_c6和开关

PMOS晶体管M_c1、PMOS晶体管M_c2、PMOS晶体管M_c6的源极接电源VDD；

PMOS晶体管M_c1的栅极、PMOS晶体管M_c2的栅极、PMOS晶体管M_c1的漏极、NMOS晶体管M_c3的漏极同时与开关K_c1～K_c6的一端相连；

PMOS晶体管M_c2的漏极、PMOS晶体管M_c6的栅极、NMOS晶体管M_c4的漏极同时与开关的一端相连；

NMOS晶体管M_c3的栅极与峰值检测电路Peak Detector的参考电压输出端V_ref相连；

NMOS晶体管M_c4的栅极与峰值检测电路Peak Detector的幅值电压输出端V_PD相连；

NMOS晶体管M_c3、NMOS晶体管M_c4的源极与NMOS晶体管M_c5的漏极相连；

NMOS晶体管M_c5、NMOS晶体管M_c7的栅极接入偏置电压V_cB相连；

开关K_c1～K_c6的另一端分别通过电流源I_c1～I_c6接地；

开关的另一端分别通过电流源I_c7～I_c12接地；

每个开关与一个电流源对应连接；

PMOS晶体管M_c6的漏极、NMOS晶体管M_c7的漏极同时与反相器A_c1的输入端相连；

NMOS晶体管M_c5的源极与NMOS晶体管M_c7的源极接地；

反相器A_c1的输出端与信号丢失检测电路的输出端LOS_out相连。

其中，NMOS晶体管M_c3，M_c4，M_c5，M_c7，PMOS晶体管M_c1，M_c2，M_c6和反相器A_c1组成比较器，开关K_c1-K_c6，和电流源I_c1-I_c12组成工艺补偿电路。开关K_c1-K_c6，和/>为互补关系。例如K_c1开启，/>就关闭。这些开关有一组六位的二进制编码控制。电流I_c1-I_c6之间的大小关系为指数关系，I_ci＝2^i-1I_c1，i＝1，2，...，6。

电流I_c7-I_c12之间的大小为I_ci＝I_c(i-6)。电流I_os4为电流I_c7-I_c12之间的电流之和，电流I_os3为电流I_c1-I_c6之间的电流之和。由于器件失配，会导致电路中对称的器件存在随机的不同，从而导致实际的电路中产生误差。本发明中，由于Peak Detector与比较器中均存在这对称器件，所以需要对其进行失配的分析和工艺补偿。NMOS晶体管M_p0的栅极与开关K_c1-K_c1、开关由外部数字电路控制，用于消除峰值检测电路Peak Detector与比较器COMP由于器件失配而产生的失调电压。该数字电路用于存储该LOS电路的失调消除信息。假设该数字电路在LOS电路的失调消除电路工作完成后存储值为1，在LOS电路的失调消除电路未工作时存储值为0。那么在LOS的失调消除电路工作前，由于存储的信息为0，所以给M_p0的栅极一个高电平，使其导通，然后完成失调消除工作。如果存储信息为1，那么给M_p0的栅极电压一个低电平，使其不导通。

本发明中，Peak Detector中存在的失配最终被体现在Peak Detector的输出电压上。理想状态下，当Peak Detector的输入信号为0且晶体管M_p0处于导通状态时，该PeakDetector的输出电压V_PD-V_ref为0。然而由于失配的存在，晶体管Q_p1，Q_p2，Q_p3，Q_p4的基极发射极电压可能不尽相同，导致V_PD≠V_ref。本发明中，Peak Detector和比较器的失配都被等效为COMP输入端的失调电压，通过消除整个失调电压以实现本发明中的工艺补偿。本发明中工艺补偿方式如下：首先附图4中Peak Detector的NMOS晶体管M_p0的栅极O_p0给予一个高电平，使得M_p0导通。Peak Detector的输出端V_PD和V_ref与附图6中比较器的输入端相连。由于PeakDetector中双极型晶体管Q_p1-Q_P4的尺寸相同，所以Q_p1-Q_P4的发射极电压应该相同。由于M_p0导通，所以V_PD和V_ref的电压应该相同。所以附图6中比较器的输入端电压应该相同，这等效为比较器输入端短接。其次，开关K_c1-K_c6，控制电流I_os4最大和电流I_os3最小，并有I_os1+I_os3＜I_os2+I_os4。此时，比较器输出一个低电平。然后通过控制开关K_c1-K_c6，/>控制电流I_os4减小和电流I_os3增加。当电流I_os1+I_os3和电流I_os2+I_os4之差越过零点时，即I_os1+I_os3≥I_os2+I_os4，电流停止变化，比较器从低电平变为高电平。附图4PeakDetector中NMOS晶体管M_p0变为不导通。此时电流I_os3和电流I_os4将作为工艺补偿的电流。

附图10显示了工艺补偿后的COMP的输入端等效的输入失调电压的结果。采用蒙特卡洛仿真，进行100次仿真，其中失调消除后的等效输入失调电压为采用工艺补偿时COMP输入端等效的输入失调电压的仿真结果，可以看出，绝大多数的失调电压都在-1到0的范围之内；而失调消除前的等效输入失调电压是不采用工艺补偿时COMP输入端等效的输入失调电压，该结果呈正态分布。可以看出，通过工艺补偿电路使得COMP的输入端等效的输入失调电压大大减小了。

下面结合图4和图6说明本发明中迟滞的实现方式。

由于本发明中可编程的阈值范围较大，所以仅仅依靠比较器实现迟滞效果是不尽人意的，难以获得固定的光迟滞。所以我们通过附图6中COMP的输出端LOS_out附图4中控制Peak Detector的偏置电流的大小来实现迟滞。本发明中迟滞的具体工作原理为：当输入信号幅值小于LOS电路的阈值时，COMP输出高电平，控制Peak Detector中NMOS晶体管M_p9，M_p10导通，此时其偏置电流大小为I₀+I_HYS0和I₁+I_HYS1；当输入信号幅值刚刚大于LOS电路的阈值时，COMP的输出由高电平变为低电平，Peak Detector中NMOS晶体管M_p9，M_p10不导通，其偏置电流大小变为I₀和I₁，Peak Detector的输出端V_ref电压上升I_HYS0R_var+ΔV_BE，V_PD电压将上升了ΔV_BE，R_var为Peak Detector的阈值电阻的大小，所以此时,如果V_PD下降使得COMP输出有低电平重新变为高电平，则需要下降I_HYS0R_var。所以以此产生迟滞。本发明中COMP的迟滞灵敏度为：

该灵敏度只与Peak Detector中偏置电流I_HYS0的大小有关，从而使得迟滞固定。附图11表明了该信号丢失检测电路在不同阈值下的迟滞是固定的。

本发明提出的高精度的阈值可编程的LOS，在对影响LOS电路的阈值的因素进行了补偿，使得LOS能够在阈值可编程的情况下实现高精度检测，同时对LOS电路的迟滞的实现方式进行了修改，利用Peak Detector的偏置电流的改变实现在阈值可编程的情况下的LOS电路的迟滞灵敏度的固定。该电路可以由于其大的可编程的阈值范围和高精度而可以工作在不同的***与复杂的环境中。

虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其它所述实施例中。

Claims (7)

1.具有温度和工艺补偿的阈值可编程的信号丢失检测电路，其特征在于，包括前置运算放大器AMP、峰值检测电路Peak Detector、比较器COMP、偏置电流源IBias Current、电容C1和电容C2；

所述偏置电流源IBias Current用于提供与温度相关的偏置电流IB₁、IB₂，偏置电流IB₁、IB₂分别给前置运算放大器AMP和峰值检测电路Peak Detector，以实现对LOS电路的温度补偿；

所述前置运算放大器AMP用于接收光接收机输入信号，并调节光接收机输入信号幅值；前置运算放大器AMP输出的调节后信号经电容C1、C2耦合后输出至峰值检测电路PeakDetector；

所述峰值检测电路Peak Detector用于对经过AMP调节后的信号峰值进行检测，并将检测到的结果输出至比较器COMP；

所述比较器COMP用于判断输入信号幅值是否达到LOS电路的阈值，并输出是否丢失信号的判断结果；

前置运算放大器AMP和峰值检测电路Peak Detector均设置有阈值控制端口TH<3：0>，通过向阈值控制端口TH<3：0>输入四位二进制编码指令来调节前置运算放大器AMP的增益和峰值检测电路Peak Detector的阈值电阻，以实现LOS电路的阈值可编程，比较器COMP的输出控制峰值检测电路Peak Detector的偏置电流大小，以实现固定迟滞；

前置运算放大器AMP包括增益调节单元Gain-adjust、双极型晶体管Q_a1～Q_a6、电阻R_a1～R_a8，NMOS晶体管M_a1～M_a7、电感L1和电感L2；

增益调节单元Gain-adjust的输入端为阈值控制端口TH<3：0>，增益调节单元Gain-adjust将输入的四位二进制编码指令转译并输出，增益调节单元Gain-adjust输出端O_a1，O_a2，O_a3的输出状态为：001、010或100；输出端O_a1，O_a2，O_a3分别连接NMOS晶体管M_a5、M_a6、M_a7的栅极；

电感L1与电感L2的一端与电源VDD相连；

电感L1的另一端与电阻R_a7的一端相连；

电感L2的另一端与电阻R_a8的一端相连；

电阻R_a7的另一端与运算放大器AMP的同向输出端OUTP、双极型晶体管Q_a1的集电极、双极型晶体管Q_a3的集电极和双极型晶体管Q_a5的集电极相连；

电阻R_a8的另一端与运算放大器AMP的反向输出端OUTN、双极型晶体管Q_a2的集电极、双极型晶体管Q_a4的集电极和双极型晶体管Q_a6的集电极相连；

双极型晶体管Q_a1、双极型晶体管Q_a3、双极型晶体管Q_a5的基极均与运算放大器AMP的反向输入端INN相连；

双极型晶体管Q_a2、双极型晶体管Q_a4、双极型晶体管Q_a6的基极均与运算放大器AMP的同向输入端INP相连；

双极型晶体管Q_a1的发射极与电阻R_a1的一端相连；

双极型晶体管Q_a2的发射极与电阻R_a2的一端相连；

双极型晶体管Q_a3的发射极与电阻R_a3的一端相连；

双极型晶体管Q_a4的发射极与电阻R_a4的一端相连；

双极型晶体管Q_a5的发射极与电阻R_a5的一端相连；

双极型晶体管Q_a6的发射极与电阻R_a6的一端相连；

电阻R_a1、电阻R_a2的另一端同时与NMOS晶体管M_a5的漏极相连；

电阻R_a3、电阻R_a4的另一端同时与NMOS晶体管M_a6的漏极相连；

电阻R_a5、电阻R_a6的另一端同时与NMOS晶体管M_a7的漏极相连；

NMOS晶体管M_a5的源极与NMOS晶体管M_a1的漏极相连；

NMOS晶体管M_a6的源极与NMOS晶体管M_a2的漏极相连；

NMOS晶体管M_a7的源极与NMOS晶体管M_a3的漏极相连；

NMOS晶体管M_a1、NMOS晶体管M_a2、NMOS晶体管M_a3、NMOS晶体管M_a4的栅极与NMOS晶体管M_a4的源极相连，并接入偏置电流IB₁；

NMOS晶体管M_a1、NMOS晶体管M_a2、NMOS晶体管M_a3、NMOS晶体管M_a4的源极接地；

由TH<3：0>输入四位二进制码指令来调节前置运算放大器AMP的增益过程为：

AMP的增益A_V按下式获取：

式中，g_m为导通支路的双极型晶体管的跨导；

R_S是导通支路中双极型晶体管的源极负反馈电阻，负反馈电阻R_a1～R_a6分为三组，电阻R_a1和R_a2为一组，电阻R_a3和R_a4为一组，电阻R_a5和R_a6为一组，组内两个电阻的阻值相等，组间电阻值不相等；

当O_a1，O_a2，O_a3输出不同状态时，AMP的增益A_V对应调节为：

O_a1，O_a2，O_a3＝001，A_V＝g_mR_a8/(1+g_mR_a6)；

O_a1，O_a2，O_a3＝010，A_V＝g_mR_a8/(1+g_mR_a4)；

O_a1，O_a2，O_a3＝100，A_V＝g_mR_a8/(1+g_mR_a2)；

峰值检测电路Peak Detector包含阈值电阻调节单元Res-adjust、双极型晶体管Q_p1～Q_p4、电阻R_p1～R_p20、NMOS晶体管M_p0、NMOS晶体管M_p1～M_p15、电容C_p1和电容C_p2；

阈值电阻调节单元Res-adjust的输入端为阈值控制端口TH<3：0>，阈值电阻调节单元Res-adjust将输入的四位二进制编码指令转译并输出，阈值电阻调节单元Res-adjust八个输出端O_p1～O_p8，其输出高电平有效，O_p1～O_p8在同一个TH<3：0>输入时只输出一个有效位；输出端O_p1～O_p8分别连接NMOS晶体管M_p1～M_p8的栅极；

电源VDD同时与双极型晶体管Q_p1～Q_p4的集电极相连；双极型晶体管Q_p1～Q_p4的基极与电源VDD之间分别跨接电阻R_p17～R_p20；双极型晶体管Q_p1、Q_p2的基极分别连接峰值检测电路Peak Detector的输入端VIN1、VIN2；

双极型晶体管Q_p1的发射极、双极型晶体管Q_p2的发射极和NMOS晶体管M_p0的源极相连；

NMOS晶体管M_p0、NMOS晶体管M_p1～M_p8的漏极、电容C_p1的一端同时与峰值检测电路PeakDetector的幅值电压输出端V_PD相连；

电阻R_p1～R_p8依次串联，电阻R_p1一端与NMOS晶体管M_p0的源极相连，电阻R_p1～R_p8的另一端分别与NMOS晶体管M_p1～M_pa的源极一一相连；

NMOS晶体管M_p12的漏极、NMOS晶体管M_p9的漏极同时与NMOS晶体管M_pa的源极相连；

双极型晶体管Q_p3的发射极、双极型晶体管Q_p4的发射极、电阻R_p9的一端、电容C_p2的一端同时与峰值检测电路Peak Detector的参考电压输出端V_ref相连；

电阻R_p9～R_p16依次串联；

电阻R_p16的另一端同时与NMOS晶体管M_p15、NMOS晶体管M_p10的漏极相连；

NMOS晶体管M_p13的漏极与NMOS晶体管M_p9的源极相连；

NMOS晶体管M_p14的漏极与NMOS晶体管M_p10的源极相连；

NMOS晶体管M_p11、NMOS晶体管M_p12、NMOS晶体管M_p13、NMOS晶体管M_p14、NMOS晶体管M_p15的栅极同时与NMOS晶体管M_p11的漏极相连，并接入偏置电流IB₂；

NMOS晶体管M_p11、NMOS晶体管M_p12、NMOS晶体管M_p13、NMOS晶体管M_p14、NMOS晶体管M_p15的源极与电容C_p1、电容C_p2的另一端接地；

NMOS晶体管M_p9、NMOS晶体管M_p10的栅极与比较器COMP的输出端LOS_out相连。

2.根据权利要求1所述具有温度和工艺补偿的阈值可编程的信号丢失检测电路，其特征在于，峰值检测电路Peak Detector中NMOS晶体管M_p11，M_p12，M_p13，M_p14，M_p15为电流镜，M_p13，M_p14分别与NMOS晶体管M_p9，M_p10构成两条额外的电流支路；

峰值检测电路Peak Detector的输出电压为

式中，V_PD为峰值检测电路Peak Detector输出的幅值电压，V_ref为峰值检测电路PeakDetector的参考电压，A_V为AMP的增益，V_peak为AMP输入信号的峰值，V_T为热电压，I_C为双极型晶体管Q_p1和Q_p2的集电极电流之和，I₀、I₁、I_HYS0、I_HYS1为尾电流，且存在关系式I₀+I_HYS0＝I₁+I_HYS1；R_var为峰值检测电路Peak Detector的阈值电阻；

当输入信号幅值小于LOS电路的阈值时，控制NMOS晶体管M_p9，M_p10导通，此时其偏置电流大小为I₀+I_HYS0和I₁+I_HYS1，当输入信号幅值大于LOS电路的阈值时，NMOS晶体管M_p9，M_p10不导通，其偏置电流大小变为I₀和I₁，I₀＝I₁；

阈值电阻R_var的大小由外部输入的四位二进制码控制调节，阈值电阻R_var大小等于电阻R_p1～R_p8接入工作部分的串联电阻和，具体为：阈值电阻调节单元Res-adjust将输入的四位二进制编码指令转译并输出，O_p1～O_p8在同一个TH<3：0>输入时只输出一个有效位；对应控制NMOS晶体管M_p1～M_p8中任一管子导通，电阻R_p1～R_p8接入工作的数量随之变化，进而实现阈值电阻R_var大小的调节。

3.根据权利要求1所述具有温度和工艺补偿的阈值可编程的信号丢失检测电路，其特征在于，NMOS晶体管M_p0的栅极与开关K_c1-K_c6、开关由外部数字电路控制，用于消除峰值检测电路Peak Detector与比较器COMP由于器件失配而产生的失调电压。

4.根据权利要求2所述具有温度和工艺补偿的阈值可编程的信号丢失检测电路，其特征在于，比较器COMP输出端LOS_out输出的判断结果控制峰值检测电路Peak Detector的偏置电流的大小来以实现迟滞，比较器COMP的迟滞灵敏度为：

且迟滞固定。

5.根据权利要求1所述具有温度和工艺补偿的阈值可编程的信号丢失检测电路，其特征在于，偏置电流源IBias Current包含PMOS晶体管M_i1～M_i9、运算放大器AMP_i1、双极型晶体管Q_i1～Q_i3，电容C_i1、电容C_i2，PMOS晶体管M_i10、PMOS晶体管M_i11、PMOS晶体管M_i12和电阻R_i1～R_i4；

PMOS晶体管M_i1～M_i9的源极同时接电源VDD；

PMOS晶体管M_i1～M_i3的栅极与PMOS晶体管M_i1的漏极同时连接电阻R_i1的一端；

电阻R_i1的另一端与NMOS晶体管M_i12的漏极相连；

NMOS晶体管M_i12的栅极接入偏置电压V_iB相连；

PMOS晶体管M_i2的漏极、双极型晶体管Q_i1的集电极及其基极同时与运算放大器AMP_i1的同相输入端相连；

双极型晶体管Q_i1的发射极通过电阻R_i2接地；

运算放大器AMP_i1的输出端与NMOS晶体管M_i11的栅极相连，并通过电容C_i1接地；

PMOS晶体管M_i3的漏极、双极型晶体管Q_i2的集电极及其基极同时与运算放大器AMP_i1的反相输入端相连；

NMOS晶体管M_i11的源极与双极型晶体管Q_i2的发射极相连，并通过电阻R_i3接地；

PMOS晶体管M_i4～M_i6的栅极、PMOS晶体管M_i4的漏极同时与NMOS晶体管M_i11的漏极相连；

PMOS晶体管M_i5用于输出偏置电流IB₁；

PMOS晶体管M_i6的漏极、NMSO晶体管M_i10的栅极同时与双极型晶体管Q_i3的集电极相连；

PMOS晶体管M_i7～M_i9的栅极、PMOS晶体管M_i8的漏极同时与NMOS晶体管M_i10的漏极相连；

PMOS晶体管M_i6的漏极和PMOS晶体管M_i7的漏极之间跨接电容C_i2，

PMOS晶体管M_i7的漏极与双极型晶体管Q_i3的基极相连，并通过电阻R_i4接地；

PMOS晶体管M_i9的漏极用于输出偏置电流IB₂；

NMSO晶体管M_i12的源极、双极型晶体管Q_i3的发射极与NMSO晶体管M_i10的源极接地。

6.根据权利要求5所述具有温度和工艺补偿的阈值可编程的信号丢失检测电路，其特征在于，偏置电流源IBias Current向前置运算放大器AMP提供一个与绝对温度成正比的偏置电流IB₁，使前置运算放大器AMP的增益与温度无关，通入偏置电流IB₁后AMP的增益为：

式中，n为电阻R_i3和R_i2的阻值比，n＝R_i3/R_i2，m为参与工作晶体管个数比， 为双极型晶体管Q_i2的个数，/>为双极型晶体管Q_i1的个数，R_S是导通支路中双极型晶体管的源极负反馈电阻；

偏置电流源IBias Current向峰值检测电路Peak Detector一个与绝对温度成负相关的偏置电流IB₂，以降低峰值检测电路Peak Detector输出电压的温度系数的绝对值。

7.根据权利要求1所述具有温度和工艺补偿的阈值可编程的信号丢失检测电路，其特征在于，比较器COMP包括PMOS晶体管M_c1～M_c7、电流源I_c1～I_c12、反向器A_c1、开关互补的开关K_c1～K_c6和开关

PMOS晶体管M_c1、PMOS晶体管M_c2、PMOS晶体管M_c6的源极接电源VDD；

PMOS晶体管M_c1的栅极、PMOS晶体管M_c2的栅极、PMOS晶体管M_c1的漏极、NMOS晶体管M_c3的漏极同时与开关K_c1～K_c6的一端相连；

PMOS晶体管M_c2的漏极、PMOS晶体管M_c6的栅极、NMOS晶体管M_c4的漏极同时与开关的一端相连；

NMOS晶体管M_c3的栅极与峰值检测电路Peak Detector的参考电压输出端V_ref相连；

NMOS晶体管M_c4的栅极与峰值检测电路Peak Detector的幅值电压输出端V_PD相连；

NMOS晶体管M_c3、NMOS晶体管M_c4的源极与NMOS晶体管M_c5的漏极相连；

NMOS晶体管M_c5、NMOS晶体管M_c7的栅极接入偏置电压V_cB相连；

开关K_c1～K_c6的另一端分别通过电流源I_c1～I_c6接地；

开关的另一端分别通过电流源I_c7～I_c12接地；

每个开关与一个电流源对应连接；

PMOS晶体管M_c6的漏极、NMOS晶体管M_c7的漏极同时与反相器A_c1的输入端相连；

NMOS晶体管M_c5的源极与NMOS晶体管M_c7的源极接地；

反相器A_c1的输出端与信号丢失检测电路的输出端LOS_out相连。