KR100309462B1 - 반도체 소자의 웨이퍼 및 그 제조방법 - Google Patents

반도체 소자의 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR100309462B1
KR100309462B1 KR1019990005846A KR19990005846A KR100309462B1 KR 100309462 B1 KR100309462 B1 KR 100309462B1 KR 1019990005846 A KR1019990005846 A KR 1019990005846A KR 19990005846 A KR19990005846 A KR 19990005846A KR 100309462 B1 KR100309462 B1 KR 100309462B1
Authority
KR
South Korea
Prior art keywords
wafer
oxygen
defects
heat
depth
Prior art date
Application number
KR1019990005846A
Other languages
English (en)
Other versions
KR20000056489A (ko
Inventor
조원주
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990005846A priority Critical patent/KR100309462B1/ko
Publication of KR20000056489A publication Critical patent/KR20000056489A/ko
Application granted granted Critical
Publication of KR100309462B1 publication Critical patent/KR100309462B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 반도체 소자의 웨이퍼 및 그 제조방법에 관한 것으로, 실리콘 잉곳을 성장시키는 공정과; 상기 실리콘 잉곳을 슬라이싱하여 웨이퍼를 제작하는 공정과; 상기 웨이퍼를 열처리하는 공정과; 상기 열처리한 웨이퍼를 산화시키는 공정과; 상기 웨이퍼 표면의 산화막을 제거하는 공정과; 상기 웨이퍼를 경면처리하는 공정을 순차적으로 실시하는 것을 특징으로 하여 본 발명에 따른 웨이퍼를 제조함으로써, 디지(DZ : denuded zone) 깊이가 표면으로부터 최소한 10μm 이상인 웨이퍼를 제공하고자 한다.

Description

반도체 소자의 웨이퍼 및 그 제조방법 {A SEMICONDUCTOR WAFER AND THE METHOD THEREOF}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고신뢰성의 고집적 소자제조에 적합한 고품질의 실리콘 웨이퍼 및 그 제조방법에 관한 것이다.
기존의 실리콘 웨이퍼의 일반적인 제조방법은 성장된 실리콘 잉곳(ingot)을 슬라이싱(slicing)하여 웨이퍼 형태로 만든 후, 이 웨이퍼의 표면을 래핑(lapping)하고 약 700℃의 온도에서 열처리하여 웨이퍼 내의 써멀 도너(이하, thermal donor라 한다)를 제거한 다음, 표면의 연마(polishing)와 화학처리에 의한 최종적인 경면처리를 실시하는 것으로 이루어진다. 상기 thermal donor는 주로 산소 클러스터로 이루어져 있다고 알려져 있으며, 이러한 thermal donor를 제거함으로써 웨이퍼는 중성으로 된다. 상기한 바와 같은 방법으로 제조된 웨이퍼 내에는 여러 종류의 결함이 존재하며 그 결함에는 크게 실리콘 원자의 빈자리(vacancy)들이 뭉쳐서 나타난 보이드(void)성 결함과 실리콘 격자 내로 산소가 침입한 격자간(interstitial) 산소결함이 있다. 이러한 결함들을 제거하기 위해 종래 사용되었던 가공방법에 대해 설명하면 다음과 같다.
종래에는 잉곳 성장시의 실험변수인 인상(pulling) 속도와 온도구배, 열원 등을 변화시켜 웨이퍼 내의 결함을 제어하고, 그 중에서도 특히 보이드성 결함을 제어하기 위한 수단으로 인상 속도의 조절을 이용하여왔다. 도1에는 잉곳의 인상 속도에 따른 생성결함의 변화를 도시하였다. 도1에 도시된 바와 같이 웨이퍼(1) 내에는 보이드성 결함 영역(2)과 거대전위루프 영역(4)이 링(ring)형태의 산소적층결함(oxygen stacking faults) 영역(이하, OSF-ring(3)이라 한다)을 경계로 분포되어 있다. 상기 거대전위루프 영역(4)은 많은 격자간 침입형 결함으로 인해 유발된 전위(dislocation) 루프가 형성된 영역이다. 이 때, 인상 속도를 감소시킬수록 보이드성 결함영역(2)이 줄어드는 것이 나타나있다. 다시 말하면, 인상 속도가 빠를수록 OSF-ring(3)은 웨이퍼의 바깥쪽으로 이동하고, 인상속도가 느릴수록 OSF-ring(3)은 웨이퍼의 안쪽으로 이동한다. 따라서, 종래에는 보이드성 결함을 감소시키기 위하여 인상 속도를 감소시켜왔다. 그러나 도1에 도시된 바와 같이 인상 속도를 감소시키면 보이드성 결함을 제거할 수는 있지만 상대적으로 거대전위루프가 형성되는 문제점이 있다. 이 거대전위루프는 소자의 동작에 치명적인 악영항을 끼치며 최종 수율의 감소를 초래한다. 도2에는 이러한 거대전위루프에 의한 에치핏(etch pit)을 광학 현미경으로 관측한 사진이 도시되어 있다. 또한, 인상 속도를 감소시키면 웨이퍼의 생산속도 또한 낮아져서 생산량이 저하되므로 결과적으로 웨이퍼의 제조원가를 상승시키는 문제점이 있다. 또한, 인상 속도를 감소시키면 잉곳의 길이가 짧아져서 이로부터 획득 가능한 웨이퍼의 수가 감소하며, 무결함 결정의 제조수율도 감소하므로 웨이퍼 제조원가를 상승시키는 문제점이 있다.
보이드성 결함을 제거하기 위한 또 다른 종래의 기술은 최종적으로 경면처리된 웨이퍼를 수소 또는 아르곤 기체 분위기에서 고온 열처리하는 방법이다. 이것은 웨이퍼 표면에 있는 실리콘 원자의 이동에 의해 결정구조를 재배열시킴으로써 보이드성 결함을 제거하는 방법이다. 이러한 고온 열처리의 방법으로는 보이드성 결함 뿐만아니라 격자간 산소결함도 제거된다. 이것은 고온 열처리가 표면 근처의 산소를 웨이퍼 외부로 확산시키도록 열적환경을 제공해 주기 때문이다. 특히, 수소 분위기에서 열처리하면 격자 내에 침입해 있던 산소가 수소와 반응하여 수증기의 형태로 날아감으로써 산소가 제거되기도 한다. 그러나 수소로 고온 열처리할 경우 수소 열처리를 위한 전용 로(furnace)가 필요하므로 공정이 번거로운 문제점이 있으며, 또한 로 및 가스관으로부터 금속이 오염되는 문제점이 있다. 또한, 수소 가스 중에 극미량이라도 산소가 있으면 열처리 중에 웨이퍼 표면을 식각하여 표면의 거칠기(roughness)가 나빠지는 문제점이 있다. 표1에는 수소 분위기에서 열처리한 웨이퍼와 수소 분위기에서 열처리하지 않은 일반 웨이퍼에 대한 철(Fe)의 함량과 표면의 거칠기를 측정한 결과가 비교되어 있다.
일반 웨이퍼 수소 열처리 웨이퍼
철 함량 (원자수/cm3) 3×1010∼6×1010 1.3×1011∼4×1011
RMS 거칠기(Å) 0.9∼1.1 1.0∼1.4
표1에 나타난 바와 같이, 수소 분위기에서 열처리한 웨이퍼는 그렇지 않은 일반 웨이퍼에 비해 로(furnace)로부터 철이 오염되어 철 함량이 10배 정도 높다. 여기서 RMS 거칠기는 원자력현미경(atomic force microscope : AFM)으로 측정한 알엠에스(RMS : root mean square) 표면 거칠기로서 수소 분위기에서 열처리한 웨이퍼가 일반 웨이퍼에 비해 더 거칠다.
상기한 바와 같은 격자간 산소결함은 주로 잉곳 성장시 용융된 실리콘이 담긴 석영(SiO2) 도가니로부터 도입된다. 이러한 격자간 산소결함의 도입을 방지하기 위하여 잉곳 성장장치에서는 그 내부에 아르곤과 같은 기체를 흘려주며, 이에 의해 대부분의 격자간 산소결함은 제거되지만, 미량의 산소원자가 함유된다. 따라서, 이와 같은 격자간 산소결함을 제거하기 위한 또 다른 종래의 방법으로는 잉곳 성장장치에서 용융된 실리콘에 자기장을 인가하여 열대류를 제어하는 방법이 있다. 그러나 이 방법은 잉곳 성장장치에 자기장을 인가하는 장치를 추가해야하므로 장비가 복잡하고 비싼 단점이 있다. 또한, 이 방법으로 격자간 산소결함을 제거하는 데에는 한계가 있어서 효율이 좋지 못한 문제점이 있었다.
본 발명은 상기한 바와 같이, 웨이퍼에 존재하는 결함들을 제거하기 위한 종래의 방법에서 나타난 문제점들을 해결하기 위하여 안출된 것으로, 그 목적은 고신뢰성의 고집적 소자제조에 적합한 고품질의 실리콘 웨이퍼 및 그 제조방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따라 제조된 반도체 소자의 웨이퍼는 디지(DZ : denuded zone) 깊이가 표면으로부터 최소한 10μm 이상인 것을 특징으로 하는 구성이다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 웨이퍼 제조방법은, 실리콘 잉곳을 성장시키는 공정과; 상기 실리콘 잉곳을 슬라이싱하여 웨이퍼를 제작하는 공정과; 상기 웨이퍼를 열처리하는 공정과; 상기 열처리한 웨이퍼를 산화시키는 공정과; 상기 웨이퍼 표면의 산화막을 제거하는 공정과; 상기 웨이퍼를 경면처리하는 공정을 순차적으로 실시하는 것을 특징으로하여 이루어진다.
도1은 잉곳의 인상 속도에 따른 생성결함의 변화를 도시한 웨이퍼의 상면도.
도2는 거대전위루프에 의한 에치핏(etch pit)을 광학 현미경으로 관측한 웨이퍼 상면의 사진.
도3a∼3b는 각각 보통의 인상 속도와 빠른 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼를 열처리한 후에 수명시간 측정장치로 표면결함을 관찰한 웨이퍼 상면의 사진.
도4는 1000℃ 이상의 온도에서 열처리한 웨이퍼에 대한 2차이온질량분광측정(SIMS : secondary ion mass spectroscopy) 결과로서, 웨이퍼 표면으로부터의 깊이에 대한 산소농도가 도시된 그래프.
도5는 상기 1000℃ 이상에서 습식산화를 실시한 웨이퍼를 광학현미경으로 관측한 에프피디(FPD : flow pattern defect) 결과로서, 웨이퍼 표면으로부터의 깊이에 대한 보이드성 결함밀도가 도시된 그래프.
도6a∼6b는 각각 1000℃ 이상에서의 열처리와 습식산화 전과 후의 웨이퍼에 대해 수명시간 측정장치로 표면결함을 관찰한 웨이퍼 상면의 사진.
도7a∼7b는 각각 1000℃ 이상에서의 열처리와 습식산화 전과 후의 웨이퍼를 광학현미경으로 관찰한 웨이퍼 상면의 사진.
**도면의주요부분에대한부호설명**
1 : 웨이퍼 2 : 보이드성 결함 영역
3 : OSF-ring 4 : 거대전위루프 영역
5 : 디지(denuded zone) 6 : 비엠디(BMD : bulk microdefect) 영역
본 발명에 따른 웨이퍼 제조방법은, 잉곳에서 웨이퍼를 슬라이싱한 후, 700℃에서의 thermal donor 제거처리 대신에 700℃보다 고온에서의 열처리와 산화공정을 실시하여 웨이퍼 내의 격자간 산소결함을 감소시키고, 보이드성 결함을 제거하는 것으로 이루어지며, 이에 대해 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
먼저, 실리콘 잉곳을 0.4mm/분 이상의 빠른 인상 속도로 성장시킨 후 슬라이싱하여 웨이퍼 형태로 만든다. 앞에서 도1을 참조하여 언급한 바와 같이 잉곳의 인상 속도를 빠르게 하면 웨이퍼 전체가 보이드성 결함영역 내에 있도록 즉, OSF-ring과 그 바깥쪽의 거대전위루프 영역이 생기지 않도록 할 수 있다. 이 때, 인상 속도 V와 결정내의 온도구배 G의 비율 V/G를 0.2∼0.5 mm2/℃·분으로 한다.
도3a∼3b에는 각각 보통의 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼와 빠른 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼를 열처리한 후에 수명시간 측정장치로 표면결함을 관찰한 사진이 비교되어 있다. 상기 수명시간 측정장치는 웨이퍼의 표면에 레이저를 주사하여 에너지밴드 내에서 캐리어의 수명시간이 결함에 따라 다른 성질을 이용하여 표면의 결함 상태를 관찰하는 장치이다. 보통의 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼의 표면결함 상태를 도시한 도3a에는 OSF-ring(3)이 뚜렷이 나타나 있는 반면에, 빠른 인상 속도로 성장시킨 잉곳으로부터 슬라이싱된 웨이퍼의 표면결함 상태를 도시한 도3b에는 OSF-ring이 나타나있지 않고 웨이퍼 전체가 보이드성 결함영역 내에 있다. 그러므로, 본 발명에 따른 웨이퍼 제조방법에서는 도3b에 도시된 웨이퍼처럼 웨이퍼 전체가 보이드성 결함영역 내에 있도록, 0.4mm/분 이상의 빠른 인상 속도로 잉곳을 성장시킴으로써 거대전위루프와 OSF-ring과 같은 결함을 제거한다.
다음, 슬라이싱된 웨이퍼에 대해 모서리 처리를 하고 그 표면을 래핑하는 일반적인 표면처리를 실시한 다음, 산소를 미량 포함하는 질소 분위기와 1000℃ 이상의 온도에서 열처리한다. 이것은 종래의 thermal donor를 제거하기 위해 실시하던 700℃보다 높은 온도인 1000℃ 이상에서 실시한 것이며, 질소 내의 산소 비율은 0.01∼9 %로 한다. 이와같이 1000℃ 이상에서 열처리하면 산소원자가 웨이퍼 외부로 확산하여 격자간 산소결함이 제거된다. 도4는 1000℃ 이상의 고온에서 열처리한 웨이퍼에 대한 2차이온질량분광측정(SIMS : secondary ion mass spectroscopy) 결과로서, 산소농도가 웨이퍼 표면으로부터의 깊이에 대해 도시되어있다. 도4에 도시된 바와 같이, 1000℃ 이상에서의 열처리를 실시한 웨이퍼에서는 산소원자의 농도가 열처리를 하지 않았을 때보다 낮다. 이 때, 산소원자의 농도는 열처리하는 온도와 시간에 따라 달라지며, 고온에서 장시간 동안 열처리할수록 산소원자의 농도는 더 낮아진다. 이와 같이 웨이퍼 표면 근처에서 산소원자의 농도를 감소시키면 소자가 형성되는 웨이퍼의 활성영역 내에서 발생하는 산소 석출물을 줄일 수 있어서 소자의 신뢰성 향상에 도움이 된다. 또한, 웨이퍼의 활성영역보다 깊은 영역, 즉 표면으로부터 30μm이상의 깊이에서는 산소원자가 미처 외부로 확산되지 못하여 격자간 산소결함이 잔존하고 있으며, 이에 대해서는 후술하기로 한다.
이어서, 1000℃ 보다 높은 온도의 습식 산화 분위기에서 산화를 실시하여 1000Å이상의 두께로 산화막을 형성한다. 이러한 1000℃ 이상의 습식 산화에서는 웨이퍼의 표면이 산화되면서 실리콘 원자가 격자 사이에 침입하여 격자간 실리콘 원자가 방출되고, 이 방출된 격자간 실리콘 원자는 웨이퍼의 내부로 확산하여 실리콘 원자의 빈자리(vacancy)를 채움으로써 보이드성 결함을 제거한다. 상기 보이드성 결함이 웨이퍼의 가공 중 또는 소자 형성을 위한 웨이퍼의 세정 중에 웨이퍼의 표면으로 드러나면 씨오피(COP : crystal originated particle) 결함이 되며, 이러한 COP 결함은 소자에 악영향을 미치기 때문에, 상기 보이드성 결함은 제거되어야한다. 도5는 상기 1000℃ 이상에서의 습식산화를 실시한 후, 웨이퍼를 130 nm 정도 쎄코(SECCO)식각하고 광학현미경으로 관찰한 에프피디(FPD : flow pattern defect) 결과로서 보이드성 결함밀도가 웨이퍼 표면으로부터의 깊이에 대해 도시되어 있다. 도5에 도시된 바와 같이, 상기 1000℃ 이상에서의 습식산화를 실시한 웨이퍼에서는 보이드성 결함밀도가 1000℃ 이상에서의 습식산화를 실시하지 않았을 때보다 낮으며, 그 값은 약 50μm의 두께에서 최소값을 가지며 약 560μm의 두께에서까지 낮은 값을 나타낸다. 따라서, 8인치 직경의 웨이퍼에 대해 1000℃ 이상에서의 열처리와 습식산화를 실시한 후, COP결함을 측정하면 최대한 100개 이하로 관측된다. 따라서, 본 발명에 따라 제조된 웨이퍼는 COP결함농도가 최대한 0.077 개/cm2이하이다.
또한, 상기 열처리와 습식산화는 1000℃ 이상의 온도에서 실시하므로 격자간 산소결함 또는 산소석출물 등의 산소원자가 웨이퍼 전체에 걸쳐서 확산되어 균일하게분포되며, 이로인해 웨이퍼의 위치에 따라 소자특성이 변화하지 않는 균일한 소자를 얻을 수 있다. 도6a∼6b에는 상기한 바와 같은 1000℃ 이상에서의 열처리와 습식산화 전과 후의 웨이퍼에 대해 수명시간 측정장치로 표면결함을 관찰한 사진이 비교되어 있다. 상기 1000℃ 이상에서의 열처리와 습식산화 전의 웨이퍼 사진인 도6a에는 복잡한 띠 모양의 캐리어 수명시간이 나타나 있으며, 이것은 산소원자가 웨이퍼의 위치에 따라서 다르게 분포되어 있기 때문이다. 반면에 상기 1000℃ 이상에서의 열처리와 습식산화 후의 웨이퍼 사진인 도6b에는 캐리어의 수명시간이 웨이퍼 전체에 걸쳐서 균일한 것이 나타나 있으며, 이것은 산소원자가 웨이퍼 전체에 걸쳐서 균일하게 분포되어 있기 때문이다.
또한, 상기 습식산화시 웨이퍼의 내부로 확산한 격자간 실리콘 원자는, 앞에서 언급한 바와 같은 1000℃ 이상에서의 열처리 후에 웨이퍼의 비교적 깊은 두께에 잔존해 있던 격자간 산소원자와 결합하여 적층결함(stacking fault)을 형성한다. 이 적층결함은 웨이퍼의 활성영역보다 깊은 두께에 형성되므로 소자에는 악영향을 미치지 않는다. 오히려, 이 적층결함은 이어지는 반도체 소자의 제조공정 중의 열처리공정에서 소자 형성영역의 금속 오염 등에 대해 게터링(gettering) 작용을 하는 비엠디(BMD : bulk microdefect)의 역할을 한다. 따라서 이러한 게터링 작용을 하는 적층결함의 생성을 유도하기 위해 격자간 실리콘 원자가 다량으로 방출되는 조건인 습식산화를 실시하는 것이다. 본 발명에 따라 제조된 웨이퍼에는 비엠디 농도가 1×1018∼1×1018개/cm3의 범위인 것으로 관측되었다.
또한, 1000℃ 이상에서의 열처리와 습식산화 후에는 웨이퍼 표면의 결함밀도가 낮아지며, 이것은 1000℃ 이상에서의 열처리와 습식산화 전과 후의 웨이퍼를 광학 현미경으로 관찰한 사진을 도시한 도7a∼7b에서 확인할 수 있다. 광학 현미경으로 관찰되는 웨이퍼 표면의 결함은 주로 산소석출물로 이루어진다. 1000℃ 이상에서의 열처리와 습식산화 전의 웨이퍼에 대한 사진인 도7a에 비해, 1000℃ 이상에서의 열처리와 습식산화 후의 웨이퍼에 대한 사진인 도7b에는 결함밀도가 현저히 감소한 것이 나타나 있다.
또한, 웨이퍼의 표면근처에 존재하는 산소로 이루어진 결함은 2차이온질량분광기(SIMS) 또는 퓨리에변환 적외선 분광기(FTIR : Fourier transform infrared spectroscopy)를 이용하여 관찰되며, 본 발명에 따라 제조된 웨이퍼에서 그 농도는 최대한 1×1018개/cm3이하이다.
다음, 상기 1000℃ 이상에서의 습식산화 시 웨이퍼의 표면에 형성된 산화막을 제거한 후, 표면을 수μm∼수십μm의 적당한 깊이만큼 연마하고 화학처리하여 최종적인 경면처리를 실시함으로써 본 발명에 따른 웨이퍼 제조방법이 완료된다. 표면을 연마하는 깊이는 여러 종류의 결함들이 최소화되는 깊이로서, 상기 1000℃ 이상에서의 열처리와 습식산화 조건, 즉 열처리와 습식산화의 온도 또는 시간 등의 실험변수에 따라서 결정된다.
상기한 바와 같이 본 발명에 따라 제조된 웨이퍼는 표면으로부터 일정깊이까지는 결함밀도가 현저히 낮다. 본 발명에 따라 제조된 웨이퍼의 단면도가 도시된 도8에는 소자에 악영향을 미치는 결함이 나타나는 웨이퍼 표면으로부터의 깊이, 즉 무결함 깊이로 정의되는 디지(DZ : denuded zone)(5)가 나타나 있고, 그 아래에는 적층결함으로 인해 게터링 효과를 내는 비엠디영역(6)이 나타나 있다. 본 발명에 따라 제조된 웨이퍼에서는 디지(DZ :deneded zone) 깊이가 최소한 10μm 이상이다.
본 발명에 따른 웨이퍼의 제조방법에서는 빠른 인상 속도로 잉곳을 성장시킴으로써 거대전위루프와 OSF-ring과 같은 결함을 제거하여 소자의 신뢰성을 향상시키는 효과가 있다.
또한, 1000℃이상의 온도에서 열처리하여 웨이퍼의 표면근처에 있는 산소원자를 웨이퍼의 외부로 확산시킴으로써 격자간 산소결함의 농도를 감소시키고, 그로 인해 소자가 형성되는 웨이퍼의 활성영역에서 발생하는 산소 석출물을 줄이기 때문에 소자의 신뢰성을 향상시키는 효과가 있다.
또한, 1000℃ 이상의 온도에서 습식산화를 실시하여 웨이퍼의 표면이 산화되면서 실리콘 원자가 격자간 실리콘 원자로 방출되고, 이 방출된 격자간 실리콘 원자가 웨이퍼의 내부로 확산하여 실리콘 원자의 빈자리를 채움으로써 보이드성 결함을 제거하기 때문에 이들 보이드성 결함에 의한 소자의 열화를 방지할 수 있는 효과가 있다.
또한, 1000℃ 이상의 온도에서 열처리와 습식산화를 실시하여 격자간 산소결함 또는 산소석출물 등을 웨이퍼 전체에 걸쳐서 균일하게 분포시키기 때문에 웨이퍼의 위치에 따라 소자의 특성이 변화되는 것을 방지하여 균일한 소자특성을 확보할 수있는 효과가 있다.
또한, 1000℃ 이상의 온도에서 열처리와 습식산화를 실시하여 산소석출물과 같은 웨이퍼 표면의 결함밀도를 감소시키는 효과가 있다.
또한, 1000℃ 이상의 온도에서 열처리와 습식산화를 실시하여 실리콘 원자와 격자간 산소원자가 결합하여 디지보다 깊은 영역인 웨이퍼의 비교적 깊은 두께에 적층결함을 형성하고, 이 적층결함이 소자 형성영역의 금속 오염 등에 대해 게터링작용을 하므로, 웨이퍼의 활성영역은 더욱 고순도로 제조할 수 있어서 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (7)

  1. 디지(DZ : denuded zone) 깊이가 웨이퍼의 표면으로부터 최소한 10μm 이상이고, 상기 웨이퍼의 표면에는 씨오피(COP : crystal originated particle)결함농도가 최대한 0.077 개/cm2이하이고 산소로 이루어진 결함의 농도가 최대한 1×1018개/cm3이하이며, 상기 디지 깊이보다 깊은 영역에 존재하는 비엠디(BMD : bulk microdefect)의 농도는 1×1018∼1×1018개/cm3의 범위인 것을 특징으로 하는 반도체 소자의 웨이퍼.
  2. 실리콘 잉곳을 최소한 0.4mm/분 이상의 인상(pulling)속도로 성장시키는 공정과;
    상기 실리콘 잉곳을 슬라이싱하여 웨이퍼를 제작하는 공정과;
    상기 웨이퍼를 산소를 미량 포함하는 질소 분위기에서 열처리하는 공정과;
    상기 열처리한 웨이퍼를 습식산화분위기와 최소한 1000℃ 이상의 온도에서 산화시키는 공정과;
    상기 웨이퍼 표면의 산화막을 제거하는 공정과;
    상기 웨이퍼의 표면을 연마(polishing)하고 화학처리하여 경면처리하는 공정을 순차적으로 실시하는 것을 특징으로 하는 반도체 소자의 웨이퍼 제조방법.
  3. 제3항에 있어서, 상기 잉곳의 인상(pulling) 속도 V와 결정내의 온도구배 G의 비율인 V/G를 0.2∼0.5mm2/℃·분의 범위로 하는 것을 특징으로 하는 반도체 소자의 웨이퍼 제조방법.
  4. 제3항에 있어서, 상기 실리콘 잉곳을 슬라이싱하여 웨이퍼를 제작한 후에는 모서리 처리와 표면을 래핑하는 일반적인 표면처리를 실시하고 그 다음에 열처리를 하는 것을 특징으로 하는 반도체 소자의 웨이퍼 제조방법.
  5. 제3항에 있어서, 상기 질소 분위기 내의 산소 비율은 0.01∼9 %의 범위로 하며, 최소한 1000℃ 이상의 온도에서 열처리 하는 것을 특징으로 하는 반도체 소자의 웨이퍼 제조방법.
  6. 제3항에 있어서, 상기 산화한 막의 두께는 최소한 1000Å 이상인 것을 특징으로 하는 반도체 소자의 웨이퍼 제조방법.
  7. 제3항에 있어서, 상기 연마하는 깊이는 수μm∼수십μm의 범위이며, 이것은 결함들이 최소화되는 깊이로서 상기 열처리와 상기 산화하는 조건에 따라서 결정되는 것을 특징으로 하는 반도체 소자의 웨이퍼 제조방법.
KR1019990005846A 1999-02-22 1999-02-22 반도체 소자의 웨이퍼 및 그 제조방법 KR100309462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990005846A KR100309462B1 (ko) 1999-02-22 1999-02-22 반도체 소자의 웨이퍼 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990005846A KR100309462B1 (ko) 1999-02-22 1999-02-22 반도체 소자의 웨이퍼 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000056489A KR20000056489A (ko) 2000-09-15
KR100309462B1 true KR100309462B1 (ko) 2001-09-26

Family

ID=19574782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990005846A KR100309462B1 (ko) 1999-02-22 1999-02-22 반도체 소자의 웨이퍼 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100309462B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445187B1 (ko) * 2000-12-05 2004-08-18 주식회사 실트론 단결정 실리콘 잉곳 및 그 제조방법과 제조 장치
WO2011115332A1 (en) * 2010-03-16 2011-09-22 Lg Siltron Inc. Methed of manufacturing single crystal ingot and wafer manufactured by thereby

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379549B1 (ko) * 2000-12-30 2003-04-10 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
KR100656398B1 (ko) * 2005-05-19 2006-12-13 엘지전자 주식회사 냉장고의 냉매제어장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445187B1 (ko) * 2000-12-05 2004-08-18 주식회사 실트론 단결정 실리콘 잉곳 및 그 제조방법과 제조 장치
WO2011115332A1 (en) * 2010-03-16 2011-09-22 Lg Siltron Inc. Methed of manufacturing single crystal ingot and wafer manufactured by thereby
KR101275418B1 (ko) * 2010-03-16 2013-06-14 주식회사 엘지실트론 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼

Also Published As

Publication number Publication date
KR20000056489A (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
KR100957729B1 (ko) 이상적 산소 침전 실리콘 웨이퍼의 제조 방법
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
JP5995888B2 (ja) 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
KR0132036B1 (ko) 반도체기판 및 그 처리방법
JP4681063B2 (ja) 内部ゲッタリング性の改良された熱アニーリングされたウエハ
JP4448547B2 (ja) 非酸素析出性のチョクラルスキーシリコンウエハの製造方法
KR101076493B1 (ko) 실리콘 웨이퍼의 제조방법
KR20000075744A (ko) 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법
KR20010031444A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP2004533125A (ja) イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
KR20100070989A (ko) 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR100920862B1 (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
US4193783A (en) Method of treating a silicon single crystal ingot
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
KR20000006001A (ko) 무결함영역을가진반도체
KR100309462B1 (ko) 반도체 소자의 웨이퍼 및 그 제조방법
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JPH0518254B2 (ko)
KR960016219B1 (ko) 반도체 장치
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
JPH0969526A (ja) 半導体装置の製造方法
KR20030033187A (ko) 반도체용 에피택셜 웨이퍼의 제조방법
KR100370124B1 (ko) 웨이퍼의 제조 방법
JPH04129228A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee