KR100295645B1 - 플래시이이피롬의전원검출회로 - Google Patents

플래시이이피롬의전원검출회로 Download PDF

Info

Publication number
KR100295645B1
KR100295645B1 KR1019980004146A KR19980004146A KR100295645B1 KR 100295645 B1 KR100295645 B1 KR 100295645B1 KR 1019980004146 A KR1019980004146 A KR 1019980004146A KR 19980004146 A KR19980004146 A KR 19980004146A KR 100295645 B1 KR100295645 B1 KR 100295645B1
Authority
KR
South Korea
Prior art keywords
voltage
detection
power supply
power
vdd
Prior art date
Application number
KR1019980004146A
Other languages
English (en)
Other versions
KR19990069720A (ko
Inventor
송주현
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980004146A priority Critical patent/KR100295645B1/ko
Publication of KR19990069720A publication Critical patent/KR19990069720A/ko
Application granted granted Critical
Publication of KR100295645B1 publication Critical patent/KR100295645B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Read Only Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 각종 휴대용 기기에 적용되는 전원 검출 회로의 설계기술에 관한 것으로, 특히 플래시 이이피롬 메모리에서 셀 라이트 동작을 위해 외부전원을 검출하거나 스탠바이 모드에서 전원을 검출할 때 전력소모량을 저감할 수 있도록 하기 위하여, 상호 커플링된 두쌍의 콘덴서를 이용하여 전원단자전압(VDD)으로 부터 소정 레벨의 전압을 각각 충전하고 이를 상,하위의 전원검출용 전압(VR),(VBO)으로 출력하는 전원검출용 전압 출력부(21)와; 상기 전원검출용 전압(VR),(VBO)을 기준전압(Vref1), (Vref2)과 각각 비교출력하는 전압 비교부(22A),(22B)와; 전압 비교부(22A),(22B)에 의해 비교검출된 전압(VDD_F),(VDD_S)을 각기 출력하는 검출전압 출력부(23A), (23B)와; 짧은 인에이블 구간을 갖고 스탠바이 클럭신호와 같은 저주파수 형태의 전압검출 인에이블신호(VDET_EN)를 출력하는 인에이블신호 발생부(24)와; 상기 전압검출 인에이블신호(VDET_EN)에 동기하여 상기 전원검출용 전압 출력부(21) 및 전압 비교부(22A),(22B)를 인에이블 상태로 절환시키는 전원검출 제어부(25)로 구성한 것이다.

Description

플래시 이이피롬의 전원 검출회로{VOLTAGE DETECTING CIRCUIT FOR FLASH EEPROM}
본 발명은 각종 휴대용 기기에 적용되는 전원 검출 회로의 설계기술에 관한 것으로, 특히 플래시 이이피롬(Flash EEPROM) 메모리에서 셀 라이트 동작을 위해 외부전원을 검출하거나 스탠바이 모드에서 전원을 검출할 때 검출동작에 의한 전력소모량을 최소화하기 위해 매우 느리고 짧은 인에이블 구간을 갖는 저주파수의 전압검출 인에이블신호에 동기하여 전원을 검출할 수 있도록한 플래시 이이피롬의 전원 검출회로에 관한 것이다.
도 1은 종래기술에 의한 플래시 이이피롬의 전원검출 회로도로서 이에 도시한 바와 같이, 직렬접속된 저항으로 구성되어 전원단자전압(VDD)을 저항값에 따른 비율로 분배하고, 그 분배전압을 상,하위의 전원검출용 전압(VR),(VBO)으로 출력하는 전원검출용 전압 출력부(11)와; 차동증폭기 형태로 각기 구성되어 상기 전원검출용 전압(VR),(VBO)을 기준전압(Vref1),(Vref2)과 각각 비교출력하는 전압 비교부(12A),(12B)와; 상기 전압 비교부(12A),(12B)에 의해 비교검출된 전압을 각기 출력하는 검출전압 출력부(13A),(13B)와; 외부로 부터 전압검출 인에이블신호(VDET_EN)가 공급될 때 상기 전원검출용 전압 출력부(11) 및 전압 비교부(12A),(12B)를 인에이블 상태로 절환시키는 전원검출 제어부(14)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
외부전압의 레벨을 검출하기 위하여 전압검출 인에이블신호(VDET_EN)을 "하이"로 공급하면 이는 직접 피모스 트랜지스터(PM5),(PM6)의 게이트에 각기 공급되어 그들이 오프상태로 되고, 엔모스 트랜지스터(NM3),(NM6)의 게이트에 공급되어 전압 비교부(12A),(12B)가 인에이블 상태로 된다. 또한, 상기 전압검출 인에이블신호(VDET_EN)가 인버터(I5),(I6)를 통해서는 엔모스 트랜지스터(NM7)의 게이트에 공급되어 그가 온된다.
이에 따라 전원단자전압(VDD)이 직렬접속된 저항(R1-R3)의 저항값에 따라 분배되어 그 저항(R1,R2),(R2,R3)의 접속점에서 상,하위의 전원검출용 전압(VR),(VBO)이 각기 출력된다.
상기 전원검출용 전압(VR),(VBO)은 전압 비교부(12A),(12B)에 각각 공급되어 이미 설정된 기준전압(Vref1),(Vref2)과 각기 비교되고, 이때, 그 전원검출용 전압(VR),(VBO)이 기준전압(Vref1),(Vref2)보다 높은 경우 전압 비교부(12A),(12B)의 출력단에서 각각 "하이" 전압이 출력되며, 이들은 각각 인버터(I1,I2),(I3,I4)를 통해 검출전압출력단자(VDD_1),(VDD_2)에 각기 출력된다.
따라서, 상기 검출전압출력단자(VDD_1),(VDD_2)에 각기 출력되는 "하이" 전압을 근거로 현재 전원이 목적하는 레벨 이상으로 공급되고 있음을 인지할 수 있게 된다.
한편, 상기 전압검출 인에이블신호(VDET_EN)가 "로우"로 공급되면 이에 의해 상기 엔모스 트랜지스터(NM3),(NM6)가 오프상태로 절환되므로 전압 비교부(12A),(12B)가 디스에이블되고, 엔모스 트랜지스터(NM7)가 오프되어 전원검출용 전압 출력부(11)가 디스에이블된다.
그러나, 이와 같은 종래의 전원 검출회로에 있어서는 전원검출용 전압을 발생하기 위해 전원단자와 접지단자 사이에 직렬로 접속된 저항을 연결하여 사용하게 되므로 전압검출 인에이블신호가 액티브될 때 정적 전류(Static Current)가 계속 흐르게 되어 불필요하게 전력이 소모되는 결함이 있고, 더욱이 플래시 메모리 라이트 동작시 또는 파워가 공급되기 시작하는 초기상태에서 그 전압검출 인에이블신호가 액티브 상태로 되므로 불필요하게 많은 전력을 소모하게 되는 결함이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 플래시 이이피롬 메모리에서 셀 라이트 동작을 위해 외부전원을 검출하거나 스탠바이 모드에서 전원을 검출할 때 콘덴서를 이용하여 전원검출용 전압을 출력하고, 매우 짧은 인에이블 구간을 갖는 저주파수의 전압검출 인에이블신호에 동기하여 전원을 검출하는 회로를 제공함에 있다. 본 발명이 이루고자 하는 또 다른 기술적 과제는 전압 비교부를 통해 검출된 전압을 래치하는 회로를 제공함에 있다.
도 1은 종래기술에 의한 플래시 이이피롬의 전원검출 회로도.
도 2는 본 발명에 의한 플래시 이이피롬의 전원 검출회로의 일실시 예시도.
도 3은 본 발명에 의한 플래시 이이피롬의 전원 검출회로의 다른 실시 예시도.
***도면의 주요 부분에 대한 부호의 설명***
21 : 전원검출용 전압 출력부 22A,22B : 전압 비교부
23A,23B : 검출전압 출력부 24 : 인에이블신호 발생부
25 : 전원검출 제어부 33 : 래치부
도 2는 본 발명의 목적을 달성하기 위한 플래시 이이피롬의 전원 검출회로의 일실시 예시도로서 이에 도시한 바와 같이, 소오스와 드레인이 전원단자와 접지단자에 각기 접속되고 게이트가 공통접속된 두쌍의 콘덴서를 이용하여 전원단자전압(VDD)으로 부터 소정 레벨의 전압을 각각 충전하고 이를 상,하위의 전원검출용 전압(VR),(VBO)으로 출력하는 전원검출용 전압 출력부(21)와; 상기 전원검출용전압(VR),(VBO)을 기준전압(Vref1),(Vref2)과 각각 비교하여 "하이" 또는 "로우" 전압의 검출전압을 출력하는 전압 비교부(22A),(22B)와; 상기 전압 비교부(22A),(22B)에 의해 비교검출된 전압을 각기 출력하는 검출전압 출력부(23A),(23B)와; 전원검출동작에 의한 소비전력을 최소화하기 위하여, 비교적 짧은 인에이블 구간을 갖고 스탠바이 클럭신호와 같은 저주파수 형태의 전압검출 인에이블신호(VDET_EN)를 출력하는 인에이블신호 발생부(24)와; 상기 전압검출 인에이블신호(VDET_EN)에 동기하여 상기 전원검출용 전압 출력부(21) 및 전압 비교부(22A),(22B)를 인에이블 상태로 절환시키는 전원검출 제어부(25)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 상세히 설명하면 다음과 같다.
인에이블신호 발생부(24)는 전압검출 인에이블신호(VDET_EN)를 발생함에 있어서, 전원검출동작에 의한 소비전력을 최소화 할 수 있도록 디스에이블 구간("로우" 구간)에 비하여 훨씬 짧은 인에이블 구간("하이" 구간)을 갖고 스탠바이 클럭신호와 같은 저주파수의 전압검출 인에이블신호(VDET_EN)를 발생한다.
상기 전압검출 인에이블신호(VDET_EN)의 디스에이블 구간에서는 "로우" 신호가 인버터(I15)를 통해 "하이" 신호로 반전되어 전원검출용 전압 출력부(21)의 피모스 트랜지스터(PM11),(PM14)의 게이트에 공급되어 그들이 각각 오프되고, 다른 한편으로는 엔모스 트랜지스터(NM11-NM14)의 게이트에 공급되어 그들이 각각 온되므로 콘덴서용 피모스 트랜지스터(PM12),(PM15)의 양단(게이트,소오스 및 드레인)이 그 엔모스 트랜지스터(NM11,NM12),(NM13,NM14)를 각기 통해 접지단자(VSS)로 연결된다. 따라서, 전원검출용 전압 출력부(21)가 디스에이블 상태로 된다.
또한, 상기 "로우" 신호가 엔모스 트랜지스터(NM17),(NM20)의 게이트에 각각 공급되어 그들이 오프되므로 전압 비교부(22A),(22B)가 디스에이블 상태로 되고, 다른 한편으로는 피모스 트랜지스터(PM21),(PM22)의 게이트에 각각 공급되어 그들이 온되므로 전원검출 제어부(25)가 디스에이블 상태로 된다.
따라서, 상기 전압검출 인에이블신호(VDET_EN)의 디스에이블 구간에서는 시스템이 디스에이블 상태로 된다.
그러나, 상기 전압검출 인에이블신호(VDET_EN)의 인에이블 구간("하이" 구간)에서는 상기와 반대로 피모스 트랜지스터(PM11),(PM14)가 온되고, 엔모스 트랜지스터(NM11-NM14)가 오프되어 전원검출용 전압 출력부(21)가 인에이블 상태로 된다. 또한, 엔모스 트랜지스터(NM17),(NM20)가 온되어 전압 비교부(22A),(22B)가 인에이블 상태로 되고, 피모스 트랜지스터(PM21),(PM22)가 오프된다.
따라서, 상기 전압검출 인에이블신호(VDET_EN)의 인에이블 구간에서는 시스템이 인에이블 상태로 된다.
이와 같이 시스템의 인에이블 상태에서는 전원단자전압(VDD)이 각각의 피모스 트랜지스터(PM11),(PM14)를 통해 콘덴서용 피모스 트랜지스터(PM12),(PM15)에 프리차지되며, 그 피모스 트랜지스터(PM12),(PM15)는 일측이 접지단자(VSS)에 접속된 콘덴서용 피모스 트랜지스터(PM13),(PM16)와 각각 커플링되어 있으므로 결국, 상,하위의 전원검출용 전압(VR),(VBO)의 레벨은 그 콘덴서용 피모스 트랜지스터(PM12,PM13), (PM15,PM16)의 용량값에 따라 결정된다.
상기 전원검출용 전압(VR),(VBO)은 전압 비교부(22A),(22B)에 각각 공급되어 이미 설정된 기준전압(Vref1),(Vref2)과 각기 비교되고, 이때, 그 전원검출용 전압(VR),(VBO)이 기준전압(Vref1),(Vref2)보다 높은 경우 전압 비교부(22A),(22B)의 출력단에서 각각 "하이" 전압이 출력되며, 이들은 각각 인버터(I12,I22),(I23,I24)를 통해 검출전압출력단자(VDD_F),(VDD_S)에 각기 출력된다.
따라서, 상기 검출전압출력단자(VDD_F),(VDD_S)에 각기 출력되는 "하이" 전압을 근거로 현재 전원이 목적하는 레벨 이상으로 공급되고 있음을 인지할 수 있게 된다.
한편, 도 3은 검출된 전압을 래치해 둘 수 있는 래치부를 추가한 예를 보인 것으로 이의 작용을 설명하면 다음과 같다.
상기 전압검출 인에이블신호(VDET_EN)의 인에이블 구간에서는 "하이" 신호가 직접 전송게이트(TR31),(TR32)의 타측 제어단자에 각기 공급되고, 인버터(I32),(I36)를 각기 통해서는 그 전송게이트(TR31),(TR32)의 타측 제어단자에 공급되므로 그 전송게이트(TR31),(TR32)가 각각 온된다.
이에 따라 상기 전압 비교부(22A),(22B)에서 비교검출된 전압(VDD_F),(VDD_S)이 그 전송게이트(TR31),(TR32)를 각기 통해 래치(33A),(33B)에 래치된다.
이후, 상기 전압검출 인에이블신호(VDET_EN)의 디스에이블 구간에서는 상기 전송게이트(TR31),(TR32)가 각기 오프되지만 상기 래치(33A),(33B)에는 바로 이전의 인에이블 구간에서 래치된 전압(VDD_F),(VDD_S)이 계속 존재하게 되므로 시스템에서는 언제든지 최근의 비교검출된 전압(VDD_F),(VDD_S)을 인식할 수 있게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 플래시 이이피롬 메모리에서 셀 라이트 동작을 위해 외부전원을 검출하거나 스탠바이 모드에서 전원을 검출할 때 콘덴서를 이용하여 전원검출용 전압을 출력하고, 매우 짧은 인에이블 구간을 갖는 저주파수의 전압검출 인에이블신호에 동기하여 전원을 검출함으로써 전력소모량이 줄어들고, 레이아웃 면적이 줄어드는 효과가 있다. 또한, 전압 비교부에 의해 검출된 전압을 래치해 둘 수 있는 래치부를 추가함으로써 전압검출 인에이블신호의 인에이블 구간을 줄일 수 있게 되어 전력 소모량을 더욱 저감할 수 있는 효과가 있다.

Claims (3)

  1. 소오스와 드레인이 전원단자(VDD)와 접지단자(VSS)에 각기 접속되고 게이트가 공통접속된 두쌍의 콘덴서를 이용하여 전원단자전압(VDD)으로 부터 소정 레벨의 전압을 각각 충전하고 이를 상,하위의 전원검출용 전압(VR),(VBO)으로 출력하는 전원검출용 전압 출력부(21)와; 상기 전원검출용 전압(VR),(VBO)을 기준전압(Vref1), (Vref2)과 각각 비교출력하는 전압 비교부(22A),(22B)와; 전압 비교부(22A),(22B)에 의해 비교검출된 전압(VDD_F),(VDD_S)을 각기 출력하는 검출전압 출력부(23A),(23B)와; 디스에이블 구간에 비하여 훨씬 짧은 인에이블 구간을 갖고 스탠바이 클럭신호와 같은 주파수를 갖는 전압검출 인에이블신호(VDET_EN)를 출력하는 인에이블신호 발생부(24)와; 상기 전압검출 인에이블신호(VDET_EN)에 동기하여 상기 전원검출용 전압 출력부(21) 및 전압 비교부(22A),(22B)를 인에이블 상태로 절환시키는 전원검출 제어부(25)로 구성한 것을 특징으로 하는 플래시 이이피롬의 전원 검출회로.
  2. 제1항에 있어서, 전원검출용 전압 출력부(21)는 전원단자(VDD)를 피모스 트랜지스터(PM11) 및 엔모스 트랜지스터(NM12)를 연속적으로 통해 접지단자(VSS)에 접속하고, 그 트랜지스터(PM11),(NM12)의 접속점을 콘덴서용 피모스 트랜지스터(PM12), (PM13)를 연속적으로 통해 접지단자(VSS)에 접속하며, 그 트랜지스터(PM12),(PM13)의 접속점을 엔모스 트랜지스터(NM11)를 통해 접지단자(VSS)에 접속한 후 반전된전압검출 인에이블신호의 단자를 상기 트랜지스터(PM11),(NM11,NM12)의 게이트에 각각 접속하고, 상기 콘덴서용 피모스 트랜지스터(PM12),(PM13)의 접속점을 상위의 전원검출용 전압단자(VR)에 접속하여 하나의 전압 출력회로를 구성하고 이와 동일한 구성으로 되어 하위의 전원검출용 전압(VBO)을 출력하는 전압 출력회로로 구성한 것을 특징으로 하는 플래시 이이피롬의 전원 검출회로.
  3. 소오스와 드레인이 전원단자(VDD)와 접지단자(VSS)에 각기 접속되고 게이트가 공통접속된 두쌍의 콘덴서를 이용하여 전원단자전압(VDD)으로 부터 소정 레벨의 전압을 각각 충전하고 이를 상,하위의 전원검출용 전압(VR),(VBO)으로 출력하는 전원검출용 전압 출력부(21)와; 상기 전원검출용 전압(VR),(VBO)을 기준전압(Vref1),(Vref2)과 각각 비교출력하는 전압 비교부(22A),(22B)와; 전압검출 인에이블신호(VDET_EN)에 의해 제어되는 전송게이트를 통해 상기 전압 비교부(22A),(22B)의 출력단과 선택적으로 접속되어 그 전압 비교부(22A),(22B)에서 비교검출된 전압(VDD_F),(VDD_S)을 래치하는 래치부(33)와; 디스에이블 구간에 비하여 훨씬 짧은 인에이블 구간을 갖고 스탠바이 클럭신호와 같은 주파수를 갖는 전압검출 인에이블신호(VDET_EN)를 출력하는 인에이블신호 발생부(24)와; 상기 전압검출 인에이블신호(VDET_EN)에 동기하여 상기 전원검출용 전압 출력부(21) 및 전압 비교부(22A),(22B)를 인에이블 상태로 절환시키는 전원검출 제어부(25)로 구성한 것을 특징으로 하는 플래시 이이피롬의 전원 검출회로.
KR1019980004146A 1998-02-12 1998-02-12 플래시이이피롬의전원검출회로 KR100295645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004146A KR100295645B1 (ko) 1998-02-12 1998-02-12 플래시이이피롬의전원검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004146A KR100295645B1 (ko) 1998-02-12 1998-02-12 플래시이이피롬의전원검출회로

Publications (2)

Publication Number Publication Date
KR19990069720A KR19990069720A (ko) 1999-09-06
KR100295645B1 true KR100295645B1 (ko) 2001-08-07

Family

ID=37527867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004146A KR100295645B1 (ko) 1998-02-12 1998-02-12 플래시이이피롬의전원검출회로

Country Status (1)

Country Link
KR (1) KR100295645B1 (ko)

Also Published As

Publication number Publication date
KR19990069720A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
KR100422588B1 (ko) 파워 업 신호 발생 장치
KR940010419B1 (ko) 반도체집적회로
KR100480916B1 (ko) 전류 소모를 줄인 입력 버퍼 회로
KR100430858B1 (ko) 리세트 장치, 반도체 ｉｃ장치, 및 반도체 기억장치
KR950000499B1 (ko) 반도체 기억장치
US6483357B2 (en) Semiconductor device reduced in through current
WO2001025803A1 (en) Magnetic digital signal coupler monitor
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
KR100200723B1 (ko) 온도 감지기를 구비한 전압 제어 오실레이터
EP2847868A1 (en) Inverter-and-switched-capacitor-based squelch detector apparatus and method
KR100295645B1 (ko) 플래시이이피롬의전원검출회로
CN109818411B (zh) 一种适用于电源突变的电源开关电路、芯片及供电***
KR100268801B1 (ko) 반도체 메모리 소자의 파워업 장치
KR100265594B1 (ko) 파워-업회로
KR100338960B1 (ko) 전원불량 감지회로
KR100680951B1 (ko) 메모리 장치용 고전압 발생장치
KR100370168B1 (ko) 비트라인 프리차지 회로
KR100204797B1 (ko) 메모리 데이터 라인의 프리차지 전위 발생장치
JP3588533B2 (ja) 電圧監視回路
KR100223672B1 (ko) 커플링현상에 의한 액티브 피크 전류를 방지하기위한 반도체 장치
KR100275134B1 (ko) 주파수검출기
KR100256129B1 (ko) 기판 바이어스전위 발생장치
KR100557569B1 (ko) 차지 펌프 회로
KR100710642B1 (ko) 반도체 소자의 파워 업 회로
KR100557613B1 (ko) 저전압 감지회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee