KR100287393B1 - 기판용 부착 패드 및 땜납 상호접속부의 형성방법 - Google Patents

기판용 부착 패드 및 땜납 상호접속부의 형성방법 Download PDF

Info

Publication number
KR100287393B1
KR100287393B1 KR1019970055211A KR19970055211A KR100287393B1 KR 100287393 B1 KR100287393 B1 KR 100287393B1 KR 1019970055211 A KR1019970055211 A KR 1019970055211A KR 19970055211 A KR19970055211 A KR 19970055211A KR 100287393 B1 KR100287393 B1 KR 100287393B1
Authority
KR
South Korea
Prior art keywords
layer
solder
pad
substrate
flat planar
Prior art date
Application number
KR1019970055211A
Other languages
English (en)
Other versions
KR19980079438A (ko
Inventor
키셔 브이 데사이
어미트 케이 사켈
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19980079438A publication Critical patent/KR19980079438A/ko
Application granted granted Critical
Publication of KR100287393B1 publication Critical patent/KR100287393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩 또는 볼 그리드 어레이 모듈을 지지 기판에 부착하기 위한 부착 패드는 계단형 또는 경사진 구조를 포함한다. 이 구조는 그 위에 부착된 땜납을 갖는 적어도 하나의 땜납 습윤성 금속층 또는 합금층으로 구성된다. 계단형 또는 경사진 구조는 피로 균열이 부착 패드상의 X-Y 평면으로 전파되는 것을 방지한다.

Description

기판용 부착 패드 및 땜납 상호접속부의 형성방법{SUBSTRATE STRUCTURE AND METHOD FOR IMPROVING ATTACHMENT RELIABILITY OF SEMICONDUCTOR CHIPS AND MODULES}
본 발명은 반도체 칩을 지지 기판에 부착하는 방법 및 구조에 관한 것으로, 특히 인쇄 회로 기판 및 칩 캐리어상에 장착된 볼 그리드 어레이(ball grid array : BGA) 모듈과 플립 칩의 결합성(integrity)을 개선하기 위한 방법 및 구조에 관한 것이다.
땜납 볼 접속(solder ball connections)은 반도체 칩과 지지 기판을 전기적으로 접속하는데 매우 성공적인 것으로 실증되었다. 기판 표면은 땜납 비습윤성을 갖기 때문에, 전형적으로 Pb/Sn(납/주석)의 땜납으로 형성된 땜납 볼은 기판 표면에 직접적으로 접합되지 않는다. 따라서, 부착을 용이하게 하기 위해서 두 표면사이에 중간 패드 구조가 사용되는 것이 바람직하다. 오와다(Owada) 등의 미국 특허 제 5,027,188 호는 반도체 집적회로 장치와, 특히 반도체 칩이 땜납 범프(solder bumps)를 통해 기판에 장착되는 소위 "플립-칩" 시스템의 반도체 집적회로 장치에 적용하는 경우에 유용한 기술을 개시하고 있다.
더욱 특히, 세라믹 볼 그리드 어레이(ceramic ball grid array : CBGA) 모듈 및 테이프 볼 그리드 어레이(tape ball grid array : TBGA) 모듈과 같은 모듈을 포함하는 영역 어레이 패키지(area array package) 또는 볼 그리드 어레이 모듈은 전형적으로 패키지의 하측면상에 90/10 중량％의 Pb/Sn 땜납 볼을 갖는다. 이들 땜납 볼은 63/37의 Pb/Sn 공정 땜납 페이스트를 리플로우(reflow)하는 것에 의하여 인쇄 회로 기판상에 있는 부착 패드, 통상 구리(Cu) 패드에 접속된다.
도 1은 인쇄 회로 기판(PCB)과 같은 지지 기판(5)과 예를 들어 Pb/Sn 합금의땜납 볼(25)사이에 개재되어 있는 부착 패드(15)를 도시한 것이다. 공정 땜납, 예를 들어 Pb/Sn은 리플로우되어 땜납 볼(25)을 부착 패드(15)에 접합한다.
도 2a 내지 도 2c는 종래기술의 추가 도면을 도시한 것이다. 도 2a에는 평탄한 Cu 접합 또는 부착 패드(10)를 갖는 볼 그리드 어레이 패키지에 대한 종래의 인쇄 회로 기판 풋프린트(footprint)가 도시되어 있다. 패드(10)는 관련 비아(via)(11)를 갖는다. 이 비아(11)는 땜납 마스크 댐(solder mask dam)(12)으로 덮혀진 아령형 부재(dogbone)를 통해서 패드(10)에 접속된다. 땜납 마스크 댐(12)은 볼 그리드 어레이 패키지가 인쇄 회로 기판에 부착될 때 공정 땜납이 비아(11)내로 진입되는 것을 방지한다.
도 2b는 도 2a의 부착 패드(10)의 2B-2B 선의 단면도를 도시한 것이다. 이 부착 패드(10)의 전형적인 두께는 38㎛ 내지 64㎛(0.0015인치 내지 0.0025인치) 이고, 그의 폭 또는 직경은 610㎛ 내지 762㎛(0.024인치 내지 0.030인치) 이다. 도 2c는 회로 기판(14)상에 장착된 도 2a의 부착 패드(10) 및 비아(11)를 통과하는 2C-2C 선의 단면도를 도시한 것이다.
세라믹 볼 그리드 어레이 모듈은 통상 모든 볼 그리드 어레이 모듈중에서 신뢰성이 가장 낮다. 신뢰성의 문제는 세라믹 볼 그리드 어레이 모듈의 크기를 약 32㎜(1.26인치)로 제한한다. 종래기술의 신뢰성 증대는 기판 측면에 대향되어 있는 조립체의 모듈 측면에 있다. 신뢰성을 개선하기 위한 가능한 변형예는 세라믹 칼럼 그리드 어레이(ceramic column grid array : CCGA) 모듈, 테이프 볼 그리드 어레이 모듈 또는 플라스틱 볼 그리드 어레이(PBGA) 모듈을 사용하는 것이며, 이들 모듈의 각각은 그 자체의 결함을 갖는다. 세라믹 칼럼 그리드 어레이 모듈은 손상을 받기 쉬우며 또 높은 프로파일(profile)을 갖는다. 테이프 볼 그리드 어레이 모듈은 산업분야에서 아직 확증되지 않았으며, 플라스틱 볼 그리드 어레이 모듈은 습기에 민감하다.
볼 그리드 어레이 패키지의 경우, 패키지와 회로 기판간의 제 2 레벨 부착의 신뢰성은 열 피로에 의해 제한되는데, 이 열 피로는 균열이 땜납 접합부의 회로 기판 측면에서 시작되고 전파되게 유발하여, 궁극적으로 완전한 파열과 전기적 개로 상태(open)를 유도한다.
가속 열 사이클(accelerated thermal cycles : ATC)과 기계적인 휨 응력(mechanical deflection stress : MDS)에 의한 신뢰성 시험은 도 3에 도시된 바와 같이, 모듈과 인쇄 회로 기판의 땜납 접합부가 궁극적으로 균열 성장 메카니즘에 의해서 파손된다는 것을 보여주고 있다. 도 3은 도 1에 도시한 것과 유사한 전형적인 볼 그리드 어레이(30)와 인쇄 회로 기판(32)의 땜납 접합부를 도시한 것으로, 땜납 접합부가 열 피로로 인하여 파손된 후의 상태를 도시한 것이다. 피로 균열(34)이 X-Y 평면에서 땜납 접합부를 횡단하는 것으로 관찰된다. 파손은 땜납 접합부의 지지 기판 측면[인쇄 회로 기판(32)의 측면]에서 발생한다. 균열(34)은 Cu 패드(33) 바로 위에서 시작되어, Cu-Sn 금속간층에 근접하고, 그 다음에 이 균열(34)은 X-Y 평면으로 전파되어, 궁극적으로 땜납 접합부를 패드(33)로부터 분리하여 전기적 개로 상태를 형성한다. 균열(34)은 X-Y 평면에서 성장하게 되는데, 그 이유는 볼 그리드 어레이 모듈(30)과 인쇄 회로 기판(32)의 차등 팽창(및 수축)으로 인한 변형이 X-Y 평면에서 최대가 되기 때문이다. 다시 말해서, 균열(34)은 Cu 패드(33)에 평행한 평면으로 성장한다. 또한, 균열(34)은 금속간층에 근접하여 전파된다.
균열은 변형이 수직 또는 Z방향에서 비교적 작기 때문에 그 방향으로 전파되지 않는다. 균열이 성장하여 땜납 접합부를 분리시키는데 필요한 시간(또는 열 사이클의 수)은 변형의 크기에 반비례하고 그리고 인쇄 회로 기판 패드의 면적(또는 직경)에 정비례한다.
세라믹 볼 그리드 어레이 및 테이프 볼 그리드 어레이 패키지의 한계 열 피로 수명, 특히 세라믹 볼 그리드 어레이 패키지의 한계 열 피로 수명은 그들의 적용 범위를 제한하였다. 또한 이것은 영역 어레이의 크기와 기능적 입력/출력(I/O's)의 수를 제한하였는데, 그 이유는 최대 변형의 크기가 본체의 크기에 비례하여 증가하기 때문이다. 최대의 변형이 모서리 접합부에서 발생하게 되는데, 이것은 변형이 중립 지점(neutral point)으로부터의 거리(DNP)에 비례하기 때문이다. 어레이 크기의 증가는 모서리 접합부들의 중립 지점으로부터의 거리가 증가하고 그리고 이들이 더 작은 크기의 모듈의 경우보다 빨리 파손되게 한다는 것을 의미한다.
특히, 인쇄 회로 기판에 대한 세라믹 본체의 열팽창 계수(CTE)의 총체적 불일치로 인하여, 세라믹 볼 그리드 어레이 패키지는 단지 적당한 정도의 신뢰성을 가진다. 세라믹 볼 그리드 어레이 패키지가 튼튼하고 다수의 장점을 가질지라도, 그의 한정된 제 2 레벨 부착 신뢰성은 그 적용 범위를 제한한다. 부착 신뢰성이 향상된다면, 응용 범위는 확장될 것이며, 또한 사용가능한 입력/출력의 수 및 패키지의 크기도 현재의 최대 크기인 32㎜(1.26인치) 보다도 증가될 수 있다. 테이프 볼 그리드 어레이 패키지의 경우, 부착 신뢰성이 향상된다면, 본체의 크기가 증가될 수 있거나, 또는 어레이의 피치는 더 작은 인쇄 회로 기판 패드를 제공함으로써 감소될 수 있다. 이들 양자의 경우에 있어서, 입력/출력의 수는 증가할 것이다.
인쇄 회로 기판에 칩을 접합하는데 사용되는 종래의 구조는, 인쇄 회로 기판의 상측에 형성한 다음에 45°각도의 금속 패드 측벽으로 금속처리한 홈(grooves)을 포함한다. 다른 공정이 감법 에칭(subtractive etching)에 의해서 마스크로서 사용되는 Pb/Sn 땜납 주위에 계단형 Cu/Sn 패드를 형성하며, 그에 따라 계단부가 패드 주위에 형성된다. 또 다른 공정은 플라스틱 칩 홀더(holder)내에 형성된 다수의 공동을 사용하며, 이들 공동은 크롬/구리(Cr/Cu)로 금속화된다. 또 다른 공정은 기판내에 공동을 형성한 다음에, 45°각도의 복합 금속 측벽을 사용하여 계단형 패드를 형성하는 것을 포함한다. 종래 기술은 에지 응력을 감소시키는 것에 관한 것이지만, X-Y 방향에서의 균열 전파를 감소시키는 것에 관한 것은 아니다.
반도체 칩과 지지 기판의 접속에 대한 기술이 잘 개발되어 있더라도, 이 기술분야에 내재되어 있는 약간의 문제점들이 남아 있다. 한가지 특별한 문제점은 균열이 열 피로로 인하여 땜납 접합부의 회로 기판 측면에 형성된다는 것이다. 따라서, 영역 어레이 패키지와 지지 기판간의 접속의 신뢰성을 증가시키기 위한 방법 및 구조에 관한 필요성이 존재한다.
본 발명은 중간의 부착 또는 접합 패드 구조상에 존재하는 균열의 전파 방향을 변경함으로써 영역 어레이 패키지와 지지 기판간의 접속의 신뢰성을 향상시키기기 위한 방법 및 구조를 제공한다.
본 발명에 있어서, 계단부 또는 경사부가 중간 패드의 구조내에 병합된다. 볼 그리드 어레이 파손은 균열이 구리 패드 바로 위에서 시작되어, Cu-Sn 금속간층에 근접하고, X-Y 평면으로 전파되는 것에 의하여 발생되기 때문에, 계단부는 균열이 Z-방향으로 이동되도록 하여, 전파를 지연시키고 신뢰성을 증가시킨다.
본 발명은 기판상에 형성된 제 1 층과, 계단 구조와 같은 돌출된 구조를 형성하도록 상기 제 1 층의 주변부내에서 상기 제 1 층위에 형성된 제 2 층을 구비한 부착 패드를 제공한다. 땜납의 덩어리(mass of solder)는 상기 돌출된 구조위에 부착된다. 바람직하게는, 제 1 층과 제 2 층은 각기 구리, 코발트, 니켈, 백금, 팔라듐 및 그의 합금중 적어도 하나를 포함한다. 땜납은 바람직하게는 납과 주석을 포함한다.
본 발명의 범위내에 속하는 추가 실시예는 경사진 구조, 에칭된 구조 및 요부 또는 공동 구조의 사용을 포함한다.
본 발명의 전술한 관점과 기타 다른 관점은 첨부 도면과 관련하여 본 발명의 이하의 상세한 설명을 참조하면 분명하게 될 것이다.
도 1은 지지 기판에 장착된 종래의 땜납 볼의 측면도,
도 2a는 볼 그리드 어레이 패키지용 종래의 인쇄 회로 기판(PCB) 풋프린트(footprint)의 평면도,
도 2b는 도 2a의 인쇄 회로 기판 풋프린트의 2B-2B 선 단면도,
도 2c는 도 2a의 인쇄 회로 기판 풋프린트의 2C-2C 선 단면도,
도 3은 종래의 접합의 실패예를 나타낸 측면도,
도 4a는 본 발명에 따른 볼 그리드 어레이 패키지용 인쇄 회로 기판 풋프린트의 평면도,
도 4b는 도 4a의 인쇄 회로 기판 풋프린트의 4B-4B 선 단면도,
도 4c는 도 4a의 인쇄 회로 기판 풋프린트의 4C-4C 선 단면도,
도 5a는 도 4b의 부착 패드상에 장착된 땜납 볼과 볼 그리드 어레이의 측면도,
도 5b는 도 4b의 부착 패드상에 장착된 플립 칩의 측면도,
도 6a는 본 발명에 따른 다른 예시적인 부착 패드의 측면도,
도 6b는 도 6a의 부착 패드상에 장착된 땜납 볼의 측면도,
도 7a는 본 발명에 따른 또 다른 예시적인 부착 패드의 측면도,
도 7b는 도 7a 의 부착 패드상에 장착된 예시적인 볼 그리드 어레이의 측면도,
도 7c는 도 7a의 부착 패드상에 장착된 다른 예시적인 볼 그리드 어레이의 땜납 볼의 측면도,
도 8a는 본 발명에 따른 또 다른 예시적인 부착 패드의 측면도,
도 8b는 도 8a의 부착 패드상에 장착된 예시적인 볼 그리드 어레이의 측면도,
도 8c는 본 발명에 따른 또 다른 예시적인 부착 패드의 측면도,
도 9a는 본 발명에 따른 또 다른 예시적인 부착 패드의 측면도,
도 9b는 도 9a의 예시적인 부착 패드의 평면도.
도면의 주요부분에 대한 부호의 설명
50, 602, 622, 710, : 계단형 패드
57 : 기판 표면 604,706, 728, 804,903 : 기판
606, 720, 806, 906 1006 : 볼 그리드 어레이 모듈
610 : 땜납 볼 612, 740, 815, 915 : 공정 땜납
624 : 칩 캐리어 626 : 플립 칩
632 : 땜납 범프 630 : 공정물
704 : 공동 710, 802, 902, 920 : 부착 패드
730 : 포토레지스트
본 발명은 지지 기판상에 형성된 부착 패드 및 그의 제조 방법에 관한 것이다. 본 발명은 볼 그리드 어레이(BGA) 모듈 및 플립 칩과 같은 반도체 칩을 인쇄 회로 기판(PCB), 마이크로일렉트로닉 회로 카드, 임의의 유기물 또는 세라믹 칩 캐리어 또는 유기물 회로 기판과 같은 기판에 접합하는데 사용된다. 계단부 또는 경사부가 패드내에 설치되어 X-Y 평면으로의 균열 전파를 지연 또는 방지하여 열 피로 수명을 개선시키며, 그에 따라 신뢰성을 향상시킨다. 열 피로에 의한 균열은 X-Y 평면으로 성장하기 때문에, X-Y 평면으로의 그 성장을 방지하고 그리고 균열이 수직방향(Z-평면)으로 이동하도록 유도하는 구조에 의하여 장치의 피로 수명을 증가시킨다.
본 발명에 따른 예시적인 구조가 도 4a 내지 도 4c에 도시되어 있다. 도 4a 내지 도 4c는 도 2a 내지 도 2c에 관하여 전술한 것과 유사한 구성요소를 포함한다. 이들 구성요소는 동일하게 표시되어 있고, 그 설명은 간결성을 위해 생략한다.
도 4a는 본 발명의 계단형 패드(50)의 평면도를 도시한 것이다. 이 패드는 바람직하게는 구리(Cu)이지만, 코발트(Co), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 또는 용융된 땜납에 의해 습윤가능한 임의의 다른 금속 또는 합금일 수도 있다. 계단형 Cu 패드(50)는 베이스 패드(base pad)(56)위에 형성된 계단형 패드(53)로 구성된다. 이 베이스 패드(56)는 도 2a에 도시한 바와 같은 종래 기술의 패드(10)와 실질적으로 동일하다. 예시적인 평면도에서, 계단형 패드(53)는 실질적으로 원형 베이스 패드(56)와 동심인 실질적으로 원형의 형상을 가진다. 이 패드는 도 5 내지 도 9와 관련하여 이하에서 설명하는 바와 같은 사각형 및 편심의 원형을 비롯한 다른 형상일 수 있지만, 그러나 이러한 형상에 한정되는 것은 아니다. 양 패드(53, 56)는 도금 또는 진공 증착과 같은 종래의 기술에 의해서 형성된다. 양 패드는 함께 또는 개별적으로 형성될 수 있으며, 또 동일한 재료 또는 상이한 재료로 형성될 수 있다.
도 4b는 도 4a의 4B-4B 선의 단면도를 도시한 것이다. 계단형 패드 (53)의 바람직한 직경은 381㎛ 내지 457㎛(0.015인치 내지 0.018인치) 이고, 그의 바람직한 두께는 63㎛ 내지 76㎛(0.0025인치 내지 0.0030인치) 이다. 베이스 패드(56)는 도 2a의 종래 기술의 패드(10)와 실질적으로 유사하다. 이 베이스 패드(56)의 바람직한 직경은 609㎛ 내지 762㎛(0.024인치 내지 0.030인치) 범위이고, 그의 바람직한 두께는 33㎛ 내지 41㎛(0.0013인치 내지 0.0016인치)의 범위이다. 일반적으로, 인쇄 회로 기판 풋프린트의 설계는 세라믹 볼 그리드 어레이 모듈 및 테이프 볼 그리드 어레이 모듈에 대해 다소 변경된다. 예를 들어, 테이프 볼 그리드 어레이 모듈의 경우, 베이스 패드는 그 직경이 약 635㎛(0.025인치)인 것이 바람직하다. 세라믹 볼 그리드 어레이 모듈의 경우, 베이스 패드는 그 직경이 약 724㎛(0.0285인치)인 것이 바람직하다. 계단형 패드 (53)는 베이스 패드(56)의 직경의 약 60% 내지 약 70%인 직경을 갖는다. 베이스 패드(56)는 기판 표면(57)상에 형성된다.
본 발명의 예시적인 베이스 패드(56)는 종래 기술의 패드(10) 보다 약간 얇다(그의 두께는 33㎛ 내지 41㎛ 또는 0.0013인치 내지 0.0016인치 이다). 종래 기술의 패드(10)는 다소 넓은 범위의 두께(38㎛ 내지 51㎛ 또는 0.0015인치 내지 0.0020인치)를 허용하는데, 이것은 두께 또는 높이가 그다지 중요하지 않기 때문이다. 본 발명의 예시적인 패드 구조에 있어서, 베이스 패드(56)는 접합 패드의 총 높이(베이스 패드의 높이 ＋ 계단형 패드의 높이)를 101㎛ 내지 115㎛ 또는 0.0040인치 내지 0.0045인치의 범위로 유지하기 위해서 십분의 수밀(mil) 더 얇은 것이 바람직하다. 더구나, 계단형 패드 (53)의 높이는 베이스 패드(56)의 직경의 적어도 10%인 것이 바람직하다.
볼 그리드 어레이 모듈을 인쇄 회로 기판에 접합하기 전에, 땜납 페이스트는 인쇄 회로 기판 패드상에 스텐실이 행하여 진다. 볼 그리드 어레이용 스텐실(stencils)은 전형적으로 두께가 152㎛ 내지 203㎛(0.006인치 내지 0.008인치) 이고 그리고 약 762㎛(0.030인치) 직경의 구멍을 갖는다. 따라서, 계단부는 패드에 대한 스텐실 구멍의 정합에 대해 어떠한 문제점도 야기시키지 않는다. 381㎛ 내지 457㎛(0.015인치 내지 0.018인치)의 직경을 갖는 계단형 패드(53)는 762㎛(0.030인치) 크기의 스텐실 구멍내에 용이하게 삽입된다.
도 4c는 도 4a의 4C-4C 선의 계단형 패드(50) 및 비아(11)를 통과하는 단면도를 도시한 것이다. 전술한 바와 같이, 계단형 패드(53)의 높이는 63㎛ 내지 76㎛(0.0025인치 내지 0.0030인치)의 범위인 것이 바람직하다. 이 예시적인 구조에 있어서, 땜납 마스크 댐(12)은 적어도 계단부의 높이와 동일한 것이 바람직하다. 본 발명의 패드 구조의 땜납 마스크 댐(12)은 종래의 패드 구조보다 더 두꺼운데,이것은 계단형 패드(53)를 스크래칭(scratching) 및 기타 다른 손상에 대해 물리적으로 보호하기 위해서, 계단형 패드(53)는 가능한 상당히 땜납 마스크 피막내에 오목하게 형성되는 것이 바람직하기 때문이다. 이러한 더 두꺼운 땜납 댐은 건식 필름 땜납 마스크에 의해서 형성된다.
계단형 패드 구조를 제조하는 일 방법은 베이스 패드를 형성하는 처리 공정을 통하여 종래의 방식으로 패널(panel)을 처리하는 것이다. 이 다음에, 종래의 방법으로 레지스트를 도포하고 패턴화하여 계단형 패드용 개구를 형성한다. 다음에, 종래의 도금 또는 진공 증착을 사용하여 계단형 패드를 제조한다.
도 5a는 볼 그리드 어레이 모듈용 장착 패드로서 사용되는 도 4b의 예시적인 계단형 부착 패드를 도시한 것이다. 이 예시적인 실시예에 있어서, 계단형 패드(602)는 바람직하게는 구리로 이루어지고, 인쇄 회로 기판(604)의 표면상에 형성된다. 볼 그리드 어레이 모듈(606)의 표면은 장착용으로 사용되는 패드(608)를 갖는다. 이 예시적인 실시예에 있어서, 패드(608)는 89㎛(0.0035인치)의 소망 직경을 가지며 그리고 Ni로 도금되지만, 종래의 임의의 패드 크기 및 재료가 사용될 수 있다. 땜납 볼(610)은 직경이 89㎛(0.0035인치)인 95/5 또는 90/10의 Pb/Sn과 같은 고함량 납의 땜납인 것이 바람직하다. 이 땜납 볼(610)은 바람직하게는 Pb/Sn인 공정 땜납(eutectic solder)(612)과 두 패드(602, 608) 사이에 장착된다. 땜납 접합부는 땜납이 리플로우(용융)되는 때에 형성된다.
보다 상세하게는, 저융점(LMP) 땜납(612, 614)은 각기 양 본딩 패드(602, 608)에 도포된다. 고융점(HMP) 땜납 볼(610)은 저융점 땜납(612, 614)과 접촉하여 배치되며, 이 조립체는 가열되어 저융점 땜납(612, 614)을 용융시키고, 그 다음에 이것은 비용융된 고융점 땜납 볼(610)을 적신다.
"저융점" 및 "고융점"의 용어는 이들에 연관된 특정한 온도를 갖는다는 것을 의미하는 것은 아니다. 본 발명의 요건은 부착 패드에 도포되는 땜납(612, 614)이 고융점 땜납 볼(610)의 융점보다 낮은 융점을 갖도록 하는 것이다. 적절한 재료의 예는 저융점 재료에 대해 37/63 중량％의 Pb/Sn의 공정 땜납을 포함하며, 고융점 재료에 대해 90/10 중량％의 Pb/Sn의 비공정 땜납 조성물을 포함한다. 본 발명에 적용가능한 재료의 종류는 광범위하지만, 그 재료의 대부분은 땜납 접속에 연관된 기술분야에 걸쳐 개시되어 있다.
저융점 땜납 페이스트를 고융점 볼에 도포(스크린)하고 그리고 다음에 본딩 표면(패드)을 저융점 땜납과 접촉시키는 것에 의하여, 저융점 땜납 페이스트와 고융점 볼을 본딩 패드에 부착하는 것이 가능하다. 또 다른 방법은 페이스트상의 저융점 땜납을 본딩 패드 위에 스크린하고 그리고 그 다음에 고융점 볼과 저융점 땜납을 접촉되게 하는 것이다. 이 도포 공정의 순서는 본 발명에 중요한 것은 아니다.
본 발명에 따르면, 패드(608), 저융점 땜납(614) 및 고융점 볼(610)을 갖는 볼 그리드 어레이 모듈(606)은 패드(602) 및 저융점 땜납(612)을 갖는 인쇄 회로 기판(604)에 접촉된다. 상기 볼 그리드 어레이 모듈(606) 및 인쇄 회로 기판(604)은 저융점 땜납(612, 614)을 리플로우(용융)시키기에 충분한 온도로 가열되지만, 이 온도는 고융점 땜납 볼(610)을 용융하기에는 충분하지 않다. 볼 그리드 어레이 모듈(606)상의 본딩 패드(608)에 부착되어 있는 저융점 땜납은 고융점 볼(610)을 적실 것이고, 접속이 달성될 것이다.
볼 그리드 어레이/볼 조립체를 기판에 접합하기 전에, 외측 접속 표면에서, 인쇄 회로 기판(604)과 관련되어 있는 저융점 땜납을 본딩 패드(602)에 직접적으로 도포하거나 또는 고융점 볼(610)에 도포할 수도 있다는 것을 주목해야 되고, 이것은 당업자에게는 명료한 사항이다. 저융점 땜납(612)은 볼 그리드 어레이 조립체의 부가 부분으로서 고융점 볼(610)에 도포될 수 있으며, 그에 따라 이 볼 그리드 어레이 조립체는 볼 그리드 어레이(606), 저융점 땜납(614), 고융점 땜납 볼(610) 및 저융점 땜납(612)으로 구성될 것이다. 후자의 방법이 선택된다면, 조립된 부품은 표면에 습윤가능한 계단형 패드(wettable stepped pad)(602)만을 갖는 인쇄 회로 기판(604)에 접촉될 수도 있으며, 또한 볼 그리드 어레이 조립체 및 인쇄 회로 기판은 상기한 바와 같이 볼 그리드 어레이상에 배치되고 그리고 인쇄 회로 기판상의 본딩 패드와 접촉되어 있는 저융점 땜납을 리플로우시키기에 충분한 온도로 가열될 수도 있다. 볼과 인쇄 회로 기판간의 계면에 사용되는 저융점 땜납(612)은 제 3의 땜납 조성물일 수 있으며 또는 볼 그리드 어레이와 볼간의 계면에 사용되는 저융점 땜납(614)과 동일한 저융점 땜납일 수 있다. 전술한 리플로우 재료와 기술은 본 발명의 모든 실시예에 적용가능하다.
도 5b는 플립 칩용 장착 패드로서 사용되는 도 4b의 예시적인 계단형 부착 패드를 도시한 것이다. 이 예시적인 실시예에 있어서, 계단형 패드(622)는 칩 캐리어(624)의 표면상에 형성된다. 플립 칩(626)의 표면은 바람직하게는 95/5의 Pb/Sn과 같은 고융점 땜납으로 이루어진 땜납 범프(solder bump)(632)를 장착하기 위해 사용되는 패드(628)를 가진다. 공정물(630)은 바람직하게는 37/63의 Pb/Sn으로 이루어지며, 계단형 패드(622)상에 배치된다. 접속부는 공정물(630)이 리플로우되는 때에 형성된다.
도 6a는 본 발명에 따른 다른 예시적인 부착 패드의 측면도를 도시한 것이다. 도 6a에서, 바람직하게는 도금된 Cu로 이루어진 재료층(702)이 기판(706)내의 요부 또는 공동(cavity)(704)의 벽부와 바닥부상에 형성된다. 공동의 벽부(708)에 의해 형성된 계단부는 공동(704)의 측면상에 계단형 부착 패드(710)를 형성한다. 공동(704)은 포토레지스트가 도포되고, 패턴화되며, 노광되고 그리고 현상되는 종래의 마스킹 기술에 의해 제조된다. 바람직하게는, 공동의 깊이는 패드의 두께보다 크며, 또한 공동의 깊이는 공동의 직경보다 작다. 공동의 직경은 패드의 직경의 40% 내지 100%인 것이 더욱 바람직하다.
도 6b는 도 6a의 부착 패드 구조상에 장착된 볼 그리드 어레이 모듈의 땜납 볼의 측면도를 도시한 것이다. 이 예시적인 실시예에 있어서, 계단형 부착 패드(710)는 바람직하게 Cu로 이루어지며, 인쇄 회로 기판(728)의 표면상에 패턴화된 포토레지스트(730)에 의해 형성된 공동(704)으로부터 형성된다. 볼 그리드 어레이(720)의 표면은 장착용으로 사용되는 패드(726)를 가진다. 땜납 볼(735)은 바람직하게는 90/10의 Pb/Sn으로 이루어지며, 바람직하게는 Pb/Sn의 공정 땜납(740)과 패드(710, 726) 사이에 장착된다. 공정 땜납(740)은 리플로우되어 접합부를 형성한다. 이러한 구조 및 기술은 또한 지지 기판에 플립 칩과 같은 다른 반도체 칩을 장착하는데 사용될 수 있다.
도 7a는 본 발명에 따른 다른 예시적인 부착 패드의 측면도를 도시한 것이다. 도 7a에서, 기판(804)상의 부착 패드(802)는 도 4b에 도시된 바와 같은 계단부를 갖는 것보다는 경사진 측벽을 갖는다. 경사진 측벽은 전술한 계단형 패드와 유사하게 X-Y 평면으로의 균열 전파를 감소시키므로, 보다 신뢰성있는 조립체를 형성한다. 바람직하게는, 패드의 상면의 직경은 하면의 직경의 약 30% 내지 약 70% 이다. 패드의 측면과 기판사이의 각도는 적어도 30도인 것이 바람직하며, 약 45도인 것이 더욱 바람직하다.
도 7b는 도 7a의 경사진 부착 패드상에 장착된 예시적인 볼 그리드 어레이 모듈의 측면도를 도시한 것이다. 이 예시적인 실시예에 있어서, 경사진 패드(802)는 바람직하게는 Cu로 이루어지며, 인쇄 회로 기판(804)의 표면상에 형성된다. 볼 그리드 어레이(806)의 표면은 장착용으로 사용되는 패드(808)를 가진다. 공정 땜납(815)은 바람직하게는 Pb/Sn로 이루어지며, 두 패드(802, 808)사이에 배치되고, 또 리플로우되어 접합부를 형성한다.
도 7c는 도 5a와 유사하게 도 7a의 부착 패드에 장착된 다른 예시적인 볼 그리드 어레이 모듈의 땜납 볼의 측면도를 도시한 것이다. 이 예시적인 실시예에 있어서, 경사진 패드(802)는 인쇄 회로 기판(804)의 표면상에 형성된다. 볼 그리드 어레이(806)의 표면은 장착용으로 사용되는 패드(808)를 갖는다. 땜납 볼(810)은 바람직하게는 90/10의 Pb/Sn으로 이루어지며, 바람직하게는 Pb/Sn의 공정 땜납(815)과 두 패드(802, 808)사이에 장착된다. 접합부는 공정 땜납(815)을 리플로우하는 것에 의하여 형성된다.
경사진 측벽을 갖는 전술한 부착 패드는 도금, 진공 증착 및 습식 에칭(wet etching) 또는 건식 에칭(dry etching)과 같은 종래의 처리 기술을 사용하여 제조된다.
도 8a는 본 발명에 따른 다른 예시적인 부착 패드의 측면도를 도시한 것이다. 도 8a에 있어서, 부착 패드(902)는 도 4b에서와 같은 계단부보다는 에칭된 측벽(905)을 가지며 그리고 지지 기판(903)상에 형성된다. 에칭된 측벽(905)은 종래의 습식 또는 건식 에칭 기술을 사용하여 제조 공정 동안에 형성된다. 에칭된 패드를 형성하는 감법 마스크 에칭은 계단부의 에지 주위에 필렛(fillet)을 잔류시킬 가능성이 있다는 점을 주목하여야 한다.
도 8b는 도 8a의 부착 패드상에 장착된 예시적인 볼 그리드 어레이 모듈의 측면도를 도시한 것이다. 이 예시적인 실시예에 있어서, 에칭된 패드(902)는 바람직하게는 Cu로 이루어지며, 인쇄 회로 기판의 표면(904)상에 형성된다. 볼 그리드 어레이(906)의 표면은 장착용으로 사용되는 패드(908)를 갖는다. 공정 땜납(915)은 바람직하게는 Pb/Sn으로 이루어지며, 두 패드(902, 908)사이에 배치된다. 땜납은 리플로우되어 접합부를 형성한다.
도 8c는 본 발명에 따른 다른 예시적인 부착 패드의 측면도를 도시한 것이다. 도 8c에서, 부착 패드(920)는 계단부(924)와 조합된 에칭 측벽(922)을 갖는다.
도 9a는 본 발명에 따른 다른 예시적인 부착 패드의 측면도를 도시한 것이다. 도 9a에서, 상측 패드(1002)는 하측 패드(1004)상에 형성되며, 이 하측 패드는 지지 기판(1006)의 표면상에 형성된다. 이것은 도 4b와 유사하다. 그러나, 도 9b에 도시한 바와 같이, 상측 패드(1002)는 하측 패드(1004)에 대해 편심되어 위치한다. 상측 패드(1002)는 하측 패드(1004)의 측부에 배치된다. 이 예시적인 패드 구조는 전술한 볼 그리드 어레이 또는 플립 칩 부착 구조의 어느 것에도 사용될 수 있다.
본 발명이 어떤 특정한 실시예를 참조하여 도시되고 설명되어 있지만, 도시된 세부사항에 한정되는 것으로 의도되어 있지 않다. 다양한 변형이 청구범위의 균등물의 범위내에 속하고 그리고 본 발명을 벗어나지 않고 세부적으로 이루어질 수도 있다.
본 발명의 기판용 부착 패드는 계단형 패드 또는 경사진 패드를 사용하여 볼 그리드 어레이 모듈 등을 기판에 접합함으로써, 균열이 X-Y 평면으로 전파되는 것을 지연 또는 방지하여 열 피로 수명을 개선시킬 수 있고, 볼 그리드 어레이 모듈과 기판간의 부착 신뢰성을 향상시킬 수 있다.

Claims (19)

  1. 기판용 부착 패드에 있어서,
    ① 상기 기판상에 주변부를 갖는 제 1 평탄한 평면층과,
    ② 상기 제 1 평탄한 평면층상에 수직 측벽을 갖는 적어도 하나의 돌출된 구조를 형성하도록 상기 제 1 평탄한 평면층상에서 상기 제 1 평탄한 평면층의 주변부내에 설치된 제 2 평탄한 평면층을 포함하고,
    상기 제 1 및 제 2 평탄한 평면층은 땜납의 덩어리(mass of solder)와 직접 접촉하도록 습윤가능하며,
    상기 제 1 및 제 2 평탄한 평면층은 실질적으로 원형이고 그리고 각각의 직경을 가지며, 상기 제 2 평탄한 평면층의 직경은 상기 제 1 평탄한 평면층의 직경의 30% 내지 70% 범위이고, 상기 제 1 평탄한 평면층은 그의 직경의 적어도 10%의 두께를 가지며,
    상기 기판은 유기물 칩 캐리어, 세라믹 칩 캐리어 및 유기물 회로 기판으로 이루어진 그룹중 하나이고,
    상기 제 1 평탄한 평면층의 상기 두께는 33㎛ 내지 41㎛(0.0013인치 내지 0.0016인치)의 범위이며, 상기 제 2 평탄한 평면층은 63㎛ 내지 76㎛(0.0025인치 내지 0.0030인치) 범위의 두께를 갖는 기판용 부착 패드.
  2. 제 1 항에 있어서,
    상기 돌출된 구조와 상기 제 1 평탄한 평면층의 일부분상에 땜납의 덩어리를 더 포함하는
    기판용 부착 패드.
  3. 제 1 항에 있어서,
    상기 제 1 평탄한 평면층은 금속과 합금중 하나로 이루어지고, 상기 제 2 평탄한 평면층은 금속과 합금중 하나로 이루어지며, 상기 제 1 및 제 2 평탄한 평면층은 땜납 습윤가능한 기판용 부착 패드.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 평탄한 평면층은 각기 구리, 코발트, 니켈, 백금, 팔라듐 및 그의 합금으로 이루어진 그룹중 적어도 하나를 포함하는 기판용 부착 패드.
  5. 제 1 항에 있어서,
    상기 제 2 평탄한 평면층은 상기 제 1 평탄한 평면층과 동심으로 되어 있는 기판용 부착 패드.
  6. 인쇄 회로 기판용 부착 패드에 있어서,
    ① 상기 인쇄 회로 기판상에 피복되며, 상기 인쇄 회로 기판의 일부가 노출되도록 직경과 깊이를 갖는 실질적으로 원형 공동(cavity)을 구비한 절연층과,
    ② 상기 인쇄 회로 기판의 상기 노출된 부분과 상기 절연층의 일부분상에 두께를 갖는 금속층과,
    ③ 상기 금속층상에 설치된 땜납의 덩어리를 포함하는 인쇄 회로 기판용 부착 패드.
  7. 제 6 항에 있어서,
    상기 절연층은 포토레지스트이며, 상기 금속층은 땜납 습윤가능한 금속과 땜납 습윤가능한 합금중 하나로 이루어지는 인쇄 회로 기판용 부착 패드.
  8. 제 6 항에 있어서,
    상기 금속층의 두께는 상기 공동의 깊이보다 실질적으로 작으며, 상기 공동의 깊이는 상기 공동의 직경보다 작은 인쇄 회로 기판용 부착 패드.
  9. 제 6 항에 있어서,
    상기 금속층은 실질적으로 원형이고 직경을 가지며, 상기 공동의 직경은 상기 금속층의 직경의 40% 내지 100%인 인쇄 회로 기판용 부착 패드.
  10. 반도체 장치와 지지 기판상에 개선된 땜납 상호접속부를 형성하기 위한 방법에 있어서,
    ① 상기 지지 기판상에 제 1 층을 부착하고 그리고 상기 제 1 층상에 제 2 층을 부착하는 것에 의하여 상기 지지 기판상에 돌출된 땜납 습윤가능한 패드 구조를 형성하는 단계와,
    ② 상기 형성된 패드 구조상에 땜납층을 부착하는 단계와,
    ③ 대응하는 땜납 습윤가능한 패드가 제공된 상기 반도체 장치를 상기 지지 기판상에 배치하는 단계와,
    ④ 가열하여 상기 땜납층을 리플로우(reflow) 함으로써 상기 반도체 장치상의 상기 패드와 상기 지지 기판상의 상기 패드 구조를 접합하는 단계를 포함하는 땜납 상호접속부의 형성방법.
  11. 제 10 항에 있어서,
    상기 반도체 장치를 상기 지지 기판상에 배치하기 전에, 상기 반도체 장치상의 상기 땜납 습윤가능한 패드위에 추가의 땜납층을 부착하고 그리고 상기 추가의 땜납층상에 땜납 볼을 부착하는 단계를 더 포함하는 땜납 상호접속부의 형성방법.
  12. 제 11 항에 있어서,
    상기 땜납층과 상기 추가의 땜납층내의 상기 땜납은 주석과 납을 포함하며, 상기 제 1 층은 금속과 합금중 하나로 이루어지고, 상기 제 2 층은 금속과 합금중 하나로 이루어지며, 상기 제 1 층과 상기 제 2 층은 각기 구리, 코발트, 니켈, 백금 및 팔라듐으로 이루어진 그룹중 적어도 하나를 포함하는 땜납 상호접속부의 형성방법.
  13. 제 10 항에 있어서,
    상기 제 1 층은 33㎛ 내지 41㎛(0.0013인치 내지 0.0016 인치) 범위의 두께를 가지며, 상기 제 2 층은 63㎛ 내지 76㎛(0.0025인치 내지 0.0030 인치) 범위의 두께를 갖는 땜납 상호접속부의 형성방법.
  14. 집적 회로 카드상에 금속 접점을 형성하는 방법에 있어서,
    ① 상기 집적 회로 카드의 기판상에 제 1 층을 패턴화하고 부착하는 단계와,
    ② 상기 제 1 층상에 제 2 층을 패턴화하고 부착하여 상기 제 1 층상에 적어도 하나의 돌출된 구조를 형성하는 단계와,
    ③ 상기 돌출된 구조와 상기 제 1 층의 일부분위에 땜납을 부착하는 단계를 포함하는 금속 접점의 형성방법.
  15. 제 14 항에 있어서,
    상기 제 1 층은 금속과 합금중 하나로 이루어지고, 상기 제 2 층은 금속과 합금중 하나로 이루어지며, 상기 제 1 층과 제 2 층은 땜납 습윤가능하고, 또한 상기 제 1 층과 상기 제 2 층은 각기 구리, 코발트, 니켈, 백금, 팔라듐 및 그의 합금으로 이루어진 그룹중 적어도 하나를 포함하는 금속 접점의 형성방법.
  16. 제 14 항에 있어서,
    상기 제 1 층과 상기 제 2 층은 도금, 증착 및 에칭으로 이루어진 그룹으로부터 선택된 적어도 하나의 기법에 의해서 패턴화되고 부착되는 금속 접점의 형성방법.
  17. 제 1 항에 있어서,
    상기 제 2 평탄한 평면층은 상기 제 1 평탄한 평면층과 편심으로 되어 있는 기판용 부착 패드.
  18. 기판용 부착 패드에 있어서,
    ① 금속층의 상부로부터 상기 기판으로 외측으로 연장된 곡선형 측벽들을 갖는 금속층과,
    ② 상기 금속층상에 설치된 땜납의 덩어리를 포함하는 기판용 부착 패드.
  19. 기판용 부착 패드에 있어서,
    ① 기판내에 측벽과 바닥부를 갖는 공동을 구비한 기판과,
    ② 상기 기판의 일부와 상기 공동의 측벽 및 바닥부상에 소정 두께로 설치된 금속층과,
    ③ 상기 금속층상에 설치된 땜납의 덩어리를 포함하는 기판용 부착 패드.
KR1019970055211A 1997-03-12 1997-10-27 기판용 부착 패드 및 땜납 상호접속부의 형성방법 KR100287393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/815,238 1997-03-12
US08/815,238 US6002172A (en) 1997-03-12 1997-03-12 Substrate structure and method for improving attachment reliability of semiconductor chips and modules

Publications (2)

Publication Number Publication Date
KR19980079438A KR19980079438A (ko) 1998-11-25
KR100287393B1 true KR100287393B1 (ko) 2001-04-16

Family

ID=25217265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055211A KR100287393B1 (ko) 1997-03-12 1997-10-27 기판용 부착 패드 및 땜납 상호접속부의 형성방법

Country Status (4)

Country Link
US (3) US6002172A (ko)
JP (1) JPH10256315A (ko)
KR (1) KR100287393B1 (ko)
TW (1) TW368708B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10448508B2 (en) 2016-03-22 2019-10-15 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
US6137063A (en) 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
SE514520C2 (sv) * 1998-03-05 2001-03-05 Etchtech Sweden Ab Mönsterkort, substrat eller halvledarbricka med en ledare med etsad ytstruktur
JP2000124348A (ja) * 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd Ｖｌｓｉパッケージ
US6528890B1 (en) * 1998-12-01 2003-03-04 Micron Technology, Inc. Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
US6259039B1 (en) * 1998-12-29 2001-07-10 Intel Corporation Surface mount connector with pins in vias
AU3623000A (en) * 1999-03-10 2000-09-28 Tessera, Inc. Microelectronic joining processes
EP1039527A3 (en) * 1999-03-24 2002-03-06 Shinko Electric Industries Co. Ltd. Semiconductor device mounting structure
JP3209977B2 (ja) * 1999-04-02 2001-09-17 沖電気工業株式会社 半導体モジュ−ル
DE19915245A1 (de) * 1999-04-03 2000-10-05 Philips Corp Intellectual Pty Verfahren zur Herstellung von elektronischen Bauelementen mit Streifenleitungen
US6310301B1 (en) * 1999-04-08 2001-10-30 Randy T. Heinrich Inter-substrate conductive mount for a circuit board, circuit board and power magnetic device employing the same
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
US6297562B1 (en) 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
FR2799578B1 (fr) * 1999-10-08 2003-07-18 St Microelectronics Sa Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
US6787918B1 (en) * 2000-06-02 2004-09-07 Siliconware Precision Industries Co., Ltd. Substrate structure of flip chip package
US6989591B1 (en) * 2000-07-18 2006-01-24 Atmel Grenoble S.A. Method for making an integrated circuit of the surface-mount type and resulting circuit
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US20040038452A1 (en) * 2001-05-30 2004-02-26 Siliconware Precision Industries Co., Ltd. Connection between semiconductor unit and device carrier
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
TW531869B (en) * 2002-02-27 2003-05-11 Advanced Semiconductor Eng Manufacturing process of lead-free soldering bump
US20030168730A1 (en) * 2002-03-08 2003-09-11 Howard Davidson Carbon foam heat exchanger for integrated circuit
US6583517B1 (en) * 2002-04-09 2003-06-24 International Business Machines Corporation Method and structure for joining two substrates with a low melt solder joint
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts
US6696757B2 (en) * 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection
US20040070073A1 (en) * 2002-10-15 2004-04-15 Shirish Shah Underfill gap enhancement
US6818978B1 (en) * 2002-11-19 2004-11-16 Asat Ltd. Ball grid array package with shielding
US6927346B2 (en) * 2002-12-20 2005-08-09 Intel Corporation Surface mount technology to via-in-pad interconnections
US7071545B1 (en) 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US7416106B1 (en) * 2003-09-29 2008-08-26 Emc Corporation Techniques for creating optimized pad geometries for soldering
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
WO2006105015A2 (en) * 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
DE102005014665A1 (de) * 2005-03-29 2006-11-02 Infineon Technologies Ag Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
JP2007266070A (ja) * 2006-03-27 2007-10-11 Fujikura Ltd プリント回路基板及びプリント回路基板接続構造
US7964800B2 (en) * 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
US7946175B2 (en) * 2006-06-09 2011-05-24 Hamilton Sundstrand Corporation In-situ monitoring device and method to determine accumulated printed wiring board vibration stress fatigue
US7648847B2 (en) * 2006-06-26 2010-01-19 Hamilton Sundstrand Corporation In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
JP5350604B2 (ja) * 2007-05-16 2013-11-27 スパンション エルエルシー 半導体装置及びその製造方法
JP4829853B2 (ja) * 2007-08-24 2011-12-07 力成科技股▲分▼有限公司 半導体ｐｏｐ装置
KR100891531B1 (ko) * 2007-09-10 2009-04-03 주식회사 하이닉스반도체 패턴 정렬 불량 검출 장치
JP2009094128A (ja) * 2007-10-04 2009-04-30 Phoenix Precision Technology Corp 回路板およびその製造方法
JP4814196B2 (ja) * 2007-10-15 2011-11-16 富士通株式会社 回路基板
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
US8210422B2 (en) 2009-09-30 2012-07-03 Apple Inc. Solder containment brackets
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
JP5387616B2 (ja) * 2011-05-16 2014-01-15 富士通株式会社 半導体装置、および半導体装置の製造方法
US9059109B2 (en) * 2012-01-24 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and method of forming the same
IN2014DN07833A (ko) * 2012-03-20 2015-04-24 Alpha Metals
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
WO2014066740A1 (en) 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
US9355927B2 (en) * 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
US9437565B2 (en) * 2014-12-30 2016-09-06 Advanced Seminconductor Engineering, Inc. Semiconductor substrate and semiconductor package structure having the same
JP6705741B2 (ja) * 2016-12-27 2020-06-03 日立オートモティブシステムズ株式会社 半導体装置
KR20220040138A (ko) 2020-09-23 2022-03-30 삼성전자주식회사 반도체 칩의 접속 구조물 및 그의 제조 방법, 및 접속 구조물을 포함하는 반도체 패키지 및 그의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344945A (ja) * 1989-07-12 1991-02-26 Matsushita Electric Ind Co Ltd 半導体装置の実装体およびその実装方法
JPH03156940A (ja) * 1989-11-15 1991-07-04 Fujitsu Ltd 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
US4195669A (en) * 1976-01-12 1980-04-01 United States Steel Corporation Method of arresting crack propagation in line pipe characterized by ductile fracture
US4180104A (en) * 1977-09-26 1979-12-25 Northern Border Pipeline Company Out of contact highly geometrical crack arrestor
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
US4360142A (en) * 1979-06-29 1982-11-23 International Business Machines Corporation Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
US4434434A (en) * 1981-03-30 1984-02-28 International Business Machines Corporation Solder mound formation on substrates
JPS5987848A (ja) * 1982-11-11 1984-05-21 Hitachi Ltd 半導体集積回路基板電極膜の形成方法
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPS63175445A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 半導体装置
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
US5384283A (en) * 1993-12-10 1995-01-24 International Business Machines Corporation Resist protection of ball limiting metal during etch process
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344945A (ja) * 1989-07-12 1991-02-26 Matsushita Electric Ind Co Ltd 半導体装置の実装体およびその実装方法
JPH03156940A (ja) * 1989-11-15 1991-07-04 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10448508B2 (en) 2016-03-22 2019-10-15 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Also Published As

Publication number Publication date
US6251766B1 (en) 2001-06-26
US6281581B1 (en) 2001-08-28
TW368708B (en) 1999-09-01
JPH10256315A (ja) 1998-09-25
US6002172A (en) 1999-12-14
KR19980079438A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
KR100287393B1 (ko) 기판용 부착 패드 및 땜납 상호접속부의 형성방법
KR100326347B1 (ko) Ni-b도금층을가진c4기판접점패드
KR101530896B1 (ko) 핀 인터페이스를 갖는 다층의 배선 요소
US5463191A (en) Circuit board having an improved fine pitch ball grid array and method of assembly therefor
US6514845B1 (en) Solder ball contact and method
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
EP1313143B1 (en) Perimeter anchored thick film pad
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP2001217513A (ja) 回路基板
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP2000031630A (ja) 半導体集積回路素子と配線基板との接続構造
JP3180041B2 (ja) 接続端子及びその形成方法
JP2827965B2 (ja) ボールグリッドアレイ実装方式
JP3585806B2 (ja) ピン付き配線基板
JP3742732B2 (ja) 実装基板及び実装構造体
JPH1187907A (ja) 実装部品の半田付け実装方法
JP2869590B2 (ja) 回路部品搭載用中間基板及びその製造法
JP2751897B2 (ja) ボールグリッドアレイ実装構造及び実装方法
JPH09275271A (ja) プリント配線板、その製造方法、およびプリント回路基板
JP2968370B2 (ja) 回路部品搭載用中間基板の製造法
JP2001035872A (ja) 半導体素子の実装構造及びバンプの構造
JP2000307212A (ja) 配線基板及びその製造方法
JPH0344945A (ja) 半導体装置の実装体およびその実装方法
JPH0353793B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee