KR100286859B1 - 반도체집적회로 및 그것을 사용한 회로장치 - Google Patents

Abstract

본 발명의 과제는 출력회로에서 입력회로로의 노이즈의 전파가 없고, 입력회로의 보호회로를 원인으로 하는 전류의 흘러 들어옴을 제한하도록 사용하는 것이 가능한 반도체집적회로를 실현하는 데 있다. 해결수단으로서는 입력회로 11와, 입력회로의 출력에 따라 동작하는 다른 회로 12,13와, 입력회로 12와 다른 회로 12,13에 전원전압을 공급하는 복수의 단자로 동일한 전압이 인가되는 전원단자 16, 17, 18, 19를 구비하는 반도체집적회로에 있어서, 입력회로 12의 적어도 일부의 회로에 전원을 공급하는 입력회로용전원배선 20, 22와, 다른 회로 12, 13에 전원을 공급하는 일반전원배선 21, 23과는 분리되어 설치되고 있고, 입력회로용전원배선 20, 22와 일반전원배선 21, 23은 각각 다른 전원단자 16, 18과 17, 19와 접속되어 있다.

Description

반도체집적회로 및 그것을 사용한 회로장치

본 발명은, 반도체집적회로및 그것을 사용한 회로장치에 관한 것으로서, 특히, IC 패키지에 설치된 반도체칩내의 전원배선에 관한 것이다.

최근, 반도체집적회로(이하 LSI 라함)는, 반도체회로의 고집적화및 고밀도화에 따라 입출력핀의 수나 전원단자의 수가 증대하는 경향에 있다. 더우기, LSI의 신뢰성의 확보나 저소비전력화를 위해 전원전압을 내리는 경향에 있다. 예컨대, 바이폴라 트랜지스터를 사용한 TTL(Transistor Transistor Logic)등의 종래의 LSI 장치에서는 5V구동이 많지만, 전계 효과트랜지스터를 사용한 LSI 장치에서는 3V 내지 3.3V구동이 주류로 되고 있다. 그러나, 저전압구동을 목적으로 한 LSI 장치에서는, 얼마안되는 노이즈가 트랜지스터의 오동작의 원인으로 되는 일이 있고, 그 대책이 요망되고 있다.

제 1도는, 종래예에 관한 LSI 장치의 구성을 도시한 도면이다. 도시한 LSI 100은, 신호입력단자 4로부터 입력되는 입력신호를 LSI 내에 집어넣는 입력회로 1과, 입력회로 1의 출력에 따라서 작동하는 내부회로 2와, 내부회로 2의 출력을 신호출력단자 5로부터 외부로 출력하기위한 출력회로 3을 가진다. 각 회로가 작동하기위한 전원전압은, 고전위측전원단자 6과 저전위측전원단자 7을 통해 공급된다. 참조번호 8은, 고전위측전원단자 6과 각 회로를 접속하는 고전위측전원배선을, 9는 저전위측전원단자 7과 각 회로를 접속하는 저전위측전원배선을, 6-1, 6-2, 6-3은 고전위측전원배선 8의 각 회로와의 노드를, 7-1, 7-2, 7-3은 저전위측전원배선 9의 각 회로와의 노드를 나타낸다. 여기서는, 신호입력단자 4와 신호출력단자 5는 각각 1개씩만이 표시되어 있지만, 실제로는 각각 복수인 것이 일반적이다. 그것에 따라서, 입력회로 1이나 출력회로 3도 복수이고, 내부회로 2도 복수의 부분으로 구성된다. 또한, 고전위측전원단자 6과, 저전위측전원단자7도 각각 1개씩 이지만, 고집적의 LSI에서는 1조의 전원단자에서는 충분한 전원공급이 행해지지 않으므로, 전원단자의 개수를 증가시키는 것이 행해지고 있다. 통상, 단자와 내부배선은 가는 본딩와이어를 통해 접속되어 있는데, 이는 1개의 본딩와이어로 공급할 수 있는 통전용량이 제한되기 때문이다.

제 2도는, 각 회로와 각 단자가 복수설치된 종래 예에 관하는 LSI 장치의 구성도이다. 도시한 바와 같이, 신호입력단자 4와 신호출력단자 5는 각각 여러개 설치되고 있고, 입력회로 1과 출력회로 3도 각각 신호입력단자 4와 신호출력단자 5의 개수만큼 설치되어 있다. 또한, 내부회로 2도 실제로는 소정의 기능을 얻기위하여 설계된 다수의 회로의 집합체이지만, 여기서는 편의상 1개의 회로로서 도시되어 있다. 또한, 내부회로 2를 구성하는 복수의 회로는, 각 회로가 복수의 입력회로 1로부터의 출력신호를 받는 것이 일반적이고, 실제의 구성은 도시한 바와 같이 단순하지 않다. 입력회로 1은 내부회로 2나 출력회로 3에 비하여 필요로 하는 전류용량이 작다.

고전위측전원단자 6과 저전위측전원단자 7도 각각 여러개 설치되고, 각 고전위측전원단자 6은 고전위측전원배선 8에 공통으로 접속되고, 각 저전위측전원단자 7은 저전위측전원배선 9에 공통으로 접속되어 있고, 각 회로에의 전원전압공급은 고전위측전원배선 8과 저전위측전원배선 9로부터 행하여진다. 도면에서는, 고전위측전원단자 6은 8개 설치되어 있고, 고전위측전원배선 8에 설치된 8개의 전극패드에 본딩와이어를 통해 접속되어 있다. 저전위측전원단자 7은 접지되는 단자에서, 마찬가지로 8개 설치되어 있고, 접지선인 저전위측전원배선 9에 설치된 8개의 전극패드에 본딩와이어를 통해 접속된다. 이와 같이, 내부의 전원배선을 복수의 본딩와이어를 통해 복수의 전원단자에 접속함으로써, 전체로서 내부의 전원배선에 공급할 수 있는 전류가 증가한다.

그리고, 실제로 프린트기판등에 해당 LSI를 설치한 경우에, 8개의 고전위측전원단자 6은 패키지외부에서는 전원의 고전위측에 공통으로 접속되고, 8개의 저전위측전원단자 7도 전원의 저전위측에 공통으로 접속된다. 이러한 전원배선의 구성에 의하면, 공통의 전원배선8과 9로부터 입력회로 1, 내부회로 2및 출력회로 3으로 전원을 여유롭게 공급할 수가 있다. 그러나, 복수의 출력회로 3의 출력신호가 동시에 변화하면, 그것에 따라 내부의 전원선에 전원노이즈가 발생하여, 이 전원노이즈는 공통의 전원배선 8과 9를 통해 입력회로 1이나 내부회로 2에 전파하여, 이들 회로의 오동작의 원인으로 되어 버린다. 근년, 신호입출력단자의 개수는 증가하는 경향에 있고, 출력회로의 개수가 증가하면 전원노이즈가 커지므로, 큰 문제로 되어 있다. 더우기, LSI의 고성능화에 따라 LSI의 작동속도가 빠르게 되고 있고, 출력회로의 동시 스위칭에 의한 노이즈의 발생이 조장되고 있다. 이러한 문제를 해결하여 LSI를 정상으로 작동시키기 위하여는, 이 동시스위칭의 LSI에 주는 영향을 저감하든지, LSI의 노이즈에 대한 내성을 향상할 필요가 있다.

제 3도는, 이러한 문제를 해결하기 위한 대책을 강구한 반도체집적회로의 종래예의 구성을 도시한 도이다. 제 2도와 비교하여 명백한 바와 같이, 제 3도의 회로에서는, 고전위측전원배선 8을 2개의 고전위측전원배선 8A와 8B에, 저전위측전원배선 9를 2개의 저전위측전원배선 9A와 9B로 분할하고 있다. 고전위측전원배선 8A는 고전위측전원단자 6A에 접속됨과 동시에 출력회로 3에 접속되어 있고, 고전위측전원배선 8B는 고전위측전원단자 6B에 접속됨과 동시에 입력회로 1와 내부회로 2에 접속되어 있고, 저전위측전원배선 9A는 저전위측전원단자 7A에 접속됨과 동시에 출력회로 3에 접속되어 있고, 저전위측전원배선 9B는 저전위측전원단자 7B에 접속됨과 동시에 입력회로 1과 내부회로 2에 접속되어 있다. 이 IC를 사용하여 회로장치를 구성하는 경우에는, 패키지의 외부에서는, 8개의 고전위측전원단자 6A와 6B는 전원의 고전위측에 공통으로 접속되고, 8개의 저전위측전원단자 7A와 7B는 전원의 저전위측에 공통으로 접속된다. 이러한 구성에 의해, 출력회로의 동시스위칭에 의해 고전위측전원배선 8A와 저전위측전원배선 9A에 발생한 전원노이즈가, 입력회로 1와 내부회로 2에 접속되는 고전위측전원배선 8B와 저전위측전원배선 9B에 직접 영향받지 않게되므로, 동시스위칭의 LSI에 주는 영향을 저감할 수가 있다.

또한, 상기한 바와 같이, 최근 LSI는 전원전압을 내리는 경향에 있고, 종래의 5V구동의 LSI에 덧붙여, 3V 내지 3.3V구동의 LSI가 다수 사용되게 되고 있다. 그 때문에, 퍼스날컴퓨터든지 워크스테이션등의 메인보드에서는, 5V구동의 LSI와 3V 내지 3.3V구동의 LSI의 양쪽을 사용할 필요가 생기는 경우가 있고, 전원전압이 다른 LSI가 혼재하는 것으로 되고, 각각의 출력이 서로 접속되는 것 같은 상황으로 되어 있다. 또한, 종래부터 고속의 소자로서 ECL(Emitter Coupled Logic)소자가 사용되고 있고, ECL 소자와 TTL 소자가 혼재하여 사용되어 왔다.

제 4도는 5V구동디바이스와 3V구동디바이스를 접속한 회로예를 도시하고 있다. 제 4도에 있어서, 참조번호 100이 3.3V구동의 LSI이고, 101이 5V구동의 LSI이고, 예를들면, 5V구동의 LSI 101의 신호출력단자 5H에서는 3.3V 구동의 LSI 100에 대응한 레벨의 신호가 출력되어, LSI 100의 신호입력단자 4에 입력된다. LSI 100의 고전위측전원단자 6은 3.3V전원 110에 접속되고, LSI 101의 고전위측전원단자 6H는 5V전원 111에 접속되고, LSI 100과 101의 저전위측전원단자 7과 7H는 공통의 접지선 GND에 접속된다. D1과 D2는 3.3V구동디바이스 110의 입력회로 1에 설치된 정전파괴방지용의 다이오드(보호회로)이다. 이 다이오드 D1과 D2는, 입력회로 1의 입력단자에 대전한 이상전하를 3.3V전원 110 또는 그것에 접속되는 전원선이나 접지선 GND에 방출하도륵 기능한다. 이것에 의해, 입력회로 1의 정전파괴가 방지할 수 있다. 또한, LSI 101의 신호출력단자 5H에서 출력되는 출력신호는 LSI 100에 대응한 레벨의 3.3V와 OV의 사이의 신호이지만, 이것이 3.3V보다 높아진 때에는 다이오드 D1을 통해 3.3V전원 110에 전류가 흐르고, OV이하의 음의 전압으로 된 때에는 다이오드 D2를 통해 접지선GND에 전류가 흐름으로써, 입력회로 1등을 보호한다.

반도체칩내부에서 전원배선을 분할하는 방법에서는, 전원배선 8A는 출력회로전용으로 되어 버리기때문에, 전원배선 8B로의 전류의 공급능력이, 분할전에 비하여 1/2 (전원단자를 4개씩으로 분할한 경우)로 저하하여 버린다. 따라서, 내부회로 2는 전원배선 8A와 9A에서의 전류가 받아지지 않게 되어, 내부회로 2의 동작여유가 적어진다고 하는 제1의 문제가 있다.

또한, 입력회로 1의 보호회로를 원인으로 하여 과잉의 전류가 유입된다고 하는 제2의 문제가 있다. 제 4도의 회로에서, 다이오드 D1은, 통상, 입력신호의 전위보다 고전위측전원선의 전위가 높으므로, 역바이어스로 되어 오프하여 있다. 그러나, 3.3V전원 110이 어떠한 원인으로 오프한 경우, 전위차가 순방향전압VF (0.8V정도)를 넘고, 다이오드 D1는 온한다. 이것에 의해, 5V 구동 LSI 101의 출력신호는 다이오드 D1를 통해 3.3V구동의 LSI 100의 고전위측전원선및 3.3V전원 110에 접속되는 전원선에 과잉의 전류가 흐르게 된다. 이러한 과잉전류는, 보호회로를 구성하는 다이오드 D1이나 LSI 100의 입력회로 1를 파괴함과 동시에, 출력회로 3H가 큰 전류를 흘리기위하여 5V 전원 111으로부터 큰 전류가 공급되기 위하여, 5V전원 111에도 과대한 부하를 주게 된다.

본 발명은, 이러한 문제점을 해결하기위한 것으로, 출력회로에서 입력회로로의 노이즈의 전파를 없애는 것 과, 입력회로의 보호회로를 원인으로 하는 전류의 유입을 제한하는 것이 가능하게 되는 반도체집적회로의 제공을 목적으로 한다.

제1도는 종래의 반도체집적회로의 구성을 도시한 도.

제2도는 복수의 전원핀을 가지는 반도체집적회로의 종래 예의 구성을 도시 한 도.

제3도는 출력회로의 노이즈의 입력회로로의 영향을 저감하기위하여, 출력회로의 전원핀을 분리한 반도체집적회로의 종래 예의 구성을 도시한 도.

제4도는 다른 전압구동의 디바이스에 접속한 경우의 문제점을 설명하는 도.

제5도는 본 발명의 반도체집적회로의 원리구성을 도시한 도.

제6도는 본 발명의 반도체집적회로를 사용하는 때의 설명도.

제7도는 본 발명의 제1실시예의 반도체집적회로의 구성을 도시한 도.

제8도는 제1실시예의 반도체집적회로에의 외부에서의 전원공급이 예를 나타낸 도.

제9도는 본 발명의 제2실시예의 반도체집적회로의 구성을 도시한 도.

제10도는 본 발명의 제3실시예의 반도체집적회로의 구성을 도시한 도.

제11도는 본 발명의 제4실시예의 반도체집적회로의 구성을 도시한 도.

제12도는 본 발명의 제5실시예의 반도체집적회로의 구성을 도시한 도.

제13도는 제5실시예의 반도체집적회로를 사용하는 경우의 구성예를 나타낸 도.

제14도는 본 발명의 제6실시예의 반도체집적회로의 구성을 도시한 도.

제15도는 본 발명의 제7실시예의 반도체집적회로의 구성을 도시한 도.

제16도는 본 발명을 적용한 PECL 레벨에서 LVTTL 레벨의 신호로 변환하는 레벨변환IC의 핀배치를 도시한 도.

제17도는 본 발명을 적용한 PECL 레벨에서 LVTTL 레벨의 신호로 변환하는 레벨변환IC의 내부의 회로구성을 도시한 도.

제18도는 본 발명을 적용한 PECL 레벨에서 LVTTL 레벨의 신호로 변환하는 레벨변환IC의 내부의 회로구성을 도시한 도.

제 5도는, 본 발명의 반도체집적회로의 원리구성도이다. 제 5도에 있어서, 참조번호 11은 입력회로를, 12는 내부회로를, 13은 출력회로를, 14는 신호입력단자를, 15는 신호출력단자를, 16과 17은 고전위측전원단자를, 18과 19는 저전위측전원단자를, 20은 고전위측전원단자 16로부터 입력회로 11로의 고전위측의 전원배선을, 21은 고전위측전원단자 17로부터 내부회로 12와 출력회로 13로의 고전위측의 전원배선을, 22는 저전위측전원단자 18로부터 입력회로 11로의 저전위측의 전원배선을, 23은 저전위측전원단자 19로부터 내부회로 12와 출력회로 13으로의 저전위측의 전원배선을, 200은 반도체집적회로를 나타낸다. 이와 같이, 본 발명의 반도체집적회로 200에서는, 상기 목적을 실현하기위하여, 입력회로 11에 전원을 공급하는 전원배선 20과 22와, 입력회로의 출력에 따라서 동작하는 다른 회로 12,13에 전원을 공급하는 전원배선 21,23을 분리한다.

즉, 본 발명의 반도체집적회로는, 입력회로 11과, 입력회로의 출력에 따라서 동작하는 다른 회로 12, 13과, 입력회로 11및 다른 회로 12, 13에 전원전압을 공급하는 복수의 단자로서 동일한 전압이 인가되는 전원단자 16, 17, 18, 19를 구비하는 반도체집적회로에 있어서, 입력회로 11의 적어도 일부의 회로에 전원을 공급하는 입력회로용전원배선 20, 22와, 다른 회로 12, 13에 전원을 공급하는 일반전원배선 21, 23은 서로 분리되어 설치되고 있고, 입력회로용전원배선 20, 22및 일반전원배선 21, 23은 각각 다른 전원단자 16, 18과 17, 19와 접속되어 있는 것을 특징으로 한다.

입력회로 11중, 입력회로용전원배선 20, 22에 접속되는 회로 이외의 회로는 일반전원배선 21, 23에 접속되도록 하여도 좋다. 또한, 입력회로용전원배선 20, 22및 일반전원배선 21, 23은, 고전위측전원배선 또는 저전위측전원배선의 어느 한쪽이 분리되고, 다른쪽은 공통으로 접속되도록 하여도 좋다.

더우기, 입력신호선이 접속되는 단자 14의 양측에, 입력회로용전원배선의 고전위측전원배선및 저전위측전원배선이 접속되는 2개의 전원단자 16, 18이 배치되도록 하는 것이 바람직하다.

본 발명의 반도체집적회로에서는, 입력회로의 전원배선을 다른 회로의 전원배선과 분리하고 있으므로, 다른 회로에 의해 생긴 노이즈, 예컨대, 종래 문제로 된 출력회로의 동시스위칭에 의한 노이즈가 전원배선을 통하여 직접 입력회로로 전파하는 것이 방지된다. 이것에 의해, 입력회로의 오동작 나아가서는 LSI의 오동작이 방지된다. 오동작의 원인은, 출력회로의 동시스위칭에 의한 노이즈가 입력회로에 영향하는 것으로 일어나는 경우가 많기 때문에, 본 발명과 같은 입력회로의 전원배선을 다른 회로의 전원배선과 분리하는 것이 유효하다. 제 3도에 도시한 종래예에서는, 입력회로 1과 내부회로 2의 전원배선을, 출력회로 3의 전원배선과 분리하고 있었다. 이 구성에서도, 출력회로의 동시스위칭에 의한 노이즈가 입력회로에 영향을 주는 것은 방지할 수 있지만, 내부회로에서 발생하는 노이즈가 입력회로에 영향을 주는 것은 방지할 수 없다. 더우기, 내부회로는 큰 전류를 필요로 하므로, 내부회로의 전원을 강화하기 위해서는, 내부회로와 출력회로의 전원선을 공통으로 하는 본 발명의 구성이 바람직하다.

입력회로가 복수인 경우에는, 노이즈의 영향을 받기 쉽은 입력회로에 대하여, 다른 회로와 전원선을 분리하면, 상기와 같은 효과가 얻어진다.

또한, 입력회로 11의 입력신호선과 입력회로용전원배선과의 사이에 보호회로를 설치하는 것이 바람직하다.

제 6도는, 입력회로 11의 입력신호선과 입력회로용전원배선의 사이에 보호회로로서 다이오드 D1와 D2를 접속한 반도체집적회로를 사용할 때의 구성을 도시한 도면이고, 입력회로용전원배선 20이 접속되는 고전위측전원단자 16과 제1의 전원(여기서는 3.3V) 210의 사이에 전류제한회로 220가 접속되어 있다.

제 6도에 도시한 바와 같이, 입력회로용전원배선 20이 접속되는 고전위측 전원단자 16과, 전력공급원인 3.3V전원 210과의 사이에 전류제한회로 220를 접속하고 있으므로 3.3V전원이 오프되고 5V구동의 회로측에서 3.3V구동의 회로측으로 과잉의 전류가 유입되더라도, 전류제한회로 220에 의해 전류가 제한되므로, 3.3V구동의 회로, 5V구동의 회로, 및 전원의 파괴를 회피하는 것이 가능하게 된다. 여기서, 전류제한회로 220의 접속은, 본 발명과 같이, 입력회로 11의 전원배선과 전원단자가 분리되어 있는 것으로 가능하게 된다. 입력회로는 소비전류가 작으므로, 전류제한회로 220의 임퍼던스를 충분히 작게 하여 놓으면, 가령 전류제한회로 220가 접속되어 있더라도 거기에서의 전압강하는 실용상 문제없을 정도로 작고, 입력회로의 동작에 악영향을 끼치는 일은 없다. 그러나, 제 3도에 도시한 종래예와 같이, 소비전류의 큰 내부회로나 출력회로와 공통의 전원배선이면, 같은 임피던스의 전류제한회로 220으로서도, 거기에서의 전압강하는 무시할 수 없을 정도로 커지고, 입력회로의 작동에 악영향을 끼치는 것 뿐만아니라, 거기서 전력이 소비되기 때문에 소비전력이 커진다고 하는 문제가 생긴다. 이것에 대하여, 입력회로의 전원배선을 분리하여 보호회로를 설치한 본 발명의 반도체집적회로를 사용하면, 패키지의 외부에서 전류제한회로 220를 접속하는 것만으로, 보호회로를 원인으로 하는 전류의 유입을 제한하는 것이 가능해진다.

다음에, 도면을 참조하면서 본 발명의 실시의 형태에 대하여 설명을 한다. 제 7도는, 본 발명의 제1실시예의 반도체집적회로(IC)의 구성도이다. 제 7도에 도시한 바와 같이, 본 발명의 제1실시예의 IC 200은, 외부에서 신호입력단자 14에 입력되는 입력신호를 입력회로 11로써 IC 내에 집어넣고, 내부회로 12에서 입력회로 11로 집어넣은 신호에 따른 회로처리를 하여, 그 처리결과인 신호를 출력회로 13로부터 신호출력단자 15를 통해 외부로 출력한다. 입력회로 11는, CMOS 형의 트랜지스터를 조합한 TTL 레벨의 신호로 작동하는 TTL 회로등이나 바이폴라 트랜지스터를 조합한 ECL 레벨의 신호로 작동하는 ECL 회로로 이루어진다. TTL 회로는 임계치를 기준으로서 전압동작하는 타입으로, ECL 회로는 베이스전류에 의해 전류구동하는 타입이다. 신호입력단자 14와 입력회로 11의 쌍은 입력신호의 개수만큼 있고, 출력회로 13과 신호출력단자 15의 쌍도 출력신호의 개수만큼 있다. 또한, 내부회로 12도 복수의 회로로 구성되지만, 1개의 내부회로 12가 복수의 입력회로 11로부터의 출력신호를 받는 것이 일반적이고, 실제의 구성은 도시한 바와 같이 단순하지 않다. 참조번호 16과 17은 고전위측의 전원단자이고, 18과 19는 저전위측의 전원단자이고, 고전위측과 저전위측의 전원단자는 각각 8개있다. 입력회로 11에의 전원공급은, 1개의 고전위측의 전원단자 16에 접속되는 입력회로용전원배선 20과, 1개의 저전위측의 전원단자 18에 접속되는 입력회로용 전원배선 22로 행하여진다. 입력회로 11은, 내부회로 12및 출력회로 13에 비하여 구동전류가 적기때문에, 복수의 입력회로에 의하여 전원단자 16이 공용할 수 있다. 내부회로 12와 출력회로 13에의 전원공급은 일반용전원배선 21과 23로 행하여지고, 일반용전원배선 21은 도시하지 않은 패드에 접속되고, 각 패드는 본딩와이어를 통해 7개의 고전위측전원단자 17에 접속되고, 일반용전원배선 23은 도시하지 않은 패드에 접속되고, 각 패드는 본딩와이어를 통해 7개의 저전위측전원단자 19에 접속되어 있다. 이것에 의해, 7개의 와이어의 통전용량으로 내부회로 12및 출력회로 13에 전류가 공급할 수 있다.

다음에, 제 8도를 참조하면서, 본 실시예의 IC에의 전원공급방법을 설명한다. 제 8도에서는 설명의 편의상, IC 200으로부터 1조의 입력회로 11, 내부회로 12및 출력회로 13을 끄집어 낸 경우를 나타낸다. 본래, 출력회로 13에서 발생한 노이즈의 전파를 단절하기위하여는 입력회로용의 전원과 출력회로용의 전원을 완전히 분리하는 것이 바람직하지만, 통상, 전원설비의 원가면에서 그 완전분리는 행하여지지 않는다.

본 실시의 형태에서는, 해당 IC 200을 설치한 프린트기판에 있어서, 입력회로용의 고전위측전원단자 16과, 내부회로및출력회로용의 고전위측전원단자 17을 공통의 외부고전위전원선 VDD에 접속하고, 입력회로용의 저전위측전원단자 (여기서는 그라운드이기때문에, 이하 접지단자라 칭함) 18과 내부회로및 출력회로용의 접지단자 19를 공통의 외부접지선 GND에 접속하여 사용한다. 그리고, 이 외부전원선 VDD와 외부접지선 GND의 사이에 바람직하게는 용량소자 C를 접속한다. 이 용량소자 C는, 출력회로 13가 동시스위치동작에 의해 노이즈를 발생한 경우, 이 노이즈를 제거하도록 기능한다.

이렇게하여, 본 발명의 제1실시예의 IC에서는, 내부회로 12및 출력회로 13의 전원배선 21과 입력회로 11의 전원배선 20을 나누고 있기때문에, 출력회로 13에 의해 생긴 노이즈가, 출력회로 13로부터 입력회로 11로 직접 전파되는 것을 막을 수 있다. 제1실시예에서는, 예컨대, 고전위측의 노이즈의 전파경로는, 출력회로 13으로부터 전원배선 21, 전원단자 17, 외부전원선VDD, 전원단자 16, 전원배선 20및 입력회로 11에 도달하는 것으로 된다. 이것 때문에, 노이즈의 전파경로는, 패키지내부에서 전원을 분배하는 경우, 즉, 종래 기술과 같은 출력회로 13으로부터 직접, 그 내부의 전원배선을 경과하여 입력회로 11에 도달하는 경우에 비하여 길게 된다. 따라서, 전파경로에 개재한 전원단자 16, 17의 저항이나 정전용량 C에 의해 노이즈를 감쇠시킬 수 있다. 특히, 전원단자 17와 19를 통해 일단 IC의 외부로 나간 노이즈는 용량소자C에 흡수되어 감쇠하기때문에, 전원단자 16과 18로부터 입력회로 11에 영향하는 일은 없어진다. 따라서, 제 8도에 도시한 바와 같이, 패키지외부에서 노이즈대책회로를 설치할 수 있게 되고, 좁은 패키지내에 노이즈대책회로를 설치할 필요가 없어진다고 하는 이점이 있다.

또한, 제1실시예에서는, 7조의 전원단자 17와 19가 내부회로 12나 출력회로 13에 전원을 공급하기때문에, 전원배선 21과 23이 내부회로 12와 출력회로 13에서 공통으로 하고 있으므로, 내부회로 12의 동작여유가 많아진다. 더우기, 복수의 입력회로 11이 전원단자 16과 18를 공용하고 있기 때문에, 전원단자수의 증가를 막을 수있다.

제1실시예에서는, 복수의 입력회로 11로의 전원공급은, 전부 공통의 전원단자와 전원배선에 의해 행하여졌지만, 각종의 변형예가 가능하다. 이하, 입력회로로의 전원공급을 변형한 실시예를 설명한다.

제 9도는, 제2실시예의 IC의 구성을 도시한 도면이다. 제 7도와 비교하여 명백하듯이, 제2실시예의 IC 200에서는, 복수의 입력회로 31A와 31B로의 전원공급이 독립한 별개의 전원배선에 의해 행하여지는 점이, 제1실시예와 다르다.

제2실시예의 IC 200에서는, 입력회로 31A에의 전원공급은 고전위전원단자 36A와 접지단자 38A에서 행하여지고, 입력회로 31B로의 전원공급은 고전위 전원단자 36B와 접지단자 38B에서 행하여진다. 따라서, 제 9도에는 도시하여 있지 않지만, 전원단자가 8조이면, 내부회로 32와 출력회로 33로의 전원공급은 6조의 전원단자에 의해 행하여지는 것으로 된다.

제2실시예의 IC에서는, 제1실시예와 같이, 출력회로 33에 의해 생긴 노이즈가, 패키지내부에서 입력회로 31A 든지 31B로 전파되는 것이 막을 수 있다. 더우기, 입력회로 31A의 전원단자 36A와 38A, 입력회로 31B의 전원단자 36B와 38B를 나누는 것에 의해, 각 입력회로 31A,31B에 큰 전류를 공급할 수 있게 된다. 따라서, 입력회로 31A, 31B의 소비전류가 큰 경우에, 제2실시예의 것과 같은 구성을 하는 것이 바람직하다.

제 10도는, 본 발명의 제3실시예의 IC의 구성도이다. 제3실시예의 IC은, 신호입력단자에 차폐효과를 갖게 하도록 전원단자를 배치한 점이, 제2실시예와 다르다. 제 10도에 도시한 바와 같이, 제3실시예의 IC 200에서는, 입력회로 31A로의 신호입력단자 34A의 양측에, 입력회로 31A의 고전위측전원단자 36A와 접지단자 38A를 배치하고 있다. 이러한 배치로 하면, 신호입력단자 34A의 근방에 노이즈발생원으로 되는 출력회로 33의 전원단자를 배치한 경우에도, 입력회로용전원배선 20A와 22A가 출력회로 33의 전원단자로부터의 노이즈를 차폐하도록 작용한다. 따라서, 제3실시예의 IC에서는, 입력회로 31A로의 노이즈를 저지할 수 있다. 또, 제 10도에서는, 입력회로 31A에의 입력신호선만을 차폐하였지만, 입력회로 31B로의 입력신호선을 마찬가지로 차폐하여도 좋다.

제 11도는, 제4실시예의 IC의 구성도이다. 제4실시예의 IC은, 분리한 전원배선으로 전원공급이 행하여지는 입력회로 41A및, 내부회로 42와 출력회로 43에 전원공급하는 것과 마찬가지로 일반전원배선으로 전원공급이 행하여지는 입력회로 41B가 혼재하고 있는 점이 제2실시예와 다르다. 입력신호에는 노이즈에 대한 내성이 작은 신호와 큰 신호가 있다. 그래서, 노이즈에 대한 내성이 작은 신호는, 분리한 전원배선으로 전원공급이 행하여지는 입력회로 41A에 입력하도록 하고, 내성의 큰 신호는, 일반전원배선으로 전원공급이 행하여지는 입력회로 41B에 입력하도록 한다.

제4실시예와 같은 구성을 이용함으로써, 입력회로 41B, 내부회로 42및 출력회로 43로의 전원배선을 공통화할 수가 있기 때문에, 내부회로 42의 전원을 강화할 수가 있다.

제 12도는, 제5실시예의 IC의 구성도이다. 제5실시예의 IC은, 제1실시예의 IC에서, 신호입력단자 14로부터 입력회로 11에 도달하는 신호경로와, 입력회로 11의 전원배선과의 사이에 보호회로로서 작용하는 다이오드 D1, D2를 설치한 것이다.

다이오드 D1, D2는 보호회로의 일례이고, 입력단자 14에 대전한 이상전하를 전원선으로 방출하도록 작동한다. 제 12도의 (A)에 도시한 바와 같이, 다이오드 D1은 신호입력단자 14로부터 입력회로 11에 도달하는 신호경로와 입력회로 11의 고전위측의 전원배선의 사이에 접속한다. 다이오드 D1는 신호입력단자 14에 대전한 양전하를 고전위측전원단자 16에 방출하도록 작동한다. 다이오드 D2는 신호입력단자 14로부터 입력회로 11에 도달하는 신호경로와 입력회로 11의 저전위측의 전원배선의 사이에 접속한다. 다이오드 D2는 입력단자 14에 대전한 음전하를 접지단자 19에 방출하도록 작동한다. 제 12도의 (B)는, 다이오드 D에 저항 R을 직렬로 접속한 보호회로의 별도의 예를 나타내고 있다. 저항 R은 전하를 감쇠하도록 기능한다.

제5실시예의 IC에서는, 입력단자 14에 이상전하가 대전하면, 다이오드 D1는 양전하를 전원배선이나 전원단자 16에 방출하도록 작동하고, 다이오드 D2는 음전하를 접지선이나 접지단자 19에 방출하도록 동작하기 때문에, 이상전하로부터 입력회로 11을 보호할 수가 있다. 따라서, 입력회로 11의 정전파괴를 막을 수 있다. 또한, IC로의 입력신호의 전압범위는 미리 규정되어 있지만, 어떠한 이상으로 이 전압범위밖의 입력신호가 인가된 경우에는, 이것을 전원배선으로부터 고전위측의 전원단자 또는 접지단자에 방출함으로써 입력회로가 보호된다.

제 13도는, 제5실시예의 IC를 다른 높은 전압으로 구동되는 IC에 접속하는 사용예를 나타낸 도면이다. 이미 설명한 바와 같이, 5V구동의 IC와 3.3V구동의 IC를 혼재하여 사용하는 것이 있고, 그와 같은 경우에는 IC 사이에서 신호레벨을 일치시키는 레벨변환을 할 필요가 있다. 제 13도에 도시한 예는 이러한 경우의 사용예이고, 5V구동디바이스 202의 출력을 레벨변환회로 201로써 3.3V구동디바이스의 신호레벨로 변환한 후, 3.3V구동디바이스 200에 입력한다. 5V구동디바이스 202와 레벨변환회로 201의 고전위측전원단자는 5V의 고전위측전원 VDD2에 접속되고, 저전위측전원단자는 접지된다. 3.3V구동디바이스 200이 본 발명의 제5실시예의 IC이고, 고전위측전원단자 17은 직접 3.3V의 고전위측전원 VDD1에 접속되고, 고전위측전원단자 16은 전류제한회로 220을 통해 VDD1에 접속되고, 저전위측전원단자 19는 접지된다. 3.3V구동디바이스 200의 입력회로용의 고전위전원단자 16과 3.3V의 고전위측전원 VDD1과의 사이에는 전류제한회로 220이 접속된다.

전류제한회로 220은 저항이나 코일로 이루어진다. 코일은, 출력회로 13에서 발생하는 노이즈의 주파수가 높은 경우에 사용한다. 이것들의 저항값이나 인덕턴스값은, 입력회로 11의 소비전류에 의하여 결정된다. 일반적으로 입력회로 11의 소비전류는, 내부회로 12나 출력회로 13의 소비전류에 비하여 작기때문에, 전원단자 16과 17의 사이에 전류제한회로 220를 접속하더라도 회로동작상의 부적당함은 생기지 않는다. 즉, 전류제한회로 220의 내부임피던스를 충분히 작게 하여 놓으면, 전압강하(또는 상승)가 실용상 지장이 있지 않을 정도로 작게 되고, 입력회로 11의 동작에 어떠한 영향을 주지 않는다. 예컨대, 전류제한회로 220의 가장 간단한 예는 단일의 전기저항이고, 수~ 수백Ω의 것을 사용할 수가 있다. 입력회로 11의 소비전력이 수mA~ 수㎂이면, 통상 동작시의 전류제한회로 220에 있어서의 전압강하는 수~ 수십mV로, 전원전압 3.3V에 대하여 실용상 문제가 되지 않은 전압강하이다.

제5실시예의 IC를 제 13도에 도시한 바와 같은 형으로 사용하면, 제 6도에서 설명한 바와 같이, 가령 3.3V전원인 VDD1이 어떠한 원인으로 오프되더라도, 레벨변환회로 101로부터 신호입력단자 14를 통해 다이오드 D1에 흐르는 전류가 제한되므로, 다이오드 D1이나 입력회로 11를 보호할 수가 있다. 또, 여기서는 5V구동디바이스와 3.3V구동디바이스를 혼재한 경우에 관하여 설명하였지만, 같은 구동전압의 디바이스끼리를 접속한 경우라도, 같은 효과가 얻어진다. 또한, 전원전압의 조합에 의하여는, 전류제한회로 220를 저전위전원측에 설치하는 것이 유효가 되는 경우도 있다.

제 14도는, 제6실시예의 IC의 구성도이다. 제6실시예의 IC는, 제 9도에 도시한 제2실시예의 IC로, 한쪽의 신호입력단자 34A에서 입력회로 31A에 도달하는 신호경로와, 입력회로 31A의 전원배선과의 사이에 보호회로로서 작용하는 다이오드 D11, D12를 설치한 것이다. 이와 같이, 특히 큰 변동이 예상되고, 규정된 범위외로 되는 가능성이 큰 신호에 관하여 보호회로를 설치하도록 할수 있다. 물론 모든 입력회로에 관하여 보호회로를 설치하도록 하여도 좋다.

제 15도는, 제7실시예의 IC의 구성도이다. 제7실시예의 IC는, 제 10도에 도시한 제3실시예의 IC에 있어서, 입력회로 41A와 41B에 보호회로를 설치한 것이다. 다이오드 D21는 신호입력단자 44B에 대전한 양전하를 일반전원배선을 통해 전원단자 47에 방출하도록 작동하고, 다이오드 D22는 신호입력단자 44B에 대전한 음전하를 일반접지선을 통해 접지단자 49에 방출하도록 작동한다.

본 발명의 기본적인 구성에 관하여 설명하였지만, 본 발명을 적용한 IC의 실제의 예를 설명한다.

제 16도는, 본 발명을 적용한 차동PECL 레벨의 신호를 LVTTL 레벨의 신호로 변환하는 IC의 단자(핀)배치를 도시한 도면이다. 5번과 6번의 핀에 차동PECL 레벨의 신호가 입력되고, IC 내부에서 레벨변환되어, 2번, 11번, 14번, 17번, 20번, 23번, 26번, 29번, 32번, 35번, 38번, 41번, 44번, 47번의 핀으로부터 LVTTL 레벨의 신호가 출력된다. 3번, 4번, 9번, 10번, 15번, 16번, 21번, 22번, 27번, 28번, 33번, 34번, 39번, 40번, 45번, 46번의 핀은 고전위측의 전원단자(핀)이고, 전부에 3.3V가 인가된다. 그 이외의, 1번, 6번, 7번, 12번, 13번, 18번, 19번, 24번, 25번, 30번, 31번, 36번, 37번, 42번, 43번, 48번은 접지단자(핀)이고, 전부 그라운드에 접속된다.

고전위측의 전원핀중 4번과 9번의 핀이 입력회로용의 고전위측전원배선에 접속된다. 다른 고전위측의 전원핀과 접지핀은, 각각 내부에서 일반전원배선에 공통으로 접속된다. 이와 같이, 이 IC에서는, 전원핀에는 동일한 전압이 인가되지만, 내부에서는 입력회로용의 전원배선은 다른 일반전원배선과는 분리되어 있다. 또한, 제 16에서도 명백하듯이, 신호입력핀인 5번과 6번의 핀은, 입력회로용의 전원핀에 끼워진다.

제 17도와 제 18도는, 이 IC의 회로구성을 도시한 도면이다. 신호입력핀에 접속되는 입력신호선51과 52에는, 보호회로를 구성하는 다이오드 D11, D21가 입력회로용의 고전위측전원배선, 즉, 4번과 9번의 핀에 접속되는 전원선에 접속되고, 다이오드 D12, D22가 입력회로용의 저전위측전원배선, 즉, 6번과 7번의 핀에 접속되는 접지전원선에 접속되어 있다. 참조번호 61로 나타내는 회로부분이 입력버퍼회로이고, 이 회로에는 입력회로용의 전원배선으로부터 전원이 공급된다. 참조번호 62, 63, 64로 나타내는 회로가 내부회로에 상당하고, 65로 나타내는 회로가 출력회로에 상당한다. 이들의 회로에는, 일반전원배선으로부터 전원이 공급된다. 각 회로의 상세한 동작은 본 발명에 직접 관계하지 않으므로, 여기서는 생략한다.

이상 설명한 바와 같이, 본 발명의 반도체집적회로에서는, 다른 회로의 전원배선과 입력회로의 전원배선을 나누고 있으므로, 다른 회로에 의해 생긴 노이즈가 입력회로로 전파되는 것이 방지된다.

본 발명의 반도체집적회로에 더우기 보호회로를 설치한 반도체집적회로를 사용하는 회로장치에서는, 반도체집적회로의 외부에 전류제한회로를 접속하는 것에 의해, 다른 회로에서 보호회로를 통해 해당 반도체집적회로의 전원에 흐르도록 하는 전류를 제한할 수가 있고, 보호회로 또는 입력회로, 전원을 보호할 수가 있다.

이것에 의해, 고신뢰도의 반도체집적회로장치가 제공할 수 있다.

Claims (6)

1. 입력회로(11)와, 내부회로(12)와, 출력회로(13)와, 상기 입력회로, 상기 내부회로 및 출력회로에 전원전압을 공급하는 복수의 전원단자로서, 동일한 전원전압이 인가되는 복수의 전원단자(16,17,18,19)를 구비하는 단일 칩상의 반도체집적회로에 있어서, 상기 내부회로(12) 및 출력회로(13) 와 그에 대응하는 전원단자(17,19) 사이에 접속되어 상기 내부회로 및 출력회로에 전원을 공급하는 일반전원배선(21,23)이 서로 접속되어 있고, 상기 입력회로(11)와 그에 대응하는 전원단자(16,18) 사이에만 접속되어 상기 입력회로에 전원을 공급하는 입력회로용전원배선(20,22)는 상기 일반전원배선(21,23)과 분리되어 있는 것을 특징으로 하는 반도체집적회로.
2. 제1항에 있어서, 상기 입력회로가 복수개의 입력회로(31A,31B;41A,41B)를 포함하고, 상기 입력회로(31A,31B;41A,41B)중, 상기 입력회로용전원배선(20,22)에 접속되는 입력회로(31A,41A) 이외의 나머지 입력회로(31B,41B)는 상기 일반전원배선(21,23)에 접속되는 것을 특징으로 하는 반도체집적회로.
3. 제1항 또는 제2항에 있어서, 상기 입력회로용전원배선 및 상기 일반전원배선은, 고전위측전원배선 또는 저전위측전원배선의 어느 한쪽이 분리되고, 다른쪽은 공통으로 접속되어 있는 것을 특징으로 하는 반도체집적회로.
4. 제1항 또는 제2항에 있어서, 상기 입력회로의 입력신호선이 접속되는 단자에 대향하여, 상기 입력회로용전원배선의 고전위측전원배선(20A) 및 저전위측전원배선(22A)이 접속되는 2개의 전원단자(36A,38A)가 배치되어 있는 것을 특징으로 하는 반도체집적회로.
5. 제1항 또는 제2항에 있어서, 상기 입력회로의 입력신호선과 상기 입력회로용전원배선과의 사이에 설치되는 보호회로(D1,D2;D11,D12)를 더 구비하는 것을 특징으로 하는 반도체집적회로.
6. 제1항에 기재한 반도체집적회로(200)와, 상기 반도체집적회로의 전원단자(17)에 접속되고, 상기 반도체집적회로에 전원전압을 공급하는 전압원(210)을 구비하는 회로장치로서, 입력회로용전원배선(20,22)이 접속되는 전원단자(16)과 상기 전압원(210)의 사이에 접속되는 전류제한회로(220)를 구비하는 것을 특징으로 하는 회로장치.

Images