KR100283717B1 - 매트릭스기판, 이 매트릭스기판을 사용한 액정장치 및 이 액정장치를 사용한 표시장치 - Google Patents

매트릭스기판, 이 매트릭스기판을 사용한 액정장치 및 이 액정장치를 사용한 표시장치 Download PDF

Info

Publication number
KR100283717B1
KR100283717B1 KR1019970053630A KR19970053630A KR100283717B1 KR 100283717 B1 KR100283717 B1 KR 100283717B1 KR 1019970053630 A KR1019970053630 A KR 1019970053630A KR 19970053630 A KR19970053630 A KR 19970053630A KR 100283717 B1 KR100283717 B1 KR 100283717B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
matrix substrate
shift register
circuit
pixel
Prior art date
Application number
KR1019970053630A
Other languages
English (en)
Other versions
KR19980032964A (ko
Inventor
다케시 이찌카와
마모루 미야와끼
오사무 코야마
카쯔미 쿠레마쯔
Original Assignee
미다라이 후지오
캐논 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시키가이샤 filed Critical 미다라이 후지오
Publication of KR19980032964A publication Critical patent/KR19980032964A/ko
Application granted granted Critical
Publication of KR100283717B1 publication Critical patent/KR100283717B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

매트릭스기판은 매트릭스패턴으로 배열된 복수의 화소전극과, 화소전극에 접속된 복수의 절환소자와, 복수의 절환소자에 비디오신호를 공급하는 복수의 신호선과, 복수의 절환소자에 주사신호를 공급하는 복수의 주사선과, 복수의 신호선에 비디오신호를 공급하는 수평구동회로와, 복수의 주사선에 주사신호를 공급하는 수직구동회로를 구비하고, 상기 수평구동회로는 다이내믹형 회로를 포함하고, 또한 수직구동회로는 스태틱형 회로를 포함하는 것을 특징으로 한다.

Description

매트릭스기판, 이 매트릭스기판을 사용한 액정장치 및 이 액정장치를 사용한 표시장치
제1도는 본 발명의 참조예로서 액정패널의 구동회로를 도시하는 회로도.
제2(a)도, 제2(b)도, 제2(c)도, 제2(d)도, 제2(e)도, 제2(f)도, 제2(g)도, 제2(h)도는 본 발명의 참조예로서 액정패널의 구동회로의 타이밍차트.
제3도는 액정패널에 적용가능한 다이내믹 시프트레지스터의 회로도.
제4(a)도, 제4(b)도, 제4(c)도, 제4(d)도, 제4(e)도, 제4(f)도, 제4(g)도, 제4(h)도, 제4(i)도는 액정패널에 적용가능한 다이내믹 시프트레지스터의 타이밍차트.
제5도는 액정패널에 적용가능한 스태틱 시프트레지스터의 회로도.
제6(a)도, 제6(b)도, 제6(c)도, 제6(d)도, 제6(e)도는 액정패널에 적용가능한 다이내믹시프트레지스터의 타이밍차트.
제7(a)도, 제7(b)도는 액정패널에 적용가능한 시프트레지스터의 평면도.
제8도는 본 발명에 의한 액정패널의 구동회로의 예를 도시한 회로도.
제9도는 본 발명에 의한 액정패널의 구동회로의 예를 도시한 회로도.
제10(a)도, 제10(b)도, 제10(c)도, 제10(d)도, 제10(e)도, 제10(f)도, 제10(g)도는 본 발명에 의한 액정패널의 구동회로의 예를 도시한 타이밍차트.
제11(a)도, 제11(b)도는 본 발명의 액정패널에 적용가능한 다이내믹 시프트레지스터의 회로도.
제12(a)도, 제12(b)도, 제12(c)도, 제12(d)도, 제12(e)도, 제12(f)도, 제12(g)도, 제12(h)도는 본 발명에 의한 액정패널에 적용가능한 다이내믹 시프트레지스터의 타이밍차트.
제13도는 본 발명에 의한 액정패널에 적용가능한 스태틱 시프트레지스터의 회로도.
제14도는 본 발명에 의한 액정패널에 적용가능한 시프트레지스터의 회로도.
제15도는 본 발명에 의한 액정패널에 적용가능한 시프트레지스터의 회로도.
제16도는 본 발명에 의한 액정소자의 일예를 도시한 단면도.
제17도는 본 발명에 의한 액정장치의 개략적인 회로도.
제18도는 본 발명에 의한 액정장치의 블록도.
제19도는 본 발명에 의한 액정장치의 입력부의 표시회로를 포함한 회로도.
제20도는 본 발명에 의한 액정장치의 액정패널의 개념적인 도면.
제21(a)도, 제21(b)도는 본 발명에 의한 액정장치의 제조시의 에칭처리가 양호한지 불량한지를 결정하는 그래프.
제22도는 본 발명에 의한 액정장치를 사용하는 액정투사기의 개념적인 도면.
제23도는 본 발명에 의한 액정투사기의 내부를 도시하는 회로블록도.
제24(a)도, 제24(b)도, 제24(c)도, 제24(d)도, 제24(e)도는 액정패널의 제조공정을 설명하는 개략도.
제25(f)도, 제25(g)도, 제25(h)도는 액정패널의 제조공정을 설명하는 개략도(제25(a)도, 제25(b)도, 제25(c)도, 제25(d)도, 제25(e)도가 생략된 것에 유의하여야함).
제26도는 액정패널의 제조공정을 설명하는 개략도.
제27(a)도, 제27(b)도, 제27(c)도는 본 발명의 투사형 표시장치의 예를 도시한 개략도.
제28(a)도, 제28(b)도, 제28(c)도는 본 발명의 투사형 표시장치에 사용되는 2색성거울의 스펙트럼반사특성도.
제29도는 본 발명의 투사형 표시장치의 컬러분리조사부의 사시도.
제30도는 본 발명의 액정패널의 예를 도시한 단면도.
제31(a)도, 제31(b)도, 제31(c)도는 본 발명의 액정패널의 컬러분리와 컬러합성의 원리를 설명하는 설명도.
제32도는 본 발명의 액정패널의 예로서 부분적으로 확장한 상면도.
제33도는 본 발명의 투사형 표시장치의 투사광학계를 도시한 개략도.
제34도는 본 발명의 투사형 표시장치의 구동계를 도시한 블록도.
제35도는 본 발명의 투사형 표시장치의 일예로서 스크린위에 투영화상을 부분적으로 확대하여 도시한 도면.
제36도는 본 발명의 액정패널의 예로서 부분적으로 확대하여 도시한 상면도.
제37도는 본 발명의 액정패널의 예를 도시한 개략도.
제38(a)도, 제38(b)도는 각각 본 발명의 액정패널의 예로서 부분적으로 확대된 상면도와 단면도.
제39도는 마이크로렌즈를 가진 종래의 전송형 액정패널을 부분적으로 확대한 단면도.
제40도는 마이크로렌즈를 가진 전송형 액정패널을 사용하는 종래의 투사형 표시장치로서 스크린위의 투사화상을 부분적으로 확대한 도면.
* 도면의 주요부분에 대한 부호의 설명
1, 2, 101, 102, 334, 401, 402 : 수평시프트레지스터
3, 103, 336, 403 : 수직시프트레지스터
4∼11, 104∼107, 404∼407 : 비디오선
6 : 로드형인티그레이터
7 : 타원형 반사기
12∼23, 108∼115, 408∼415 : 샘플용 MOS트랜지스터
21 : 마이크로렌즈기판
22 : 마이크로렌즈
23 : 유리시이트
24∼35, 116∼119, 416∼423 : 신호선
25 : 액정층
26 : 화소전극
27 : 액티브매트릭스구동회로
28 : 실리콘반도체기판
36 : 스위칭용 MOS트랜지스터
37, 130, 314 : 액정
38, 40, 41, 124, 125 : 구동선
42∼45, 126∼129 : 출력선
51∼54 : CMOS인버터
61∼64, 610-617 : 트랜스퍼게이트
71∼74 : 인버터
120∼123, 424∼433 : 스위치용 트랜지스터
131∼135, 144∼147 : CMOS인버터
141∼145, 500 : 다이내믹시프트레지스터
301 : 반도체기판
302 : p형 웰
302' : n형 웰
303, 303',303" : 소스영역
304 : 게이트영역
305, 305', 305" : 드레인영역
306 : 피일드산화막
307 : 차광층
309 : 절연층
311 : 드레인전극
312 : 화소전극
313, 320 : 반사방지막
315 : 공통투명전극
316 : 대향기판
317, 317' : 고농도불순물영역
332 : 레벨시프트회로
333 : 비디오신호샘플링스위치
335 : 비디오신호입력단자
351 : 밀봉부
352 : 전극패드부
353 : 클록버퍼회로
356 : 표시부
357 : 주변회로부
371 : 광원
372 : 집광렌즈
373, 375 : 볼록프레넬렌즈
374 : 컬러분리광학소자
377 : 피일드렌즈
378 : 반사형 액정소자
380 : 투사형 렌즈유닛
381 : 스크린
385 : 전원
386 : 플러그
387 : 램프온도검출기
388 : 제어보드
390 : 스피커
391 : 사운드보드
392 : 확장보드 1
393 : 복호기
394 : 튜너
396 : 외부장치
450 : 스위치
451 : A/D컨버터
452 : 원격제어패널
453 : 메인보드
454 : 패널구동헤드보드
455, 456, 457 : 액정패널
800 : 확장보드 2
802 : LED표시부
803 : 키매트릭스입력부
804 : 램프안전스위치
805 : 주전원스위치
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은, 매트릭스기판, 매트릭스기판과 액정을 사용하여 화상과 문자를 표시하는 액정장치 및 액정장치를 사용한 표시장치에 관한 것이다. 보다 상세하게는, 본 발명은 액정소자를 구동하기 위해 수평구동회로와 수직구동회로에 의해 특징지우는 액정장치와 표시장치에 관한 것이다.
멀티미디어시대가 도래됨에 따라, 화상형성에 의한 통신용 장치는 이들의 중요성이 높아지고 있다. 그중에서도, 액정표시장치는, 박형화와 저소비전력 때문에 주의가 집중되고 있고 또한 반도체와 비교될만큼 기초산업중 하나로 성장되고 있다. 액정표시장치는 10인치크기의 노트북형 개인용 컴퓨터에 주로 사용된다. 보다 큰 화면크기의 액정표시장치가 장래에 개인용 컴퓨터뿐만아니로 워크스테이션과 가정용 텔레비젼에도 사용될 것이 기대되고 있다. 그러나, 화면의 크기가 증가함에 따라, 제조장비가 한층더 고가로 되고 또한 전기적으로 엄격한 특성이 대형화면을 구동하는 데 요구될 것이다. 따라서, 화면의 크기가 증가함에 따라, 제조단가는 크기의 제곱내지 3제곱에 비례하여 급속하게 상승할 것이다.
이와 같은 상황하에서, 컴팩트한 액정표시패널을 제조하고 액정화상을 광학적으로 확대하여 표시하는 투사방법에 대해 주의가 집중되고 있다. 그 이유는, 성능과 단가는 반도체의 컴팩트화에 따라 개선되는 스케일링법칙(scaling law)과 마찬가지로, 크기의 감소는 특성을 개선하고 또한 단가를 낮게하기 때문이다. 이들의 관점으로부터, 액정표시패널은, TFT(박막트랜지스터)가 화소마다 형성되는 것을 특징으로 하는 소위 액티브매트릭스형으로 되는 경우, 충분한 구동력을 가지는 컴팩트한 TFT가 필요하고 비결정질Si TFT로부터 다결정Si TFT로 이동되는 경향이 있다. 통상의 텔레비젼에 채택된 NTSC표준에 따른 해상도레벨의 비디오신호는 상당히 급속한 처리가 요구되지 않는다.
따라서, 액정표시장치는, TFT뿐아니라 다결정Si의 복호기나 Si시프트레지스터 등의 주변구동회로와 표시영역을 결합하는 일체적인 구조로 제조될 수 있다. 그러나, 다결정Si는 단결정Si보다 열화하기 때문에, NTSC표준에서보다 높은 해상도레벨의 고정세텔레비젼을 실현하거나 또는 컴퓨터의 해상도표준의 GA(확장그래픽어레이)나 SXGA(초확장그래픽어레이)의 표시를 실현하기 위해서는, 복수의 분리된 시프트레지스터가 개선되어야 한다. 이 경우에는, 분리의 경계에 대응하는 표시영역에서 고우스트(ghost)로 칭하는 잡음이 나타나므로 이 필일드에 존재하는 문제를 해결하는 것이 요망된다.
한편, 다결정Si의 일체구조의 표시장치보다는 극히 높은 구동력을 달성하는 단결정Si기판의 표시장치에 또한 주의를 기울이고 있다. 이 경우에는, 주변구동회로에 의한 트랜지스터의 구동력이 충분하고, 따라서 상기한 분리구동이 반드시 필요하지 않다. 이에 의해 잡음의 문제를 해결한다.
이들의 다결정Si 또는 단결정Si를 사용함에 따라, TFT의 드레인을 반사전극에 접속하고 반사전극과 투명공통전극사이에 액정을 개재시킴으로써 반사형 액정소자를 형성하고, 또한 액정표시소자의 주사를 위한 수평, 수직시프트레지스터를 동일의 반도체기판에 형성하는 방식으로 반사형액정장치를 제공할 수 있다.
이와 같은 사정하에서, 일본국 특개소 59-133590호 공보에 개시된 바와 같이, 액티브매트릭스액정장치의 소비전력을 감소할 수 있는 액정표시장치용 구동회로가 제안되었다. 이 일본국 특개소 59-133590호 공보는, 신호선의 선택을 위한 신호선구동회로가 복수의 시프트레지스터로 구성되고 또한 2개의 클록신호를 선택하여 인가하는 선택회로가 각각의 시프트레지스터마다 형성되고 또한 시프트레지스터로서 다이내믹시프트레지스터의 사용을 설명하는 구동회로를 개시하고 있다.
상기 종래의 발명은, 저주파클록을 대부분의 시프트레지스터에 공급함으로써 소비전력을 감소할 수 있고 또한 다이내믹 시프트레지스터의 사용에 의해 생산의 증가를 예상적으로 달성할 수 있는 것에 대해서 설명하고 있다.
그러나, 신호선구동회로가 복수의 분리된 시프트레지스터로 구성되는 경우, 상기 설명한 고우스트로 칭하는 잡음의 발생과 불안정성을 완전히 제거하지 못하는 것은 사실이다. 일본국 특개소 59-133590호 공보는, 화소와 구동회로를 구성하는 칩의 영역의 전체적인 고려 즉 소비전력과 신뢰성에 의거하여, 고해상도와 다수의 화소를 위해 준비된 액정장치용 신호선구동회로와 주사선구동회로의 구성에 모두 대한 연구를 하고 있지 않다.
본 발명의 목적은, 액정장치에서 주변회로(구동회로)의 주사회로로서 시프트레지스터를 사용한 경우에 상기 문제점을 해결함으로써, 고신뢰성과 높은 설계 자유도를 가지고, 소형의 칩영역중에서, 저소비전력의 주사회로를 가지는 액정장치를 제공하는 데 있다.
본 발명의 다른 목적은, 화소전극에 접속된 복수의 절환소자와, 복수의 절환소자에 비디오신호를 공급하는 복수의 신호선과, 상기 복수의 절환소자에 주사신호를 공급하는 복수의 주사선과, 상기 복수의 신호선에 비디오신호를 공급하는 수평구동회로와, 상기 복수의 주사선에 주사신호를 공급하는 수직구동회로를 구비한 매트릭스기판에 있어서, 상기 수평구동회로는 다이내믹형 회로로 구성되고 또한 상기 수직구동회로는 스태틱형 회로로 구성된 것을 특징으로 하는 매트릭스기판을 제공
하는 데 있다.
본 발명의 또다른 목적은, 매트릭스패턴으로 배열된 복수의 화소전극과, 화소전극에 접속된 복수의 절환소자와, 복수의 절환소자에 비디오신호를 공급하는 복수의 신호선과, 상기 복수의 절환소자에 주사신호를 공급하는 복수의 주사선과, 상기 복수의 신호선에 비디오신호를 공급하는 수평구동회로와, 상기 복수의 주사선에 주사신호를 공급하는 수직구동회로를 가지는 매트릭스기판과; 상기 매트릭스기판과 상기 매트릭스기판에 대향하는 대향기판사이에 배치된 액정재료로 이루어진 액정장치에 있어서, 상기 수평구동회로는 다이내믹형 회로로 구성되고 또한 상기 수직구동회로는 스태틱형 회로로 구성되는 것을 특징으로 하는 액정장치를 제공하는 데 있다.
본 발명은, 반사형 액정소자의 수평구동과 수직구동을 위한 구동회로로서 다이내믹형 회로와 스태틱형 회로를 선택적으로 사용하므로, 구동회로를 최적화하고, 액정표시장치의 칩의 크기를 감소하고 소비전력이 낮고, 신뢰성이 높고 설계의 자유도가 높은 여러 가지의 효과를 나타낼 수 있다.
[발명의 구성 및 작용]
본 발명에 의한 매트릭스기판과 액정장치는 상기한 바와 같은 각각의 구성을 가진다.
본 발명의 이해를 쉽게 하기 위하여, 참고예와 실시예에 대하여 이하 설명할 것이다. 그러나, 본 발명은 이하에 설명한 실시예에만 한정되도록 의도한 것이 아님에 유의하여야 한다.
본 발명의 참조예에 대하여 제1도를 사용하여 설명한다. 제1도는 본 참조예의 액정패널의 회로도이다. 액정패널의 구동방법에 대하여 설명할 것이다. 도면에서, (1),(2)는 수평시프트레지스터(수평구동회로)이고, (3)은 수직시프트레지스터(수직구동회로)이고, (4)내지 (11)은 비디오신호용 비디오선이고, (12)내지 (23)은 수평시프트레지스터로부터의 주사펄스에 따라서 비디오신호를 샘플링하는 샘플링용MOS트랜지스터이고, (24)내지 (35)는 비디오신호를 공급하는 신호선이고, (36)은 화소부의 TFT용 절환MOS트랜지스터이고, (37)은 화소전극과 공통전극사이에 개재된 액정이고, (38)은 화소전극에 수반하는 부가용량이다. (39),(40),(41)은 수직시프트레지스터(3)의 수평주사출력용 구동선이고, (42)내지 (45)는 수평시프트레지스터(1),(2)로부터의 수직주사용 출력선이다.
이 회로에서, 수평시프트레지스터의 수직주사제어신호(42)내지 (45)에 의해 샘플링용MOS트랜지스터(12)내지 (23)을 통하여 입력비디오신호를 샘플링한다. 수직시프트레지스터의 수평수사제어신호(39)가 출력상태인 것으로 가정하면, 화소부 절환용 MOS트랜지스터(36)는 ON되고, 이에 의해 샘플링된 신호선의 포텐셜은 화소에 기록될 것이다. 제2(a)도내지 제2(h)도를 참조하면서 상세한 타이밍에 대하여 설명한다. 액정패널의 화소가 1024×768개진 XGA패널에 대해서 타이밍을 설명한다.
우선, 수직시프트레지스터(3)의 수평주사출력의 구동선(39)은 고레벨(H)로 되고; 즉, 화소용 트랜지스터(36)은 ON된다. 이 기간동안, 수평시프트레지스터(42)∼(45)는 연속적으로 고레벨(H)로 되어 샘플링용 MOS트랜지스터(12)∼(23)을 ON하고, 이에 의해 비디오선(4)∼(11)의 포텐셜이 신호선을 통하여 화소에 기록된다. 이 포텐셜은 부가용량(38)에서 유지된다. 이 회로에서, 수평시프트레지스터(1),(2)로부터의 출력선(42)∼(45)의 각각은 4개의 샘플링용MOS트랜지스터(12)∼(15), (16)∼(19), ‥, 에 접속되고, 각각의 수평시프트레지스터(1),(2)로부터의 출력선(42),(44)은 동시에 고레벨로 된다. 따라서, 샘플링용 MOS트랜지스터 (12)∼(19)는 동시에 샘플링상태로 되고, 이에 의해 8개의 화소는 각각의 비디오신호선(4)∼(11)을 통하여 동시에 기록된다. 수평시프트레지스터(1),(2)는 1024/8=128단계를 가진다. 제 128단계의 종료후에, 수직시프트레지스터(3)의 구동선(39)은 OFF된다. 다음에, 수직시프트레지스터(3)로부터의 구동선(40)은 고레벨로 되고 또한 수평시프트레지스터(1),(2)의 출력선(42)∼(45)은 다시 연속적으로 고레벨(H)로 된다. 이와 같은 작동이 반복된다. 본 실시예에서는, 화상의 플리커를 억제하기 위하여 정상의 기록속도보다 두배만큼 큰 속도로 구동을 행하고, 수직동기주파수 150Hz에서 1/75초의 기간동안 모든 화소에 대해서 기록을 두배로 행하였다. 이때에, 수직시프트레지스터(3)의 ON기간은 대략 6.5μsec이고, 한편 수평시프트레지스터(1),(2)의 ON기간은 대략 50nsec이다.
수평시프트레지스터회로(1),(2)에 대하여 이하 설명한다. 제3도는 본 예의 수평시프트레지스터회로의 예를 도시한다. 본예는 CMOS인버터(51)∼(54)와 CMOS의 트랜스퍼게이트(61)∼(64)로 구성된 다이내믹시프트레지스터이다. 포위된 부분(50)은 1단계를 나타내는 시프트레지스터의 기본단위를 나타낸다 제4(a)도내지 제4(i)도는 수평시프트레지스터회로의 타이밍차트이고, 이것은 트랜스퍼게이트(61)∼(64)의 제어클록 ø1, ø2와 동기하는 A점의 입력과 함께 각각의 점(B)∼(G)에서의 파형을 도시한다. 도시한 바와 같이, 출력은 연속적으로 전파된다. 본 실시예에서는 부분(C),(G)는 출력부이고, 이것도 제1도에 도시된 샘플링용 MOS트랜지스터의 게이트에 접속된다(제2(d)도와 제2(e)도에 도시된 파형(H1),(H2)은 출력파형(C),(G)에 대응한다). 다이내믹시프트레지스터에서, 노드(C)는, 제어클록(ø1)의 하강후의 플로우팅노드이고 주로 다음단계의 게이트용량에 의해 일정한 포텐셜에서 유지된다. 따라서, 이 구성은, 리크레벨이 높거나 또는 플로우팅기간이 긴경우에는 부정확한 데이터가 전송되어 다음의 터미널에 전파되는 못하는 문제점을 가지고 있다.
인버터(71),(72)와 인버터(73),(74)가 제5도에 도시한 바와 같이 부가되면, 스태틱형의 안정한 회로구성은 플로우팅노드없이 실현될 수 있지만, 이 구성은 다이내믹형의 것의 1.5배인 트랜지스터가 요구된다. 이것은 칩영역이 증가하고 또한 소비전력이 중가하는 것을 의미한다. 칩영역의 증가에 의해 생산량이 감소하고 또한 단가가 높아지기 때문에, 칩영역의 증가는 바람직하지 않다. 본 예에서는 수평, 수직시프트레지스터는 모두 제3도에 도시된 다이내믹형으로 형성된다.
우선, 수평시프트레지스터에 대하여 설명한다. 제4(a)도∼제4(i)도에 도시된 바와 같이 수평시프트레지스터의 플로우팅주기가 50nsec이하인 상태에서 동작이 신속하므로, 시프트레지스터는 고속으로 동작할 수 있고 또한 누설전류가 작은 CMOS회로로 구성된다. 다음단계의 게이트용량은 대략 10fF이다.
이 회로구성에서, 전압강하가 1V이고, t=50nsec이고, C=10fF인 것으로 가정하면, 허용누설전류i는,
Figure kpo00001
와 같이 충분히 크다. 따라서 신뢰성이 충분히 유지된다. 즉, 수평시프트레지스터는 칩영역과 소비전력의 관점에서 우수한 다이내믹형 시프트레지스터로 구성될 수 있다.
다음에 수직시프트레지스터에 대하여 설명한다. 수직시프트레지스터에서, 시프트레지스터회로의 한 블록은 화소피치마다 필요하다. 제7(a)도와 제7(b)도는 화소의 크기 20㎛인 배치도를 도시한다. 제7(a)도는 제3도에 도시된 다이내믹형 수평시프트레지스터의 배치도이고 또한 제7(b)도는 제5도에 도시된 스태틱형 시프트레지스터이다. AL은 알루미늄을 나타내고, POL은 도핑된 폴리실리콘을 나타내고 CNT는 콘택트를 나타낸다. 소자는 ACT에 형성된다. 참조부호는 제5도에 따라서 부여된다. 시프트레지스터의 단계마다 트랜지스터의 개수는 8개 내지 12개만큼 증가되고, 따라서 시프트레지스터의 영역은 크게 증가한다. 화소의 크기가 이와 같은 방식으로 작아지게 됨에 따라, 특히, 화소의 크기가 20㎛의 레벨이하로 됨에 따라, 시프트레지스터의 단계마다 피치는 작게되고, 따라서 칩영역은 트랜지스터의 개수에 크게 의존한다. 특히, 제5도에 도시한 바와 같이 트랜지스터의 개수의 증가에 따라 전원의 개수를 증가하는 배치인 경우에는, 이와 같은 차이는 크고, 이것은 웨이퍼로부터 취해진 칩의 개수와 양산에 큰 영향을 주고, 이에 의해 비용이 증가하는 결과를 초래한다. 이와 같은 영역에서, 소수의 트랜지스터를 가진 다이내믹형을 사용하는 것이 편리하다. 제6(a)도내지 제6(e)도는 수직시프트레지스터의 타이밍차트이다. 이 수직시프트레지스터(3)의 회로는 제3도에 도시된 회로와 마찬가지의 다이내믹형으로 구성된다. 출력(C),(G)은 클록(ø1),(ø2)에 동기하여 연속적으로 전파된다. 플로우팅기간은 대략 6.5μsec로 설정되고, 이것은 수평시프트레지스터(1),(2)의 것보다 2배 큰 수치이다. 그러나, 전압강하가 1V이고, t=6.5μsec이고, C=10fF인 것으로 가정하면, 허용누설전류i는,
Figure kpo00002
와 같이 된다. 따라서, 디셉터블한 누설전류(deceptable leak current)는 수평시프트레지스터의 것보다 40배만큼 엄격하다. 고속동작을 행하는 수평시프트레지스터와 양쪽의 다이내믹시프트레스터와 함께 수직시프트레지스터를 구성함으로써, 액정패널은, 작은 칩영역을 낮은 비용으로 이론적으로 얻을 수 있고 또한 저소비전력을 소모할 수 있다. 그러나, 이점을 구체적으로 고려하면, 수직시프트레지스터로서 다이내믹형 수직시프트레지스터를 사용하는 것은 매우 적절하지 않는 것이 본 발명자에 의해 분명하게 되었다. 즉, 액티브매트릭스형 패널의 구동방법으로서, 상기에서 나타낸 바와 같이, 신호를 한 개의 화소에 기록하는 시간을 길게하기 위해서 복수의 화소에 신호를 동시에 자주 기록한다. 따라서, 두 개이상의 수직주사선(게이트선)이 동시에 구동되는 상태를 초래하는 경우가 빈번히 발생하고, 여기서 수직시프트레지스터를 실제로 빈번히 사용하게 된다. 다음에, 신호가 동시에 기록된 화소의 수가 증가하고 또한 동시에 구동된 주사선의 수가 증가함에 따라, 수직시프트레지스터의 단계마다 주사선의 수는 길게 된다 따라서, 상기 허용가능한 리크값에 비해서 보다 엄격한 리크값이 신뢰성을 위해 요구되고, 따라서 다이내믹형 수직시프트레지스터를 사용하는 것은 그다지 적절하지 않다.
[제 1실시예]
본 발명의 제 1실시예에 대하여 설명한다. 제8도에서, (401),(402)는 수평시프트레지스터(수평구동회로)이고, (403)은 수직시프트레지스터(수직구동회로)이고, (403)은 수직시프트레지스터(수지구동회로)이고, (404)내지 (407)은 비디오신호용 비디오선이고, (408)내지 (415)는 수평시프트레지스터로부터의 주사펄스에 따라서 비디오신호를 샘플링하는 샘플링용 트랜지스터이고, (416)내지 (423)은 비디오신호가 샘플링용 트랜지스터(408)내지 (415)를 통하여 공급되는 신호선이고, (424)내지 (433)은 공통전극과 화소전극과 화소전극을 잠정적으로 유지하는 부가용량사이에 개재된 절환트랜지스터이다. (434),(435)는 수직시프트레지스터(403)로부터의 출력을 위한 구동선이고, (436)내지 (439)는 수평시프트레지스터로부터의 출력선이다.
본 실시예의 기본적인 동작은 참조예에서의 동작과 마찬가지이다. 본 실시예는 예를 들면 640×480의 화소를 가지는 VGA패널이다. 동작타이밍은 참조예에서와 같이 기본적으로 동일하지만, 본 실시예에서는 수직동기주파수 60Hz에서 기록을 행한다. 이때에, 수직시프트레지스터(403)의 ON주기는 대략 102μsec이고, 이것은 참조예에서의 ON주기보다 대략 16배만큼 긴 주기이다. 한편, 수평시프트레지스터(401),(402)의 ON주기는 참조예에서의 것과 상이하다. 각각의 비디오신호는 4개로 분주되고 또한 샘플링용트랜지스터(408)∼(415)중에서 두 개씩 각각 한쌍이 된다. 따라서, 수평시프트레지스터의 ON주기는 대략 160μsec이다. 본 실시예에서는, 수평시프트레지스터(401),(402)의 플로우팅주기가 160nsec이하인 상태에서 동작이 신속하다. 전압강하가 1V이고, t=16nsec이고, C=10fF인 것으로 가정하면, 허용누설전류 i는
Figure kpo00003
와 같이 충분히 크다. 따라서, 신뢰성이 저하되지 않는다. 즉, 수평시프트레지스터는, 참조예에서 또한 설명한 바와 같이 칩영역과 소비전력의 관점에서 다이내믹 시프트레지스터로 구성되는 것이 바람직하다.
한편, 수직시프트레지스터는 상기한 바와 같이 제5도에 도시된 스태틱 시프트레지스터로 구성된다. 수직시프트레지스터(403)의 플로우팅주기는 대략 120μsec 만큼 길다. 전압강하가 1V이고, t=102μsec이고, C=10fF인 것으로 가정하면, 허용누설전류i는
Figure kpo00004
와 같이 된다. 누설전류i는 작으므로, 신뢰성의 측면에서 볼 때 다이내믹시프트레지터를 사용하는 것은 바람직하지 않다. 또한, 주파수가 수직시프트레지스터(403)에서 낮기 때문에 소비전력은 거의 무시할 수 있다. 또한, 배치의 측면에서 볼 때, 4개의 화소영역에 1개의 블록이 배치될 수 있고, 따라서 칩영역의 문제는 그다지 중요하지 않다. 따라서, 수직시프트레지스터(403)는, 특히, 신뢰성의 측변에서 볼 때 스태틱 시프트레지스터로 구성되는 것이 바람직하다.
고속동작을 실행하는 수평시프트레지스터(401),(402)가 제3도에 도시한 바와 같이 다이내믹 시프트레지스터로 구성되고 한편 시프트레지스터의 한 개의 블록의 배열의 큰 주기를 가지고 저속동작을 행하는 수직시프트레지스터(403)는 스태틱 시프트레지스터로 구성되는 것을 특징으로 하는 배열에 의해서, 본 발명은, 액정투사기장치에 적용가능한 액정패널을, 저소비전력과 고신뢰성과 작은 칩영역과 낮은 단가로 실현하였다.
[제 2실시예]
제9도는 본 발명의 액정패널의 회로도이다. 제9도에서, (101),(102)는 수평시프트레지스터이고, (103)은 수직시프트레지스터이고, (104)내지 (107)은 비디오신호용 비디오선이고, (108)내지 (115)는 수평시프트레지스터로부터의 주사펄스에 따라서 비디오신호를 샘플링하는 샘플링용 트랜지스터이고, (116)내지 (119)는 샘플링용 트랜지스터를 통하여 비디오신호를 공급하는 신호선이고, (120)내지 (123)은 공통전극과 화소전극과 화소전하를 잠정적으로 유지하는 부가용량(131)사이에 개재된 액정(130)을 각각 포함하는 화소부의 절환스위치이다. (124),(125)는 수직시프트레지스터(103)로부터의 출력용 구동선으로서, 이들의 각각은 화소부의 절환용 트랜지스터(120)∼(123)에 접속될 2개의 수평주사선으로 분할된다. 또한, (126)∼(129)는 수평시프트레지스터로부터의 출력선을 나타낸다.
본 실시예의 액정패널은 1280×1024의 화소를 가지는 SXGA패널이다. 이 패널의 구동방법은 참조예와 제 1실시예와 기본적으로 마찬가지이지만, 본 실시예는 4개의 비디오선에 의해 4개의 화소에 신호를 동시에 기록하도록 배치되어 있다. 수직동기주파수 75Hz에서, 수직시프트레지스터(103)의 ON주기는 대략 38μsec이고, 한편 수평시프트레지스터(101),(102)의 ON주기는 대략 30nsec이다. 동작타이밍은 제10(a)도 내지 제10(g)도에 도시되어 있다. 제10(a)도 내지 제10(g)도에서, Vl, V2, V120은 수직시프트레지스터로부터의 출력펄스(124),(125),‥를 나타내고, H1, H2, H640은 수평시프트레지스터로부터의 출력펄스를 나타내고, 비디오선에 대한 신호파형이 예시되어 있다.
우선, 구동선(124)은 높은 레벨(H)로 되고, 이 주기동안 수평시프트레지스터(101),(102)의 출력선(126,127)(128,129)는 연속적으로 높은 레벨(H)로 되어 비디오선(104)내지 (107)상의 포텐셜을, 신호라인을 통하여, 화소부의 절환용 트랜지스터(120)∼(123)에 기록한다. 포텐셜은 부가용량(13)에서 유지된다. 이 회로에서 수평시프트레지스터(101),(102)로부터의 출력선(126),(127)은 높은 레벨을 부분적으로 오버래핑으로 취한다. 이것은, 각각의 샘프링용 트랜지스터(110),(111),(114), (115)가 각각의 샘플링용 트랜지스터(108),(109),(112),(113)에 의해 샘플링될 포텐셜을 또한 잠정적으로 샘플하는 것을 의미한다. 그러나, 이것은, 타이밍A에서 결정된 비디오선(104)∼(107)의 포텐셜이 제10(a)도 내지 제10(b)도에 도시한 바와 같이, 신호선(116)∼(119)을 통하여 화소에 최종적으로 기록되기 때문에, 문제를 일으키지 않는다. 한편, 고정세패널은 다수의 화소를 가지므로, 화소당 기록시간은 짧게 된다. 본 실시예의 구동방법은 선행의 화소포텐셜의 예비기록을 포함하므로, 기록전위차는 변환구동을 주로 포함하는 액정구동에서 작게 되고, 따라서 기록은 용이하게 되고, 이것은 바람직한 구동방법으로 말할 수 있다.
수평시프트레지스터회로에 대하여 이하 설명한다. 수평시프트레지스터회로의 예가 제11(a)도와 제11(b)도에 도시되어 있다. 이 시프트레지스터는 다이내믹시프트레지스터이고, 이것은 클록화된 CMOS인버터(131)∼(133)와 CMOS인버터 (134),(135)로 구성된다. 점선으로 포위된 부분(130)은 시프트레지스터의 기본단위를 나타내고, 이것은 6개의 트랜지스터로 구성된 한 개의 단계이다. 제12(a)도 내지 제12(h)도는, 클록 ø1, ø2과 동기하여 출력을 연속적으로 전파하는 것을 특징으로 하는 상기 시프트레지스터의 타이밍차트이다. 여기서, A, C, E에 의해 표시된 부분은 출력부를 나타내고, 이것은 제9도에 도시된 샘프링용 트랜지스터의 게이트에 접속된다. 시프트레지스터는 다이내믹형으로 구성되므로, 노드(A),(C),(E)는 클록 ø1이나 클록 ø2의 하강후에 플로우팅노드로 되고 포텐셜은 주로 다음단계의 게이트용량에 의해 유지된다. 제13도에 도시한 바와 같이, CMOS인버터(146),(147)는, CMOS인버터(144),(145)에 대향하는 방향으로 또한 병렬로 다이내믹 시프트레지스터(141)내지 (145)에 부가될 수 있고, 이에 의해 스태틱형의 안정한 회로구성은 플로우팅노드없이 실현될 수 있다. 그러나, 트랜지스터의 수는 6개내지 8개로 증가한다. 즉, 트랜지스터의 이와 같은 증가에 의해 칩영역과 소비전력을 증가시킨다. 본 실시예에서는 수평시프트레지스터는 플로우팅주기가 30nsec이하인 상태에서 고속으로 동작하고, 따라서 신뢰성이 다이내믹시프트레지스터를 사용하는 경우에도 저하되지 않는다. 따라서, 수평시프트레지스터는 칩영역과 소비전력의 관점에서 양호한 특성을 나타내는 다이내믹 시프트레지스터로 구성되는 것이 바람직하다.
한편, 수직시프트레지스터는 제13도에 도시된 스태틱 시프트레지스터로 구성된다. 수직시프트레지스터의 플로우팅주기는 대략 38μsec이고, 이것은 수평시프트레지스터의 것보다 3배이상의 치수이다. 전압강하가 1V이하이고, t=38μsec이고 C=10fF인 것으로 가정하면, 허용누설전류 i는,
Figure kpo00005
와 같이 된다. 신뢰성의 관점으로부터 다이내믹형을 사용하는 것은 그다지 바람직하지 않다. 수직시프트레지스터의 소비전력은 낮은 주파수 때문에 거의 무시할 수 있으므로, 수직시프트레지스터가 스태틱 시프트레지스터로 구성하는 것이 바람직하다. 또한 배치의 관점에서 볼 때, 한 개의 블록이 2개의 화소영역에 배치할 수 있기 때문에 문제가 발생하지 않는다.
상기한 바와 같이, 고속동작을 행하는 수평시프트레지스터는 다이내믹 시프트레지스터로 구성되고 또한 저속으로 동작하는 수직시프트레지스터는 스태틱 시프트레지스터로 구성되는 것을 특징으로 하는 배열에 의해, 본 실시예는, 액정투사기장치에 적용가능한 액정패널을, 저소비전력과 고신뢰성과 작은 칩영역 및 낮은 코스트로 실현할 수 있다.
[제 3실시예]
기본적인 구성은 제9도에 도시된 제 2실시예와 동일하지만, 수평시프트레지스터회로의 구성이 상이하다. 제14도는 시프트레지스터회로의 도면이다. 500은 제11(a)도와 제11(b)도에 도시된 다이내믹 시프트레지스터이고, 부스터회로(501), (502),(503)은 각각의 인버터의 출력에 접속된다. 제9도에서 시프트레지스터로부터의 출력(126)은 B로부터 출력된다. 각각의 샘플링용 트랜지스터(108)∼(115)는 제9도에서 한 개의 MOS트랜지스터로서 설명되지만, 본 실시예에 특히 제한되지 않고 샘플링용 트랜지스터가 CMOS트랜지스터의 트랜스퍼게이터등이어도 됨은 말할 필요도 없다. CMOS트랜지스터의 트랜스퍼게이트를 사용하는 경우, 부스터회로(501),(502),(503)으로부터의 출력A가 또한 PMOS트랜지스터의 게이트에 연결하기 위해 사용된다. (504)는 액정패널에서 루우팅(routing) 때문에 큰용량을 가진 긴 선을 구동하는 클록(ø1),(ø2)의 클록버퍼를 나타낸다. 루우팅을 2cm로 되는 것으로 가정하면, 커패시턴스는 액정패널의 크기에 의존하지만, 대략 10pF만큼 크다. (500),(504)의 전원전압은 예를 들면 5V이고, 이것은 저소비전력으로 고속으로 동작하는 클록버퍼와 시프트레지스터를 구동한다 4개의 상, 하 클록버퍼를 합하면, 본 실시예의 평균소비전력은 전원전압 5V에서 대략 34mW이지만, 전원전압20V에서 대략 840mW이고, 이것은 16배이상이다. 부스터회로와 기타회로의 전원전압은, 비디오선을 통하여 액정패널에 전압을 기록하는 20V이다. 수평시프트레지스터는 제 2실시예에서와 같이 다이내믹형으로 구성되므로, 부스터회로를 포함한 시프트레지스터의 단계의 트랜지스터의 개수는 10개이고 또한 한 개의 블록은 두 개의 화소영역으로 배열된다. 따라서, 칩의 크기는 작게 된다.
한편, 수직시프트레지스터는 제 2실시예에서와 같이 제5도에 도시된 스태틱 시프트레지스터이다. 수직시프트레지스터에서는 소비전력이 낮은 주파수 때문에 거의 무시될 수 있으므로, 수직시프트레지스터는 스태틱 시프트레지스터로 구성되는 것이 바람직하다. 상기한 바와 같이, 고속동작을 행하는 수평시프트레지스터는 다이내믹 시프트레지스터로 구성되고 전원전압을 감속하여 최종적으로 전압을 상승하는 회로구성을 사용하고 또한 낮은 속도에서 동작하는 수직시프트레지스터는 스태틱 시프트레지스터회로 구성되는 것을 특징으로 하는 구성에 의해, 본 실시예는 액정투사기장치에 적용가능한 액정을 낮은 소비전력과 고신뢰성과 작은 칩영역 및 낮은 코스트로 실현하였다.
[제 4실시예]
본 실시예는 절연유리기판위에 폴리실리콘박막트랜지스터(poly-Si TFT)를 형성함으로써 액정장치가 구성되는 것을 특징으로 하는 예를 나타낸다. 이 경우에는, 다이내믹 시프트레지스터는 수평구동회로를 위해 사용되고, 따라서 리크레벨이 감소될 필요가 있다. 한편, 클록의 배선용량이, 베이스가 절연기판이기 때문에, 감소되는 이점이 있다. 그러나, 이동도가 통상 사용되는 폴리실리콘에 비해서 큰 값으로 될 필요가 있다. 본 실시예에서는, 제 3실시예에 의한 회로가 이하에 설명하는 고성능의 폴리실리콘TFT를 사용하여 실현되고, 이에 의해 저렴한 액정표시장치를 형성할 수 있다.
낮은 온도의 폴리실리콘TFT를 사용하는 공정에 대하여 제26도를 참조하면서 이하 설명한다.
우선, 유리기판(111)에 버퍼된 산화를 행한 다음에, a-Si의 막을 정규의 LPCVD공정에 의해 대략 50nm의 두께로 퇴적된다. 다음에, 이 막을 KrF엑사이머레이저로 노광하여 다결정실리콘층(103)을 형성한다. 다음에, 산화막(105)이 10nm∼100nm의 두께로 퇴적되고, 이에 의해 게이트산화막을 형성한다. 게이트전극 (106)의 형성후에, 소스와 드레인(152, 103, 107)은 이온주입방법에 의해 형성된다. 불순물의 활성화를, 예를 들면 질소분위기하에서 어닐링함으로써, 행한 다음에, 절연막(110)을 대략 50nm의 두께로 결정된다. 콘택트흘의 패터닝후에 배선층(108a),(108b)이 형성된다. 예를 들면, 스퍼터링에 의해 TiN막을 퇴적함으로써 배선층(108a)이 형성되고, 다음에 스퍼터링에 의해 Al-Si막을 퇴적함으로써 배선층(108b)이 형성된다. 다음에 두 개의 막을 동시에 패턴화한다.
다음에, 차광막인 Ti층(602)을 스퍼터링에 의해 퇴적되고, 다음에 패턴화한다. 다음에, 예를 들면 용량의 형성을 위한 절연막(109)을 실란가스와 암모니아가스의 혼합물을 분해하거나 또는 폴라즈마에서 200∼400℃의 온도에서 실란가스와 N2O의 혼합물을 분해하고 또한 퇴적함으로써 커패시터의 형성을 위한 절연막(109)을 형성한다. 다음에, 수소가스에서 또는 질소가스등의 불활성가스와 수소가스의 혼합물에서 350-500℃의 온도로 10분내지 240분동안 열처리하고, 이에 의해 다결정 실리콘을 수소처리한다. 구멍을 통하여 형성한 후에, ITO층(508)이 투명전극으로 형성된다. 그 다음에, 투명전극과 대향전극사이에 액정층(611)이 투입된다. 대향기판은, 블랙매트릭스(622), 컬러필터(623), ITO투명공통전극(624), 보호막(625) 및 얼라인먼트막(626)이 유리기판(621)위에 형성되는 것을 특징으로 하는 것이다.
여기에 형성된 폴리실리콘 TFT는 60㎠/Vsec의 이동도와 10-10A정도의 누설전류를 가진다. 따라서, 본 실시예는, 이와 같은 폴리실리콘 TFT의 사용에 의해, 소비전력이 낮고 칩영역이 작은 저렴한 액정표시장치를 제공할 수 있다.
[제 5실시예]
기본적인 구조는 제9도에 도시된 제 2실시예와 실질적으로 동일하지만, 수평시프트레지스터의 회로구성은 상이하다. 제15도는 시프트레지스터의 회로도이다. 이것은 인버팅스위치로서의 트랜스퍼게이트(610)∼(617)가 제11(a)도와 제11(b)도에 도시된 다이내믹 시프트레지스터에 접속된다. 이와 같은 회로를 연결함으로써, 두 방향에 신호를 전송할 수 있는 시프트레지스터(이후부터는 "2방향형 시프트레지스터"로 칭함)가 달성된다. 이들의 트랜스퍼게이트(610)∼(617)중에서 트랜스퍼게이트(610)∼(613)는 클록펄스ø가 높은 레벨로 되는 경우 도전성으로 된다. 트랜스퍼게이트(614)∼(617)는 클록펄스ø가 낮은 레벨로 되는 경우 도전성으로 된다. 클록펄스ø가 높은 레벨로 될 때에, 제12(a)도 내지 제12(h)도에 도시된 타이밍의 경우에 C, B, A의 순서로 시프트레지스터출력의 상태가 전파된다. 따라서, 두방향회로가 클록펄스ø의 포텐셜에 따라서 달성된다. 이와 같은 시프트레지스터가 수평시프트레지스터에 적용되고 또한 화상이 액정패널위에 표시되는 경우, 예를 들면 제9도에서 화상은 좌로부터 또는 우로부터 표시될 수 있다. 광학계, 계의 타입(전면타입이나 후면타입)과 기타등에 의존하여 표시방향을 위한 요구가 변경된다. 본 실시예의 스위치를 포함한 회로를 사용함으로써, 동일 액저패널이 각종의 계에 적용가능하고 또한 극히 높은 적응성을 가진 액정패널이 된다.
이 두방향 특성은 수평시프트레지스터에 적용할 수 있을 뿐만아니라 수직시프트레지스터에 적용될 수 있음은 말할 필요도 없다. 두방향타입의 적어도 한 개의 시프트레지스터를 채택함으로써 큰 효과를 달성할 수 있다. 또한, 두방향형 시프트레지스터를 양쪽의 수평, 수직시프트레지스터에 적용하는 것이 보다 효과적임은 물론이다. 본 실시예는 제 2실시예에서와 같이 다이내믹 수평시프트레지스터와 스태틱 수직시프트레지스터를 사용하도록 배치되지만, 본 실시예의 배치는 참조예에서와 같이 양쪽에 대해 다이내믹 시프트레지스터를 사용하는 경우에도 또한 유효하다. 두방향형 배치가 트랜지스터의 수를 증가하므로, 생산을 개선하고 칩영역을 감소하여 웨이퍼로부터 취해진 칩의 개수를 증가하기 위하여 다이내믹 시프트레지스터를 사용하는 것이 한층더 중요하게 되었다.
상기한 바와 같이, 고속동작을 행하는 수평시프트레지스터는 다이내믹시프트레지스터로 구성되고 또한 두방향회로의 구성으로 되고, 한편 저속으로 동작하는 수직시프트레지스터는 스태틱 시프트레지스터로 구성되는 것을 특징으로 하는 배열에 의해, 본 발명은 액정투사기장치에 적용가능한 액정패널을, 저소비전력과 고신뢰성과 2방향표시의 가능성과 높은 적용성과 작은 칩영역 및 적은 비용으로 실현하였다.
[제 6실시예]
상기한 바와 같은 수평, 수직시프트레지스터를 적용하는 액정표시장치에 대하여 설명한다.
본 실시예의 액정표시패널에 대하여 반도체기판을 사용한 일예로서 설명할 것이지만, 기판은 항상 반도체기판에 제한되는 것은 아니다. 기판은 유리등의 투명기판이어도 된다. 또한, 액정패널의 모든 절환소자는 MOSFET 또는 TFT형으로 구성되지만, 이들은 다이오드형등의 2단자형으로 구성되어도 된다. 또한, 이하에 설명하는 액정패널은, 가정용 텔레비젼뿐만아니라 투영기, 헤드장착표시기, 3차원 비디오게임장치, 랩톱컴퓨터, 전자노드북, 영상회의장치, 자동차항법장치, 비행기의 패널등의 표시장치로서 효과적으로 사용될 수 있다.
본 실시예의 액정패널부의 단면은 제16도에 도시되어 있다. 도면에서, (301)은 반도체기판이고, (302),(302')는 각각 P형과 n형 웰이고, (303),(303'),(303")는 트랜지스터의 소스영역이고, (304)는 게이트영역이고, (305),(305'),(305" )는 드레인영역이다.
제16도에 도시한 바와 같이, 표시영역의 트랜지스터에 20kV내지 35V의 고전압을 인가하므로, 소스층과 드레인층이 게이트(304)에 대해서 자기정렬방식으로 형성되지만 이들은 오프세트하여 형성된다. 소스와 드레인사이에, 소스영역(303')과 드레인영역(305')에 의해 표시된 바와 같이, p웰의 저농도n-층과 n웰의 저농도p-층이 있다. 참조로서, 오프세트의 양은 0.5-2.0㎛사이에 있는 것이 바람직하다. 한편, 주변회로의 일부인 회로부는 제16도의 좌측위에 도시되고 또한 주변부의 일부로서의 회로는 소스층과 드레인층이 게이트에 대해서 자기정렬방식으로 형성되도록 구성된다.
소스와 드레인의 오프세트를 여기서 설명하였지만, 오프세트의 존재유무에 부가하여, 다른 유효한 방식은, 이들의 각각의 내압에 의존하는 오프세트의 양을 변경하고 또한 게이트의 길이를 최적화하는 것이다. 주변회로의 일부는 논리에 의거한 회로이므로, 부품의 구동은 1.5V내지 5V에 의거한 구동이 된다. 따라서, 상이한 자체조정된 구조가 트랜지스터의 크기를 감소하기 위해 또한 트랜지스터의 구동력을 증가하기 위해 형성된다. 이 기판(301)은 p형 반도체로 구성되고, 기판은 최저의 포텐셜(정규적으로, 접지포텐셜)을 가진다. 화소에 인가된 전압 즉 20V내지 35V는 표시영역의 n형 웰에 인가된다. 한편, 논리구동전압 즉 1.5V내지 5V는 주변회로의 논리부에 인가된다. 이 구성에 의해 이들의 각 전압에 따라서 최적의 장치가 구성되고, 이에 의해 칩크기의 감소를 실현할 수 있을뿐만아니라 구동속도의 증가에 의거하여 보다 많은 화소의 수에 의한 표시를 실현할 수 있다.
제16도에서, (306)은 피일드산화막이고, (310)은 데이터배선에 연결된 소스전극이고, (311)은 화소전극에 연결된 드레인전극이고, (312)는 반사거울로 기능하는 화소전극이고, (307)은 표시영역과 주변영역을 덮는 차광층이고, 이 차광층은 Ti, TiN, W 또는 Mo 등이 적절하다. 제16도에 도시한 바와 같이, 상기 차광층(307)은 화소전극(312)과 드레인전극(311)사이의 연결부분을 제외한 표시영역을 덮는 반면에, 주변화소영역에서는, 상기 차광층(307)은 예를 들면 비디오선의 일부와 클록라인 등의 중요배선용량을 가진 영역으로부터 제거된다. 상기 차광층(307)이 제거된 부분에서 조사광이 고속신호로 혼합되는 경우에는, 회로의 오동작을 발생하지 않기 위해, 화소전극(312)의 층을 덮도록 일부의 설계변경이 고려된다. (308)은 차광층(307)의 아래에 있는 절연층이고, 평탄화처리는 SOG에 의해 P-SiO층(318)위에서 행해지고, 또한 P-SiO층(318)은 P-SiO층(308)에 의해 덮혀지고, 따라서 절연층(308)의 안정성이 확보된다. SOG에 의한 평탄화방법뿐만아니라 P-TEOS(포스테트라에톡시실란)막을 형성하는 다른 평탄화방법에 의해 평탄화를 행하여 P-SiO층(318)을 덮은 다음에, 이하에 설명하는 바와 같이 절연층(308) CMP(화학가공연마)처리하는 것은 언급할 필요도 없다.
(309)는 반사전극(312)과 차광층(307)사이에 개재된 절연층이고, 반사전극(312)의 전하유지용량은 이 절연층(309)을 통하여 형성된다. 대용량커패시터를 형성하기 위해 유효한 재료는 SiO2뿐만아니라 고유전율을 가진 Ta2O5와 P-SiN과, SiO2를 가진 적층막 등이 있다. 차광층(307)은 Ti, TiN, Mo, W등으로부터 선택된 금속의 평탄층이고 또한 그 막두께는 대략 500Å 내지 5000Å의 범위내에 있는 것이 바람직하다.
또한, (314)는 액정재료이고, (315)는 공통투명전극이고, (316)은 대향기판이고, (317),(317')는 고농도불순물영역이고, (319)는 표시영역이고, (320)은 반사방지막이다.
제16도에 도시한 바와 같이, 트랜지스터의 아래에 형성된 웰(302),(302')과 동일한 극성의 고농도불순물층(317),(317')은 웰(302),(302')의 내부와 주변부에 형성된다. 높은 진폭의 신호가 소스에 인가되는 경우에도, 낮은 저항층에 의해 바람직한 포텐셜에 고정되기 때문에, 웰포텐셜은 안정하게 된다. 따라서, 높은 화질의 화상표시를 달성할 수 있다. 또한, 상기 고농도불순물층(317),(317')은 n형 웰(302')과 p형 웰(302)사이에 피일드산화막을 통하여 형성되고, 이것은 피일드산화막의 바로 아래에 형성되어 MOS트랜지스터의 경우에 정규적으로 사용되는 채널 정지층의 필요성을 없게한다.
이들의 높은 농도의 불순물층(317),(317')은 소스와 드레인층을 형성하는 공정과 동시에 형성될 수 있으므로, 마스크의 수와 맨아우어(manhour)를 제조공정시에 감소할 수 있고, 따라서 비용의 절감을 달성할 수 있다.
다음에, (313)은 공통투명전극(315)과 대향기판(316)사이에 형성된 반사방지막이고, 이것은 계면에서의 액정의 반사계수를 고려하여 계면에서 반사굘을 감소하도록 형성된다. 이 경우에, 바람직한 재료는 대향기판(316)과 투명전극(315)의 반사계수보다 작은 반사계수를 가지는 절연막이다.
웰영역(302')은 반도체기판(301)에 대향하는 도전형을 가지고 있다. 따라서, 웰영역(302)은 제16도에서 p형으로 된다. p형웰영역(302)과 n형휄영역(302')은 반도체기판(301)보다 높은 불순물의 농도를 함유하는 것이 바람직하다. 반도체기판(301)의 불순물농도가 1014∼1015(cm-3)인 경우, 웰영역(302)의 불순물의 농도는 1015내지 1017(cm-3)의 범위내에 있는 것이 바람직하다.
소스전극(310)은 표시용 신호가 전송되는 데이터선에 접속되고, 또한 드레인전극(311)은 화소전극(312)에 접속된다. 이들 전극(310),(311)은 통상의 배선을 위해 Al, AlSi, AlSiCu, AlGeCu, AlCu로부터 선택된 재료로 형성된다. Ti와 TiN의 배리어금속층을 이들 전극(310),(311)의 바닥과 반도체사이의 콘택트면으로 사용함으로써 안정한 콘택트를 달성할 수 있다. 또한 접촉저항이 감소된다. 화소전극(312)은 평탄면을 가지는 높은 반사재료로 형성되는 것이 바람직하고, 이것은 Al, AlSi AlSiCu, AlGeCu, AlCu를 포함한 통상의 배선금속이외에 Cr, Au, Ag 등의 재료로부터 선택될 수 있다. 평탄성을 개선하기 위해, 베이스절연층(309)과 화소전극(312)의 표면은 화학가공처리(CMP)방법에 의해 처리된다.
유지용량(325)은 화소전극(312)과 공통투명전극(315)사이에서 신호를 유지하는 커패시터이다. 기판의 포텐셜은 웰영역(302)에 인가된다. 본 실시예에서는, 각 행의 전송게이트구조는, 상부로부터 제 1행은 상부n채널MOSFET(323)와 하부p채널MOSFET(324)를 포함하고 제 2행은 상부p채널MOSFET(324)와 하부 n채널MOSFET(323)를 포함하는 방식으로 행마다 교호적으로 배치된다. 상기한 바와 같이, 표시영역의 주변에서 뿐만아니라 미세한 전원선의 형성에 의한 표시영역의 안쪽에서도 전원선을 가지는 스트라이프웰에 의해 콘택트를 형성한다.
이때에 중요한 것은 웰저항의 안정성이다. 따라서, p형기판의 경우에는, 영역 즉, 표시영역의 내부에 n웰의 콘택트의 수가 p웰의 콘택트의 수보다 많게 된다. p웰이 p형기판에 의해 일정한 포텐셜에서 유지되므로, 기판은 저저항체로서 기능한다. 따라서, 요동의 영향은 아일랜드패턴화된 n웰의 소스와 드레인에 대한 입/출력신호에 기인하여 한층더 크게 되기쉽지만, 상부배선층으로부터의 접촉을 강화함으로써 방지될 수 있다. 이것은 안정하고 높은 화질의 표시를 실현한다.
제17도에서, 화상신호(비디오신호, 펄스변조된 디지틀신호등)가, 화상신호입력단자(331)를 통하여 공급되고 수평시프트레지스터(321)로부터의 펄스에 따라서 신호전송스위치(32)를 개폐함으로써 각각의 데이터선에 전송된다. 수직시프트레지스터(322)는, 선택된 행의 n채널MOSFET(323)의 게이트에 높은 펄스를 인가하고 또한 선택된 행의 p채널MOSFET의 게이트에 낮은 펄스를 인가한다.
상기한 바와 같이, 화소부의 스위치는 단결정CMOS전송게이트로 구성되고, 이에 의해 화소전극에 기록되는 신호가 MOSFET의 한계값에 관계없이 소스의 신호로서 충분히 기록되는 이점을 나타낸다.
스위치는 단결정트랜지스터로 구성되므로, 폴리실리콘 TFT의 그레인바운더리에서 불안정한 동작이 발생하지 않고 따라서 고신뢰성을 가진 고속구동이 분산됨이 없이 실현될 수 있다.
반사형 화소전극을 연마하기에 가장 적절한 CMP(화학가공연마)에 대하여 이하 설명한다. 화소전극의 표면이 화학가공연마에 의해 매우 평탄한 면(거울면)으로 처리될 수 있기 때문에 화학가공연마를 사용하는 것이 바람직하다. 본 발명은, 본 출원인이 출원전에 출원한 일본국 특허출원번호 8-177811에 개시된 기술을 채낵하여도 된다.
선출원은 화학가공연마에 의해 화소전극의 표면을 연마하는 것에 관한 것이고, 이에 의해 화소전극의 표면은 거울면과 같이 평탄하게 형성될 수 있고 또한 모든 화소전극의 표면이 공통면위에 형성될 수 있다. 또한, 화소전극층이 절연층위에 형성된 후에 또는 절연층이 내부에 구멍을 가지고 화소전극위에 퇴적된후에, 상기 연마공정을 행하고, 따라서 절연층에 의해 화소전극사이의 영역을 한층더 양호하게 충전하고 불균일함을 완벽하게 제거한다. 이것은 불균일에 기인한 불규칙한 반사와 정렬의 결함을 방지할 수 있고, 이에 의해 고화질의 화상표시를 달성하는 것이 가능하게 된다.
이 기술에 대하여 제24(a)도 내지 제24(e)도 및 제24(f)도 내지 제25(h)도를 사용하여 설명한다. 제24(a)도 내지 제24(e)도와 제25(f)도 내지 제25(h)도는 반사형 액정장치에 인가된 액티브매트릭스기판의 화소부를 나타내지만, 화소부의 절환트랜지스터를 구동하는 시프트레지스터를 포함하는 주변구동회로는 화소부형성공정에서 동일한 시간에 동일기판위에 또한 형성된다. 제조공정에 대하여 순차적으로 설명한다.
1015cm-3이하의 불순물농도의 N형 실리콘반도체기판(201)은 부분적으로 열산화되어 LOCOS(202)를 형성한다. LOCOS(202)는 마스크로 사용하여, 이온주입에 의해 붕소를 대략 1012cm-2만큼 주입하고, 대략 1016cm-3의 불순물농도의 p형불순물영역으로서 PWL(203)을 얻는다. 이 기판은 다시 열산화처리하여 1000Å이하의 산화막의 두께로 게이트산화막(204)을 형성한다(제24(a)도).
게이트전극(205)이 대략 1020cm-3의 인으로 도핑된 n형폴리실리콘으로 형성된 후에, 이온주입에 의해 기판(201)의 전체영역에 인을 대략 1012cm-2만큼 주입하여 대략 1016cm-3의 불순물농도의 n형 불순물영역으로서 NLD(206)를 형성한다. 다음에, 패턴화된 포토레지스트를 마스크로 사용하여, 이온주입에 의해 인을 1015cm-2만큼 주입하고, 이에 의해 대략 1019cm-3의 불순물농도의 소스영역과 드레인영역(207),(207')을 형성한다(제24(b)도).
다음에, 개재층막으로서의 PSG(208)는 기판(201)의 표면전체에 대해서 형성된다. 이 PSG(208)는 NSG(도핑되지 않은 실리케이트유리)/BPSG(붕소인 실리케이트유리)또는 TEOS(테트라에톡시실란)으로 대치될 수 있다. 소스와 드레인영역(207),(207')의 바로위에 PSG(208)에서 패터닝함으로써 콘택트흩을 형성한다. 스퍼터링에 의해 Al을 증착한 후에, Al층을 패닝하여 Al전극(209)을 형성한다(제24(c)도). Al전극(209)과 소스, 드레인영역(207),(207')사이의 오믹콘택트의 특성을 개선하기 위해, Ti/TiN등의 배리어금속층을 Al전극(209)과 소스, 드레인영역(207),(207')사이에 형성하는 것이 바람직하다.
기판(201)의 전체표면에 대해서 대략 3000Å으로 플라즈마SiN(210)을 퇴적한 다음에, PSG(211)를 대략 10000Å의 두께로 퇴적한다(제24(d)도).
플라즈마SiN(210)을 건식에칭스토퍼충으로 사용하여, 화소사이의 분리영역만을 남겨놓도록 PSG(211)를 패닝하고, 다음에 드레인영역(207')과 접촉하는 Al전극(209)의 바로위에 드라이에칭에 의해 관통구멍(212)을 패턴닝한다(제24(e)도).
스퍼터링이나 EB(전자빔)중착에 의해 기판(201)위에 화소전극층(213)을 10000Å이상의 두께로 퇴적한다(제25(f)도). 이 화소전극층(213)은 Al, Ti, Ta, W의 금속층 또는 이들 금속의 화합물층으로부터 선택된 재료로 형성된다.
화소전극층(213)의 표면은 CMP에 의해 연마된다(제25(g)도). PSG(211)의 두께가 10000Å이고 화소전극층의 두께가 XÅ이면, 연마량은 XÅ과 X+10000Å사이이다.
얼라인먼트막(215)는 상기 공정에 의해 형성된 액티브매트릭스기판의 표면위에 형성되고, 얼라인먼트막(215)의 표면은 러빙공정 등의 얼라인먼트공정에 의해 처리되고, 스페이서(도시되지 않음)를 개재하여 대향기판에 접착되고, 액정(214)이 이들 기판사이의 공간에 투입되고, 이에 의해 액정소자를 형성한다(제25(h)도). 본 실시예에서는, 대향기판이 컬러필터(221), 블랙매트릭스(222), ITO등의 공통전극(223) 및 투명기판(220)위의 얼라인먼트막(215')으로 구성된다.
본 실시예의 액티브매트려스기판에서는, 제25(h)도로부터 명백한 바와 같이, 화소전극(213)의 표면은 평활하고 또한 절연층은 인접한 화소전극사이의 갭에 매입되어 있다. 따라서, 그 위에 형성된 얼라인먼트막(215)의 표면은 불균일함이 없이 또한 평활하다. 따라서, 이 기술을 적용함으로써, 입사광의 분산에 기인한 광이용효율, 러빙결함에 기인한 콘트라스트의 저하 및 화소전극사이의 단차에 기인한 측방향의 전계에 의해 발생된 밝은선의 발생등을 방지할 수 있고, 이들은 모두 화소전극위의 불균일에 의해 발생되고 따라서 표시화상의 품질을 상승시킬 수 있다.
다음에, 본 실시예의 액정패널의 평면도가 제17도에 도시되어 있다(제16도에 도시된 횡단면도). 도면에서, (321)은 수평시프트레지스터이고, (322)는 수직시프트레지스터이고, (323)은 n채널MOSFET이고, (324)는 p채널MOSFET이고, (325)는 유지용량이고, (326)은 액정층이고, (327)은 신호전송스위치이고, (328)은 리세트스위치이고, (329)는 리세트펄스입력단자이고, (330)은 리세트전원단자이고, (331)은 화상신호의 입력단자이다. 반도체기판(301)은, 제16도에서는 p형으로 되어 있지만, n형으로 되어도 된다.
패널의 주변회로의 구성에 대하여 제18도를 참조하면서 이하 설명한다. 제18도에서, (337)은 액정소자의 표시영역이고, (332)는 레벨시프터회로이고, (333)은 비디오신호샘플링스위치이고, (334)는 수평시프트레지스터이고, (335)는 비디오신호입력단자이고, (336)은 수직시프트레지스터이다.
상기 구성에서, 대략 25V내지 30V의 진폭이 비디오신호입력단자(35)를 통하여 공급되고, 따라서 수평, 수직시프트레지스터등을 모두 포함한 논리회로가 대략 1.5V내지 5V의 매우 낮은 값에서 구동되고, 이에 의해 고속동작과 저소비전력을 달성한다. 본 실시예에서의 수평, 수직시프트레지스터는 선택스위치에 의해 2방향주사를 행할 수 있고, 패널을 변경시킴이 없이 광학계의 배열등을 변경하는 준비가 되어 있다. 따라서, 동일의 패널이 다른계열의 생산품으로 사용될 수 있고, 이에 의해 비용감소의 장점을 나타낸다. 제18도에서, 비디오신호샘플링스위치는 단일극성의 한 개의 트랜지스터로 구성되지만, 이에 제한됨이 없이, 입력비디오선에 대한 모든 신호를 신호선에 기록되도록 CMOS전송게이트로 구성되어 됨은 물론이다.
CMOS전송게이트의 구성을 적용하는 경우, 비디오신호에서 발생하는 변동의 문제는, NMOS게이트와 PMOS게이트사이의 영역의 차이나 게이트와 소스/드레인사이의 중첩용량의 차이에 기인하여 발생된다. 이것을 해결하기 위해서는, 각 극성의 샘플링스위치의 MOSFET의 게이트 양의 대략 1/2배와 동일한 게이트량의 소스와 드레인 MOSFET가 각 신호선에 접속되고 반대위상의 펄스가 인가되고, 이에 의해 변동을 방지하고 따라서 매우 양호한 비디오신호를 신호선에 기록한다. 이에 의해 한층더 양호한 품질로 화상을 표시하도록 할 수 있다.
비디오신호와 샘플링펄스사이의 정확한 동기를 위한 방식에 대하여 제19도를 참조하면서 설명한다. 이 때문에, 샘플링펄스의 지연량을 변경하여야 한다. (342)는 펄스지연을 위한 인버터이고, (343)는 어느 지연인버터가 선택되는지를 결정하는 스위치이고, (344)는 지연량으로 제어되는 출력이고, (345)는, OUTB가 반대 위상출력을 나타내고 또한 OUT가 공통모드출력을 나타내는 것을 특징으로 하는 커패시터이고, (346)은 보호회로이다.
SEL1(SEL1B)내지 SEL3(SEL3B)의 조합의 선택에 의해 신호가 통과하는 지연인버터(342)의 개수를 결정한다.
이 동기회로가 패널에 내장되므로, R, G, B의 3개의 패널인 경우에 지그등 때문에 패널의 외부쪽으로부터 펄스의 지연량이 대칭적으로 잃는 경우에도, 지연량이 상기 선택스위치에 의해 조정될 수 있고, 이에 의해 R, G, B의 펄스위상이 고영역에 기인하여 위치편차없이 양호한 표시화상을 얻을 수 있다. 또한, 온도측정용 다이오드가 패널에 내장되고 다이오드로부터의 출력에 의거하여 표를 참조하면서 지연량을 온도보정하는 배열을 이용하는 것이 효과적임은 물론이다.
액정재료의 관계에 대하여 이하 설명한다. 제16도는 대향기판의 평판구조를 나타내지만, 실제로 공통전극기판(316)은 공통전극(315)의 계면반사를 방지하는 불균잃마을 가지고 또한 공통투명전극(315)은 불균일한 표면위에 형성된다. 반사방지막(320)은 공통전극기판(316)의 반대쪽위에 형성된다. 불균일한 형상을 형성하는 효과적인 방법이 소립자크기의 연마입자로 샌드연마하는 방법이고, 이것은 높은 콘트라스트를 달성하는 데 있어 효과적이다.
사용된 액정재료는 폴리머네트워크액정PNLC이다. 그러나, 폴리머가 분산된 액정PDLC등은 폴리머네트워크액정으로서 사용되어도 된다. 폴리머네트워크액정PNLC는 폴리머상 분리방법에 의해 형성된다. 액정과 중합가능한 모노머나 올리고머로부터 제조된 용액을 통상의 방법에 의해 셀에 투입한 다음에, 액정과 폴리머사이의 상분리를 행하여 UV중합이 발생하고, 이에 의해 액정의 네트워크패턴의 폴리머를 형성한다. PNLC는 다수의 액정분자를 함유한다(70∼90중량%).
PNLC에 있어서, 굴절률(△n)의 이방성이 큰 네마틱액정을 사용할 때 광학분산이 강한반면에, 유전상수(△ε)의 이방성이 큰 네마틱액정을 사용할 때에 저전압에서 구동할 수 있다. 폴리머네트워크의 크기 즉, 네트워크의 중심간의 거리가 1㎛ 내지 1.5㎛인 경우, 광학적인 분산은 높은 콘트라스트를 달성하기에 충분히 강하게 된다.
밀봉구조와 패널구조사이의 관계에 대하여 제20도를 참조하면서 이하 설명한다. 제20도에서, (351)은 밀봉부이고, (352)는 전극패드부이고, (353)은 클록버퍼회로이다. 도시되지 않은 증폭기부는 패널의 전기검사시에 출력증폭기로서 사용된다. 대향기판의 포텐셜을 취하는 도시되지 않은 Ag페이스트부가 있다. (356)은 액정소자로 구성된 표시부이고, (357)은 수평, 수직시프트레지스터(SR)등을 포함하는 주변회로부이다. 밀봉부(351)는, 공통전극(315)을 가지는 유리기판을, 표시부(356)의 4개의 측면주위의 반도체기판(301)위에 화소전극(312)을 형성함으로써 얻는 부재에, 접착하는 접착제 즉 콘택트접착제의 접착영역을 나타낸다. 밀봉부(351)에 의해 이들을 서로 접착한 후에, 액정이 표시부(356)와 시프트레지스터부(357)에 주사된다.
본 실시예에서는, 제20도에 도시한 바와 같이, 칩의 크기전체를 감소하기 위해 밀봉의 안쪽과 바깥쪽에 모두 회로를 형성한다. 본 실시예에서는, 패드의 아웃렛(outlet)은 패널의 한쪽에 집중되지만, 이들은 긴쪽 또는 1개이상의 다수의 사이드위에 위치되어도 되고, 이것은 고속의 클록을 취급하는 데 효과적이다.
Si기판 등의 반도체기판은 액정표시장치를 구성하기 위해 사용되는 경우, 기판의 측벽이 예를 들면 투사기의 강한 광에 노출되고 또한 기판의 포텐셜은 변동되고, 이에 의해 패널의 오동작을 발생한다. 따라서, 패널의 상부표면의 표시영역 주위의 주변회로부와 패널의 측벽을 차광가능한 기판홀더에 의해 덮는 것이 바람직하다. 또한, Si기판의 뒤쪽은, Cu등의 높은 열도전성을 가진 금속이, 이면에 높은 열도전성을 가진 접촉제를 통하여, 접속되는 홀더구조로 구성되는 것이 바람직하다.
본 발명의 액정표시장치의 화소전극을 반사형 전극으로 형성될 수 있다. 이 경우에, 전극의 표면은 상기한 화학가공연마(CMP)에 의해 연마되고, 이에 의해 전극표면은 불균일함이 없이 거울면으로 용이하게 형성된다. 이 CMP를 사용하는 방법은, 금속층을 패터닝하고 연마하는 통상의 방법과 상이하고, 또한 상기 CMP를 사용하는 방법은, 에칭에 의한 절연영역에 전극패턴을 형성하는 위치에서 전극의 형성을 위한 홈을 예비적으로 형성한 다음에 그 위에 금속층을 퇴적하고, 다음에 금속층을 연마하여 전극패턴이 형성되지 않는 영역위의 금속층을 제거하고 또한 절연영역의 레벨까지 전극패턴영역위의 금속층을 평탄하는 방법이다. 이 방법이 사용되는 경우, 배선폭은 배선과 다른 영역의 것보다 극히 넓고, 종래의 에칭장치의 상식에 의하면, 에칭을 행함으로써 에칭시에 폴리머가 퇴적되어 패터닝을 방해하는 문제점이 발생된다.
따라서, 종래의 산화막에 의거한 에칭(CF4/CHF3에 의거한 에칭)에 있어서의 에칭조건을 조사하였다.
제21(a)도와 제21(b)도는 에칭처리가 양호한지 불량한지를 나타내는 도면이다.
제21(a)도는 전체압력이 1.7Torr인 경우의 종래의 에칭결과를 도시한다.
제21(b)도는 전체압력이 1.0Torr인 경우(조사한 경우)의 에칭결과를 도시한다.
제21(a)도의 조건하에서, 폴리머의 퇴적은 퇴적본질의 가스CHF3의 감소에 따라 실제로 감소되지만, 치수차(부하효과)는 레지스트에 근접한 패턴과 레지스트로부터 떨어진 패턴사이에 큰 차이가 있고, 이것은 실제사용에 적합하지 않다.
제21(b)도로부터, 부하효과를 억제하기 위하여 압력이 점차적으로 감소될때에, 부하효과는 1Torr이하의 압력에서 상당히 억제되고 또한 CHF3는 사용하지 않고 CF4만으로 에칭하는 것이 효과적인 것을 알 수 있다.
또한, 레지스트가 화소전극영역에 존재하지 않고 한편 레지스트는 주변부를 덮는다. 구조를 형성하는 것은 어렵고 또한 화소전극과 동일한 더미전극이 표시영역의 주변부까지 구조로서 효과적으로 형성되었던 것을 알았다.
이 구조는, 이전에 존재했던 레벨차이가 표시부와 주변부 또는 밀봉부 사이에서 제거되어 갭의 정호가성과 평면내의 균일성이 향상되고 또한 액정의 주사시의 불균일성이 또한 감소되는 효과를 가지고, 이에 의해 높은 생산율로 고품질의 패널을 얻을 수 있도록 한다.
본 발명의 반사형 액정패널을 사용하는 광학계에 대하여 제22도를 참조하면서 이하 설명한다. 제22도에서, (371)은 할로겐램프 등의 광원이고, (372)는 광원상을 집광하는 집광렌즈이고, (373),(375)는 평탄면형상의 볼록프레넬렌즈이고, (374)는 광을 R, G, B빔으로 분리하는 컬러분리광학소자이다. 효과적으로 사용된 컬러분리광학소자(374)는 2색성거울, 회절격자 등으로부터 선택되어도 된다.
(376)은 R, G, B빔중 하나를 3개의 R, G, B패널중에서 대응패널로 안내하는 거울이고, 광을 집광하여, 평행광의 형태로 반사형 액정패널을 조사하는 피일드렌즈이고, (378)은 상기한 반사형 액정소자이다. 조리개(stop)는 위치(379)에 위치한다. (380)은 복수의 렌즈의 조합에 의해 화상을 확대하는 투사렌즈유닛이고, (381)은 스크린이다. 정규적으로, 깨끗하고 밝은 화상은, 투사광을 평행광으로 변환하는 프레넬렌즈와 넓은 수직, 수평피일드각으로 화상을 나타내는 렌티큘러렌즈로 이루어진 두 개의 유닛으로 스크린(381)이 구성될때에, 얻을 수 있다. 제22도의 구성은 한 개의 컬러패널만으로 도시되어 있지만, 컬러분리광학소자(374)와 조리개부(379)사이의 소자가 3개의 색을 위한 소자로 분리되고 또한 3개의 패널이 배치된다. 3개의 패널구조뿐만아니라, 반사형 액정장치의 패널면위에 마이크로렌즈어레이를 형성하고 상이한 입사빔이 3개의 화소영역에 투사되는 것을 특징으로하는 단일의 패널구성을 사용할 수 있슴은 물론이다. 전압이 액정소자의 액정층에 인가되는 경우, 각화소에 규칙적으로 반사되는 광이 스크린위에 투사되는 조리개부(379)를 통하여 안내된다.
한편, 액정층이 전압의 인가함이 없는 분산체인 경우, 반사형 액정소자에 입사하는 광이 등방성으로 분산되고, 따라서 조리개부(379)의 구멍을 보는 각의 범위내의 것과 다른 분산된 광이 투사렌즈유닛에 입사되지 않는다. 이것은 흑색을 나타낸다. 상기 광학계로부터 알수 있는 바와 같이, 편광판을 필요로 하지 않고, 화소전극의 표면전체에 의해 신호광을 높은 반사율로 투사렌즈로 입사하도록 한다. 따라서, 표시는 전보다 2배내지 3배만큼 밝다. 본 실시예에서는 대향기판의 표면과 계면이 반사방지처리에 의해 처리되므로, 잡음의 광이 거의 없이 높은 콘트라스트의 표시를 달성한다. 패널의 크기가 적기 때문에, 모든 광학소자(렌즈, 거울등)는 컴퍽트화할 수 있고, 다라서 저렴한 비용과 가벼운 무게를 달성할 수 있다.
컬러의 불균일성, 루미넌스의 불균일성 및 광원의 변동이, 광원과 광학계 사이에 플라이 아이렌즈(fly's eye lens)등의 로드형의 인티그레이터를 개재함으로써, 보정될 수 있다.
상기한 액정패널이외의 주변전기회로에 대하여 제23도를 참조하면서 설명한다. 도면에서, (385)는 전원으로서, 램프용 전원(385a)및 패널과 신호처리회로를 구동하는 장치용 전원(385a)로 주로 분리된다. (386)은 플러그이고, (805)는 주전원스위치이고,(387)은 램프온도감지기이다. 램프의 온도의 이상에 의해, 예를 들면 제어판(388)은 램프를 정지하는 제어를 행한다. (804)는 램프용 안전스위치이다. 동일한 제어가 램프에 대해서 뿐만아니로 필터안전스위치(389)와 함께 행해진다. 예를 들면, 뜨거운 램프하우스박스를 개방하려고 할 때에 이 박스를 잠그로고 안전조치가 마련되어 있다. (390)은 스피커이고, (391)은 사운드보드이고, 여기서 3D사운드, 주위사운드 등의 프로세서가 필요에 따라 내장될 수 있다. (392)는 확장보드 1이고, 이 확장보드 1은 비디오신호용 S단자(396a), 비디오신호용 합성화상(396b) 및 사운드(396c)등의 외부장치(396)로부터의 입력단자와, 신호가 선택되는 선택용 선택스위치(395)와, 튜너(394)로 구성되고, 이 확장보드 1로부터 확장보드 2(800)에 복호기(393)를 통하여 신호가 전송된다. 한편, 확장보드 2는 주로, 다른 장치로부터의 비디오입력단자와 컴퓨터의 Dsub 15핀단자 등의 단자 및 복호기(393)로부터의 비디오신호를 다른 장치로부터의 신호로 절환하거나 이와 반대로 절환하는 스위치(450)를 가지고 있다. 스위치(450)를 통한 신호는 A/D변환기(451)에서 디지틀신호로 변환된다.
(453)은 CPU와 비디오 RAM등의 메모리로 주로 구성된 메인보드이다. A/D변환기(451)에서 A/D변환한 후의 NTSC신호는 메모리에 일시적으로 저장되고 또한 신호에 화소의 번호를 할당하기 위해 신호처리를 행한다. 즉, 액정소자의 수를 정합하기에 불충분한 공백소자에 대한 신호를 생성하기 위한 보간과, 액정표시소자에 적합한 γ변환에지인핸스먼트(γ conversion edge enhancement)와, 밝기제어바이어스조정등을 행한다. 컴퓨터신호 즉, VGA의 신호가 NTSC신호 대신에 공급되고 또한 패널이 고해상도의 XGA패널이면, 해상변환처리가 또한 행해진다. 이 메인보드(453)는 한 개의 화상데이터처리이외에 컴퓨터신호와 복수의 화상데이터편(image data pieces)의 NTSC신호를 결합하는 처리를 또한 행한다. 제23도에서, (801)은 원격제어용 수광부이고, (802)는 LED표시부이고, (803)은 조정용 키매트릭스입력부이다. 메인보드(453)로부터의 출력이 직렬병렬변환되고 또한 잡음에 의해 영향을 받지않는 형태로 패널구동헤드보드(454)에 공급된다. 이 헤드보드(454)는 다시 병렬직렬변환을 행한 다음에, 패널의 비디오센서의 수에 따라서 신호를 분할하는 D/A변환을 행한다. 다음에, 신호는 구동증폭기를 통하여, G, G, R컬러의 액정패널(455),(456),(457)의 각각에 기록된다. (452)는 원격제어패널이고, 이 원격제어패털을 통하여 TV와 동일한 느낌으로 용이하게 컴퓨터화면을 조정할 수 있다. 각각의 액정패널(455),(456),(457)은 각각의 색의 컬러필터가 형성된 동일의 액정 장치구조를 가지고, 또한 수평, 수직주사회로는 제 1내지 제 5실시예에서 설명한 것과 같다. 각각의 액정장치는 고해상도를 항상가지지 않는 화상을 상기한 바와 같은 처리에 의해 고정세화상으로 변환하므로, 상당히 아름다운 화상을 표시할 수 있다.
[제 7실시예]
본 발명의 액정장치(패널)이 마이크로렌즈로 형성된 소위 단일패널형 완전컬러표시장치에 대하여 이하 설명한다.
본 출원인, 마이크로렌즈를 가진 종래의 표시패널을 사용한 투사형표시장치에서 R, G, B의 현저한 모자이크구조 때문에 표시화상의 품질이 현저하게 저하하는 것에 대한 해결책으로서 일본국 특원평 9-72646호에 신규한 표시패널을 제안하였다. 일본국 특원평 9-72646호에 제안된 표시패널은, 화소유닛이 기판위에 소정의 피치로 2차원적으로 배열된 화소유닛어레이를 가지고, 각각의 화소유닛이 제 1, 제 2, 제 3컬러화상의 3개의 컬러화소중에서 제 1, 제 2컬러화소의 조합이 제 1방향으로 배열되고 또한 제 1, 제 3의 컬러화소의 조합이 제 1컬러화소를 분담하도록 제1방향과 상이한 제 2방향으로 배열되는 방식으로 구성되는 화소유닛어레이와; 복수의 마이크로렌즈가 기판의 화소유닛어레이위에 2차원적으로 배열되고 마이크로렌즈의 1피치는 제 1방향과 제 2방향에서 2개의 컬러화소의 피치와 동일한 마이크로렌즈어레이를 가지는 표시패널이다.
일본국 특원평 9-72646호에 제안된 표시패널이 본 발명의 액정장치와 표시장치에 적용한 예에 대해서 이하 설명한다.
제27(a)도 내지 제27(c)도는 본 실시예의 표시패널을 사용하는 투사형 액정표시장치의 광학계의 주요부분을 도시하는 개략도이다. 제27(a)도는 상면도이고, 제27(b)도는 전면도이고, 제27(c)도는 측면도이다.
도면에서, (1)은 액정장치와 결합된 마이크로렌즈로 표시패널(액정패널)(2)에 표시된 화상의 정보를 소정의 평면에 투사하는 투사렌즈이다. (3)은 예를 들면 3편광을 전송하고 p편광을 반사하는 편광빔스플릿터(PBS)이다. (40)은 R(적색광)반사용 이색성거울이고, (41)은 B/G(청색과 녹색광)반사용 이색성거울이고, (42)는 B(청색광)반사용 이색성거울이고, (43)은 완전컬러광을 반사하는 고반사거울이고, (50)은 프레넬렌즈이고, (51)은 볼록렌즈(정의렌즈)이고, (6)은 로드형 인티그레이터이고, (7)은 금속할로겐램프나 UHP등의 아크램프(광원)(8)의 발광면(8a)이 중심에 위치결정되는 타원형 반사기이다.
여기서, R(적색광)반사용 2색성거울(40), B/G(청색과 녹색광)반사용 2색성거울(41), B(청색)반사용 2색성거울(42)은 제28(c)도, 제28(b)도, 제28(a)도에 각각 도시한 바와 같은 스펙트럼반사특성을 가진다. 이들의 이색성거울은 고반사거울(43)과 함께 제29도의 사시도에 도시된 바와 같이 3차원적으로 위치하고, 제29도에서 (43)은, 액정패널(2)의 방향으로 빔을 조사하고 또한 각각의 주요컬러빔을 3차원의 다른 방항으로 액정패널을 조사하기 위하여, 광원(8)으로부터의 흰색조사광을 이하에 설명하는 바와 같이 R, G, B의 3개의 컬러빔으로 색분리하는 고반사거울(43)(G/R-반사용 거울)이다.
광원(8)으로부터의 광의 주행로에 따른 동작에 대하여 설명한다. 우선, 램프(8)로부터 방출된 흰색빔이 타원형 반사기(7)에 의해 집광되어 반사기(7)의 앞에 위치한 인티그레이터(6)의 입구(입사면)(6a)위에 집광되도록 한다. 빔의 공간의 세기분포는 상기 인티그레이터(6)에서 각각 반사되어 빔이 주행할때에 균일하게 된다. 인티그레이터(6)의 출구(6b)로부터 출사되는 빔은 볼록렌즈(51)와 프레넬렌즈(50)에 의해 음의 X축(제27(b)도에 의거한 음의 X축)을 따르는 방향으로 평행한 빔으로 변환되어, B반사형 이색성거울(42)에 우선적으로 도달한다.
이 B반사형 이색성거울(42)은 B광(청색광)만을 반사하고, 따라서 청색광은 제27도에 의거한 Z축의 하부방향 즉, R반사형 이색성거울(40)의 방향에 대해 소정의 각도로 반사된다. 한편, B광과 다른 컬러광(R/G광)은 B반사형 이색성거울(42)을 통과하고 고반사거울(43)에 의해 음의 Z축방향(하부방향)으로 직각으로 반사되어, R반사형 2색성거울(40)의 방향으로 또한 주행한다.
제27(b)도에 의거하여 설명하면, B반사형 2색성거울(42)과 고반사거울(43)은, 음의 X축의 방향으로 주행하는 인티그레이터(6)로부터의 빔을 음의 Z축과 그 근처를 따르는 방향(하부방향)으로 반사하도록, 위치결정된다. 고반사거울(43)은 Y축 방향을 따라서 회전축의 주위의 XY평면에 대해서 45°로 정확하게 경사된다. 이에 대해서, B반사용 이색성거울(42)은, Y축방향을 따라서 회전축의 주위의 XY평면에 대해서 45°보다 적은 각도로 설정된다.
따라서, 고반사거울(43)에 의해 반사된 R/G광은 음의 Z축을 따르는 방향으로 반사되고, 한편 B반사형 2색성거울(42)에 의해 반사된 B광은 Z축에 대해서 소정의 각도로 하부방향으로(XZ평면에서 경사진 방향으로) 주행한다. B광과 R/G광에 의한 액정패널(2)에 대한 조사면적을 균등하게 하기 위하여, 고반사거울(42)과 B반사용 이색성거울(42)의 이동량과 경사량은, 각각의 컬러빔의 주요광선이 액정패널(2)에 대해 횡단하도록 선택된다.
다음에, 상기한 바와 같이 하부방향으로 (음의 Z축방향으로) 향하는 R/G/B광은 R반사형 이색성거울(40)과 B/G반사형이색성거울(41)의 방향으로 주행하고, 이 거울(40),(41)은 B반사형 이색성거울(42)과 고반사거울(43)의 아래에 위치한다. 우선, B/G반사형 이색성거울(41)은 X축의 회전축의 주위에 XZ평면에 대하여 45°의 경사로 위치결정되고, 한편 R반사형 이색성거울(40)은 X축의 회전축의 주위에 XZ평면에 대하여 45°보다 작은 각도로 또한 설정된다.
이들에 입사되는 R/G/B광중에서 B/G광은 우선 R반사형 이색성거울(40)을 통과하고 다음에 B/G반사형 이색성거울(41)에 의해 양의 Y축을 따르는 방향으로 직각으로 반사된다. 다음에, B/G광은 PBS(3)를 통과하여 편광된후, XZ평편에 평행하게 위치한 액정패널(2)을 조사한다.
빔중에서, B광은 상기한 바와 같이 X축에 대해 소정의 각도(XZ평면에서 경사진 각도)로 주행하고 (제27(a)도와 제27(b)도를 참조), 따라서 B/G반사용 이색성거울(41)에 의해 반사된 후에도 Y축에 대해 소정의 각도(XY평면에서 경사진 각도)를 유지한다. 따라서, B광은 경사각과 동일한 입사각으로(XY평면의 방향으로) 액정패널(2)을 조사한다. G광은 B/G반사형 이색성거울(41)에 의해 직각으로 반사되어 양의 Y축의 방향으로 주행하고 또한 PBS(3)을 통과하여 편광된다. 다음에, G광은 0°의 입사각으로 즉 정규적인 각도로 액정패널(2)을 조명한다.
R광은, 상기한 바와 같이 B/G반사형 이색성거울(41)앞에 위치한 R반사형 이색성거울(40)에 의해 양의 Y축근처의 방향으로 반사되어, 제27(c)도에 도시된 바와 같은 양의 Y축 근처의 방향(측면방향)으로 Y축에 대하여 소정의 각도로 (YZ평면의 방향으로) 주행한다. 다음에, R광은 PBS(3)를 통과하여 편광된 후, Y축에 대해 이 각도와 동일한 입사각으로(YZ평면의 방향으로) 액정패널(2)을 조사한다.
상기한 바와 마찬가지로 R, G, B의 각각의 컬러빔에 의해 액정패널(2)위에서 조사영역을 동등하게 하기 위해서, B/G반사형 이색성거울(41)과 R반사형 이색성거울(40)의 이동량과 경사량은, 각각의 컬러빔의 주광선이 액정패널(2)을 횡단하도록 선택된다.
또한, 제28(b)도와 제28(c)도에 도시한 바와 같이 B/G반사형 이색성거울(41)의 차단파장은 570nm이고 또한 R반사형 이색성거울(40)의 차단파장은 600nm이므로, 불필요한 오렌지색광은 B/G반사형 이색성거울(41)을 통과하여 광학통로부터 멀어지고, 이에 의해 최적의 컬러균형을 달성한다.
액정패널(2)은 이하에 설명하는 바와 같이 R, G, B광을 반사하여 편광변조하고 또한 광은 PBS(3)로 복귀하여 PBS(3)의 PBS면(3a)에 의해 양의 X축의 방향으로 반사된다. 이 빔은 투사렌즈(1)에 입사된다. 투사렌즈(1)는 액정패널(2)위에 표시된 화상을 확대하고 도시되지 않은 스크린에 확대된 화상을 투사한다.
액정패널(2)을 조사하는 R, G, B빔은 상이한 입사각을 가지므로, 이로부터 반사된 R, G, B빔은 또한 상이한 출사각도를 가진다. 투사렌즈(1)는 모든 광을 취하기에 충분한 렌즈직경과 구멍을 가진다. 각각의 컬러빔은 마이크로렌즈를 두번 통과하여 평행하게 되므로, 투사렌즈(1)에 입사하는 빔의 경사는 액정패널(2)에 입사하는 빔의 경사와 동일하게 유지된다.
이에 대해서, 제39도에 도시된 바와 같은 종래예의 전송형 액정패널 LP의 경우에는, 마이크로렌즈(16)의 수렴효과의 부가 때문에 액정패널LP로부터 출사하는 빔은 한층더 수렴되고, 따라서 빔을 취하는 투사렌즈는, 보다 많은 개구수의 필요성 때문에 큰 투사렌즈이었다.
제39도에서, (16)은 복수의 마이크로렌즈(16a)가 소정의 피치로 배열된 마이크로렌즈어레이고, (17)은 액정층이고, (18)은 R(적색), G(녹색), B(청색)의 화소이다.
적색, 녹색, 청색의 각각의 색의 조사빔(R), (G), (B)는 액정패널(LP)에 다른 각도로 안내되고 또한 각각의 컬러빔은 마이크로렌즈(16a)의 수렴효과에 의해 상이한 컬러화소(18)에 입사되도록 형성된다. 이에 의해 컬러필터를 필요로 함이 없이 표시패널을 구성하여 높은 광이용효율을 달성할 수 있다. 이와 같은 표시패널을 이용하는 투사형 표시장치는 패널이 단일의 액정패널인 경우에도 밝고 완전한 색화상을 투사하여 표시한다.
그러나, 상기한 바와 같이 마이크로렌즈로 덮은 표시패널을 사용하는 투사형 표시장치에 의해, 투사형 표시화상의 R, G, B의 컬러화소(18)는 스크린에 확대되어 투사된다. 따라서, R, G, B의 모자이크구조는 제40도에 도시한 바와 같이 현저하게 되고 또한 표시장치는 모자이크구조가 표시화상의 품질을 극히 저하시키는 결함을 가진다.
이것과 비교하면, 본 실시예는, 액정패널(2)로부터의 빔의 전개가 비교적 작게 유지되고 또한 보다 작은 개구수를 가진 투사렌즈에 의해서도 스크린위에 충분한 밝기를 가진 투사화상을 얻도록 배치되고, 이에 의해 보다 작은 투사렌즈를 사용하도록 할 수 있다. 또한, 본 실시예는 R, G, B의 현저한 모자이크구조를 억제할 수 있다.
본 발명에 의한 액정패널(2)에 대하여 이하 설명한다. 제30도는 제27(c)도의 YZ평면에 의해 절단된 단면도로서 본 실시예에 의한 액정패널(2)을 개략적으로 확대한 단면도이다. 제30도에서, 본 발명의 특징인 구동회로는, 다른 실시예에서 이미 상세하게 설명하였기 때문에, 예시되어 있지 않다.
(21)은 마이크렌즈기판(유리기판)이고, (22)는 마이크로렌즈이고, (23)은 유리시이트이고, (24)는 투명한 대향전극이고, (25)는 액정층이고, (26)은 화소전극이고, (27)은 액티브매트릭스구동회로부이고, (28)은 실리콘반도체기판이다. 마이크로렌즈(22)는, 소위 이온교환방법에 의해 유리기판(알카리기의 유리)의 표면위에 형성되고 또한 화소전극(26)의 피치의 2배와 동등한 피치에 위치한 렌즈의 2차원 어레이구조를 가지고, 이에 의해 마이크로렌즈어레이를 구성한다.
액정층(25)은 반사형에 적절한 DAP나 HAN등의 소위 ECB모드의 네마틱액정으로 구성되고 또한 소정의 배열이 예시되지 않는 배열층에 의해 유지된다. 화소전극(26)은 알루미늄으로 형성되고 또한 반사거울로서 기능한다. 화소전극(26)은, 반사성을 높히는 표면특성을 개선하기 위해 패턴후에 최종공정에서 이전에 설명한 CMP처리에 의해 처리된다.
액티브매트릭스구동회로부(27)는 실리콘반도체기판(28)위에 형성된다. 구동기로서 수평회로와 수직회로를 포함하는 액티브매트릭스구동회로(27)는 R, G, B의 주요컬러화상신호를 소정의 R, G, B화소에 기록하도록 배열된다. 화소전극(26)은 컬러필터를 가지고 있지 않지만, 이들은 액티브매트릭스구동회로(27)에 의해 기록된 주요컬러화상신호에 의해 R, G, B화소로서 구별되고, 이에 의해 이하에 설명하는 소정의 R, G, B의 화소어레이를 형성한다.
우선, 액정패널(2)에 대한 조사광중에서 G광에 대하여 설명한다. PBS(3)에 의해 편광시킨 후에, G광의 주광선은 상기한 바와 같이 액정패널(2)에 수직으로 입사한다. 이와 같은 광선중에서 1개의 마이크로핸즈(22a)에 입사하는 광선의 예는 도면에서 화살표G(인/아웃)으로 표시되어 있다.
이 명세서에 설명하는 바와 같이, G광선은 마이크로렌즈(22a)에 의해 수렴되어 G화소전극(26g)을 조명한다. 다음에, 광선은 Al로 형성된 화소전극(26g)에 의해 반사되고 동일의 마이크로렌즈(22a)를 퉁과하여 액정층(25)의 외부로 진행한다. 이와 같은 방식으로 액정층(25)을 진행하고 복귀하는 동안, G광선(편광광선)은, 화소전극(26g)에 인가된 신호전압에 의해 화소전극과 대향전극(24)사이에 확립된 전계하에서 액정의 동작에 의해 변조를 행하고, 액정패널(2)의 외부로 진행하여 PBS(3)로 복귀된다. 여기서, 투사렌즈(1)의 방향으로 PBS면(3a)에 의해 반사된 광의 양은 변조의 정도에 따라서 변동되고, 이에 의해 각 화소의 소위 밀도변조표시를 달성한다.
상기한 바와 같이 도면의 단면(YZ평면)으로 비스듬히 입사된 R광으로서 예를 들면 PBS(3)에 의해 편광된 후에 마이크로렌즈(22b)에 입사되는 R광선에 대해서 집중적으로 검토한다. 도면에서 화살표 R(인)로 표시한 바와 같이, R광선은 마이크로렌즈(22b)에 의해 집속되고, 마이크로렌즈(22b)의 바로 아래의 위치로부터 왼쪽으로 이동하여 위치한 R화소전극(26r)을 조사한다. 다음에, 이 광선은 화소전극(26r)에 의해 반사되어, 예시한 바와 같이 이때에 음의 Z방향으로 마이크로렌즈(22b)에 인접한 마이크로렌즈(22a)를 주행하고 액정패널(2)의 외부쪽으로 진행한다(R(아웃)).
이 경우, R광선(편광광선)은 R화소전극(26r)에 인가된 신호전압에 의해 화소전극과 대향전극사이에 형성된 전계하에서 액정의 동작에 의해 변조를 행하고 또한 액정패널(2)의 외부로 진행하여 PBS(3)로 복귀된다. 이후의 처리는 선행의 G광의 경우와 마찬가지이고, 또한 R광은 투사렌즈(1)에 의해 화상광의 일부로서 투사된다.
또한, 제30도의 예시는 G광과 R광이 G화소전극(26g)과 R화소전극(26r)위에서 부분적으로 중첩되어 서로 간섭하는 것처럼 보이지만, 이것은 액정층의 두께를 확대하여 강조하기 위해 액정층(25)이 개략적으로 도시되어 있기 때문인 것에 유의하여야 하고 또한 액정층(25)의 두께가 50∼100μ인 유리시이트(23)의 두께에 비해서 실제로 매우 얇은 대략 5μ이기 때문에 화소크기에 관계없이 상기한 바와 같은 간섭은 실제로 발생하지 않는 것에 유의하여야 한다.
제31(a)도내지 제31(c)도는 본 실시예에서 색분리와 색합성의 원리를 설명하는 설명도이다. 제31(a)도는 액정패널(2)의 개략적인 상면도이고, 제31(b)도와 제31(c)도는 각각 액정패널(2)의 개략적인 상면도에 대해서 X방향으로 선(31B-31B)을 따라서 취한 개략적인 단면도와 Z방향으로 선(31C-31C)을 따라서 취한 개략적인 단면도이다.
제31(c)도는, YZ단면을 도시하는 상기 제30도에 대응하고, 또한, 1화소에 대해 각 마이크로렌즈(22)에 입사하는 G광과 R광의 입사와 출사의 상태를 나타낸다. 이 예시로부터 알수 있는 바와 같이, 제 1컬러화소로서의 G화소전극은 각 마이크로렌즈(22)의 중심의 바로 아래에 위치하고 또한 제 2컬러화소로서의 R화소전극은 마이크로렌즈(22)의 경계의 바로 아래에 위치한다. 따라서, R광의 입사각은, R광의 tanθ가 화소(B화소 R화소)피치의 비율과 동일하게 되고 또한 마이크로렌즈(22)와 화소전극(26)사이의 거리와 동일하게 되도록 설정하는 것이 바람직하다.
한편, 제31(b)도는 액정패널(2)의 XY단면에 대응한다. 도면에서 (26)은 화소이다. 이 XY단면에서 제 3컬러화소로서의 B화소전극과 G화소전극이 제31(c)도와 마찬가지로 교호적으로 배열된다. 또한 각각의 G화소전극은 각 마이크로렌즈(22)의 중심의 바로 아래에 위치하고 제 3컬러화소로서의 각각의 B화소전극은 마이크로렌즈(22)사이의 경계의 바로 아래에 위치한다.
또한, 액정패널(2)을 조사하는 B광은, 상기한 바와 같이 PBS(3)에 의해 편광된 후에, 도면에서 XY평면인 단면에 비스듬히 입사된다. R광의 경우와 마찬가지 방식으로 각각의 마이크로렌즈(22)에 입사된 B광선은 예시한 바와 같이 B화소전극에 의해 반사되고 X방향으로 입사마이크로렌즈에 인접한 마이크로렌즈의 외부로 진행한다. B화소전극위의 액정층(25)에 의한 변조와 액정층패널(2)로부터 출사하는 B광의 투사는 상기한 G광과 R광의 경우와 같다.
각각의 B화소전극은 마이크로렌즈(22)사이의 경계의 바로 아래에 위치하고, 또한 액정패널(2)에 대한 B광의 입사각도는 입사각도의 tanθ는 R광과 마찬가지로 화소(G화소와 B화소)피치의 비율과 동등하게 되고 또한 마이크로렌즈(22)와 화소전극(26)사이의 거리와 동등하게 되도록 설정하는 것이 바람직하다.
또한, 본 실시예의 액정패널(2)은 화소가 상기한 바와 같이 Z방향(제 1방향)으로 RGRGRG‥‥와 같이 배열되고 X방향(제 2방향)으로 BGBGBG‥‥와 같이 배열되는 R, G, B의 배열로 구성된다. 제31(a)도는 2차원의 배열을 도시한다.
상기한 바와 같이, 각 화소(컬러화소)의 크기는 길이와 폭이 모두 마이크로렌즈(22)의 대략 1/2배이고, 화소피치는 X방향과 Z방향으로 모두 마이크로렌즈(22) 피치의 1/2배이다. 각각의 G화소는 2차원 배열에 대해서 마이크로렌즈(22)의 중심의 바로 아래에 위치하고 각각의 R화소는 Z방향으로 G화소사이와 마이크로렌즈(22)의 경계에 위치하고, 각각의 B화소는 X방향으로 G화소사이와 마이크로렌즈의 경계에 위치한다. 한 개의 마이크로렌즈유닛의 형상은 화소의 2배와 동일한 폭과 길이를 가진 사각형이다.
제32도는 본 실시예의 액정패널(2)의 확대부분을 도시한 상면도이다. 여기서, 도면에서 각각의 점선그리드세그먼트(29)는 한 개의 화소를 구성하는 R, G, B의 조합으로서 화소유닛을 나타낸다.
화소유닛은 기판위에 소정의 피치로 배열되고, 이에 의해 화소유닛어레이를 구성한다. R, G, B화소는 제30도에 도시된 액티브매트릭스구동회로부(27)에 의해 구동되는 경우, 점선그리드세그먼트(29)로 표시된 R, G, B의 화소유닛은 관련된 화소위치에 대응하는 R, G, B화상신호에 의해 구동된다.
이제부터, R화소전극(26r), G화소전극(26g), B화소전극(26b)으로 구성된 1화상에 대해서 검토한다. 우선, R화소전극(26r)이 화살표(r1)로 표시된 바와 같이 마이크로렌즈(22b)를 통하여 비스듬히 입사된 R광에 의해 조사되고, 또한 R반사광은 화살표(r2)로 표시된 바와 같이 마이크로렌즈(22a)를 통하여 출사한다. B화소전극(26b)은 화살표(b1)로 표시된 바와 같이 마이크로렌즈(22c)를 통하여 비스듬히 입사된 B광에 의해 조사되고, 또한 B반사광은 화살표(b2)로 표시된 바와 같이 마이크로렌즈(22a)를 통하여 출사한다.
G화소전극(26g)은, 상기한 바와 같이, 즉 전후방향의 화살표(g12)로 표시한 바와 같이 마이크로렌즈를 통하여 도면의 평면으로의 방향으로 G화소전극(26g)에 수직으로 입사하는 G광에 의해 조사되고, 또한 G반사광은 동일의 마이크로렌즈(22a)를 통하여 도면의 평면의 외부방향으로 수직으로 출사한다.
상기한 바와 같이, 1화소를 구성하는 R, G, B화소유닛(29)에 관한 액정패널(2)에서, 각각의 주요컬러조사빔의 입사조명위치는 상이하지만, 이들의 출사빔은 동일의 마이크로렌즈(즉 이 경우에는 마이크로렌즈(22a))를 통하여 출사한다. 또한 이것은 모든 다른화소(R, G, B화소유닛)에 대한 경우이다.
제33도는 본 실시예에서 액정패널(2)로부터의 출사광전체가 PBS(3)와 투사렌즈(1)를 통하여 스크린(9)에 투사되는 개략적인 도면이다. 이 도면에서 예시한 바와 같이, 제32도에 도시된 액정패널(2)이 사용되고 액정패널(2)의 마이크로렌즈(22)의 위치나 마이크로렌즈의 근처에 있는 위치가 스크린(9)위에 결상되도록 광학조정을 행한다. 다음에, 투영화상은 제35도에 도시한 바와 같이 마이크로렌즈(22)의 그리드세그먼트에 각각의 화소를 구성하는 R, G, B화소유닛으로부터의 출사광의 혼합이다. 즉, 각 유닛(900)에서 화소의 빔이 혼합된 상태에서 화소의 구성요소유닛으로 구성된 화상이다.
본 실시예는, 제32도에 도시된 구성의 표시패널(2)을 사용하여 스크린과 거의 결합의 관계로 마이크로렌즈(22)의 위치나 마이크로렌즈 근처의 위치의 평면을 조정함으로써, 스크린표면위에 소위 R, G, B모자이크의 구조를 가짐이 없이, 고품질을 가진 양호한 컬러화상을 표시하도록 한다.
제34도는 본 실시예의 투사형 액정표시장치에서 구동회로계 전체의 블록도를 도시한다.
도면에서, (2)는 패널이다. (10)은 R, G, B화상신호 및 대향전극(24)의 구동신호, 각종 타이밍신호등의 구동신호를 포함한 기타신호를 형성하는 패널구동기이다. (12)는 각종 화상과 제어전송신호를 표준화상신호등으로 복호화하는 인터페이스이다. (11)은 인터페이스(12)로부터의 표준화상신호를 R, G, B의 주컬러화상신호와 동기신호로 복호화하는 복호기이다. (14)는 아크램프(8)를 온하는 안정기이다. (15)는 전원을 각 회로블록에 공급하는 전원회로이다. (13)은 상기한 회로블록을 대칭적으로 제어하는 도시하지 않는 제어부와 일체화한 제어기이다.
이 배열에서, 본 실시예의 투사형 액정표시장치는 이전에 설명한 R, G, B모자이크구조를 가짐이 없이 고품질의 컬러화상을 표시할 수 있다.
제36도는 본 실시예의 액정패널의 다른 형태를 부분적으로 확대한 부분의 상면도이다. 이 형태에 있어서는, B화소는 마이크로렌즈(22)의 바로아래의 위치에서 제 1컬러화소로서 배열되고, 제 2컬러화소로서의 G화소는 B화소에 대해서 교호적으로 수평으로 배열되고, 제 3컬러화소로서의 R화소는 수직으로 교호적으로 배치된다.
이 구성은, 각각의 화소를 구성하는 R, G, B화소유닛으로부터의 반사광의 빔이 한 개의 공통마이크로렌즈로부터 출사하도록 동일한 각으로 또한 상이한 방향으로 B빔을 수직으로 입사하고 R/G빔을 비스듬히 입사함으로써, 선행의 실시예에서와 같이 동일한 효과를 또한 달성할 수 있다. 또다른 가능한 배열은, 제 1컬러화소로서의 R화소가 마이크로렌즈(22)의 중심의 바로아래의 위치배열되고 또한 다른 컬러화소가 R화소에 대해서 수평으로 또는 수직으로 교호적으로 배열되도록 한 것이다.
[제 8실시예]
본 실시예는 제 7실시예의 다른 형태를 나타낸다.
제27도는 본 실시예의 액정패널(20)의 주요부의 개략도이다. 이 도면은 부분적으로 확대된 액저패널(20)의 단면도를 도시한다. 제 7실시예와 다른 점은, 유리시이트(23)가 대향전극기판으로 사용되고 또한 열가소성수지를 사용하여 소위 리플로우 방법에 의해 마이크로릴즈(220)를 유리시이트(23)위에 형성하는 점이다. 또한, 스페이서포스트(251)는 감광수지를 사용하여 포토리소그래피에 의해 비화소 부분에 형성된다.
제38(a)도는 액정패널(20)의 부분적인 상부면을 도시한다. 이 도면으로부터 알 수 있는 바와 같이 스페이서포스트(251)는 비화소영역에서 소정의 화소피치로 마이크로렌즈(220)의 코너에 형성된다. 스페이서포스트(251)를 통한 단면(38B-38B)은 제38(b)도에 도시되어 있다. 이와 같이 형성된 스페이서포스트(251)의 밀도는, 매트릭스패턴으로 10내지 100화소의 피치로 바람직하게 형성되도록 결정되어야하고 또한 스페이서포스트의 수는 상반된 파라미터, 유리시이트(23)의 평탄성 및 액정의 투사의 용이성을 만족하도록 결정되어야 한다.
본 실시예에서는, 마이크로렌즈사이의 경계부를 통하여 패널로 누설광이 입사되는 것을 방지하는 금속막패턴의 차광층(221)이 형성된다. 이에 의해 주요컬러화상빔의 혼합에 기인한 투사화상의 포화가 열화되는 것을 방지하고 또한 누설광에 의해 발생되는 콘트라스트가 열화되는 것을 방지한다. 투사형표시장치가 제 7실시예에서와 같이 액정패널(220)의 사용에 의해 구성될때에, 보다 선명한 화상을 고품질로 얻을 수 있다.
상기 제 1내지 제 8실시예의 상기 설명으로부터 알수 있는 바와 같이, 본 발명은 반사형 액정장치에서 수평구동과 수직구동을 위한 구동회로로서 다이내믹 시프트레지스터와 스태틱 시프트레지스터를 선택적으로 이용하므로, 본 발명은, 구동회로가 최적화하고 액정표시장치의 칩의 크기를 감소하고 소비전력이 낮고 신뢰성이 높고 설계의 자유도가 높은 여러 가지 효과를 얻을 수 있다.

Claims (24)

  1. 매트릭스패턴으로 배열된 복수의 화소전극과, 상기 화소전극에 접속된 복수의 절환소자와, 상기 복수의 절환소자에 비디오신호를 공급하는 복수의 신호선과, 상기 복수의 절환소자에 주사신호를 공급하는 복수의 주사선과, 상기 복수의 신호선에 상기 비디오신호를 공급하는 수평구동회로와, 상기 복수의 주사선에 상기 주사신호를 공급하는 수직구동회로를 구비한 매트릭스기판에 있어서, 상기 수평구동회로는 다이내믹형 회로로 이루어지고, 또한 상기 수직구동회로는 스태틱형 회로로 이루어진 것을 특징으로 하는 매트릭스기판.
  2. 제1항에 있어서, 상기 수평구동회로와 상기 수직구동회로는 시프트레지스터로 이루어진 것을 특징으로 하는 매트릭스기판.
  3. 제1항에 있어서, 상기 수평구동회로는 CMOS로 이루어지는 것을 특징으로 하는 매트릭스기판.
  4. 제1항에 있어서, 상기 수평구동회로는 두 개의 수평구동회로로 구성되고, 두 개의 수평구동회로사이에 상기 화소전극을 가지는 것을 특징으로 하는 매트릭스기판.
  5. 제1항에 있어서, 상기 수평구동회로로부터의 출력은 인접한 출력선 사이에 서로 잠정적으로 중첩되는 것을 특징으로 하는 매트릭스기판.
  6. 제2항에 있어서, 상기 수평시프트레지스터는 인버터를 가지고, 부스터회로는 인버터에 접속되는 것을 특징으로 하는 매트릭스기판.
  7. 제6항에 있어서, 상기 수평시프트레지스터의 전원전압은 상기 매트릭스기판의 다른 전원전압보다 낮도록 설정되는 것을 특징으로 하는 매트릭스기판.
  8. 제1항에 있어서, 상기 수평구동회로와 상기 수직구동회로중 적어도 하나는 신호를 두방향으로 전송할 수 있는 구동회로로 이루어지는 것을 특징으로 하는 매트릭스기판.
  9. 제1항에 있어서, 상기 매트릭스기판은 반도체기판의 사용에 의해 구성되는 것을 특징으로 하는 매트릭스기판.
  10. 제1항에 있어서, 상기 매트릭스기판은 유리기판의 사용에 의해 구성되는 것을 특징으로 하는 매트릭스기판.
  11. 제1항에 있어서, 상기 화소전극은 화학가공연마의 사용에 의해 형성되는 것을 특징으로 하는 매트릭스기판.
  12. 매트릭스패턴으로 배열된 복수의 화소전극과, 상기 화소전극에 접속된 복수의 절환소자와, 상기 복수의 절환소자에 비디오신호를 공급하는 복수의 신호선과, 상기 복수의 절환소자에 주사신호를 공급하는 복수의 주사선과, 상기 복수의 신호선에 상기 비디오신호를 공급하는 수평구동회로와, 상기 복수의 주사선에 상기 주사신호를 공급하는 수직구동회로를 구비한 매트릭스기판과; 상기 매트릭스기판과 상기 매트릭스기판에 대향하는 대향기판사이에 배치된 액정재료를 포함하는 액정장치에 있어서, 상기 수평구동회로는 다이내믹형 회로로 이루어지고, 또한 상기 수직구동회로는 스태틱형 회로로 이루어진 것을 특징으로 하는 액정장치.
  13. 제12항에 있어서, 상기 수평구동회로와 상기 수직구동회로는 시프트레지스터로 이루어진 것을 특징으로 하는 액정장치.
  14. 제12항에 있어서, 상기 수평구동회로는 CMOS로 이루어진 것을 특징으로 하는 액정장치.
  15. 제12항에 있어서, 상기 수평구동회로는 2개의 수평구동회로로 이루어지고, 이 2개의 수평구동회로사이에 상기 화소전극을 가지는 것을 특징으로 하는 액정장치.
  16. 제12항에 있어서, 상기 수평구동회로로부터의 출력은 인접한 출력선사이에서 서로 잠정적으로 중첩되는 것을 특징으로 하는 액정장치.
  17. 제13항에 있어서, 상기 수평시프트레지스터는 인버터를 가지고, 이 인버터에 부스터회로가 접속되는 것을 특징으로 하는 액정장치.
  18. 제17항에 있어서, 상기 수평시프트레지스터의 전원전압은 상기 액정장치의 다른 전원전압보다 낮도록 설정되는 것을 특징으로 하는 액정장치.
  19. 제12항에 있어서, 상기 수평구동회로와 상기 수직구동회로중에서 적어도 하나는 신호를 2개의 방향으로 전송할 수 있는 구동회로를 구비한 것을 특징으로 하는 액정장치.
  20. 제12항에 있어서, 상기 매트릭스기판은 반도체기판의 사용에 의해 구성되는 것을 특징으로 하는 액정장치.
  21. 제12항에 있어서, 상기 매트릭스기판은 유리기판의 사용에 의해 구성되는 것을 특징으로 하는 액정장치.
  22. 제12항에 있어서, 상기 화소전극은 화학가공연마의 사용에 의해 형성되는 것을 특징으로 하는 액정장치.
  23. 매트릭스패턴으로 배열된 복수의 화소전극과, 상기 화소전극에 접속된 복수의 절환소자와, 상기 복수의 절환소자에 비디오신호를 공급하는 복수의 신호선과, 상기 복수의 절환소자에 주사신호를 공급하는 복수의 주사선과, 상기 복수의 신호선에 상기 비디오신호를 공급하는 수평구동회로와, 상기 복수의 주사선에 상기 주사신호를 공급하는 수직구동회로를 구비한 매트릭스기판과; 상기 매트릭스기판과 상기 매트릭스기판에 대향하는 대향기판사이에 배치된 액정재료를 포함하는 액정장치를 구비한 표시장치에 있어서; 상기 액정장치의 상기 수평구동회로는 다이내믹형 회로로 이루어지고, 또한 상기 액정장치의 상기 수직구동회로는 스태틱형 회로로 이루어지고; 상기 액정장치는, 광원으로부터 방출된 광에 의해 조사되고, 반사광이 광학계를 통하여 스크린에 투영되고, 이에 의해 스크린위에 화상을 표시하는 반사형액정패널인 것을 특징으로 하는 표시장치.
  24. 제23항에 있어서, 상기 반사형 액정패널은 액정패널이고, 상기 액정패널은, 화소유닛어레이가 기판위에 소정의 피치로 2차원적으로 배치되고, 각각의 화소유닛은, 제 1, 제 2, 제 3칼러화소의 3개의 칼러화소중에서, 제 1칼러화소를 분배하기 위하여, 제 1, 제 2칼러화소의 조합이 제 1방향으로 정렬되도록 또한 제 1, 제 3칼러화소의 조합이 제 1방향과 상이한 제 2방향으로 정렬되도록 배치되는 화소유닛어레이와; 복수의 마이크로렌즈가 기판의 화소유닛어레이위에 2차원적으로 배치되고, 상기 마이크로렌즈의 1피치는 제 1, 제 2방향으로 2개의 칼러화소의 피치와 동일한 마이크로렌즈로 이루어진 것을 특징으로 하는 표시장치.
KR1019970053630A 1996-10-18 1997-10-18 매트릭스기판, 이 매트릭스기판을 사용한 액정장치 및 이 액정장치를 사용한 표시장치 KR100283717B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-276530 1996-10-18
JP27653096 1996-10-18
JP27901197A JP3513371B2 (ja) 1996-10-18 1997-10-13 マトリクス基板と液晶装置とこれらを用いた表示装置
JP97-279011 1997-10-13

Publications (2)

Publication Number Publication Date
KR19980032964A KR19980032964A (ko) 1998-07-25
KR100283717B1 true KR100283717B1 (ko) 2001-03-02

Family

ID=26551958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053630A KR100283717B1 (ko) 1996-10-18 1997-10-18 매트릭스기판, 이 매트릭스기판을 사용한 액정장치 및 이 액정장치를 사용한 표시장치

Country Status (6)

Country Link
US (1) US6127998A (ko)
EP (1) EP0837445A1 (ko)
JP (1) JP3513371B2 (ko)
KR (1) KR100283717B1 (ko)
CN (1) CN1149429C (ko)
TW (1) TW418376B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986094B2 (en) 1999-10-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with active matrix EL display
KR101100890B1 (ko) * 2005-03-02 2012-01-02 삼성전자주식회사 액정표시장치 및 그 구동방법
KR20160038887A (ko) * 2016-03-24 2016-04-07 삼성디스플레이 주식회사 액정 표시 장치
US9411206B2 (en) 2009-05-29 2016-08-09 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3897873B2 (ja) * 1997-09-11 2007-03-28 株式会社半導体エネルギー研究所 液晶表示装置の駆動回路
JP3445121B2 (ja) * 1997-10-24 2003-09-08 キヤノン株式会社 マトリクス基板と液晶表示装置及びこれを用いるプロジェクター
JP4073533B2 (ja) * 1998-02-09 2008-04-09 株式会社半導体エネルギー研究所 情報処理装置
US7248232B1 (en) * 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
JP3667548B2 (ja) * 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
FR2787618A1 (fr) * 1998-12-21 2000-06-23 Cit Alcatel Afficheur a cristaux liquides et son procede d'affichage
JP4482169B2 (ja) * 1999-01-19 2010-06-16 富士フイルム株式会社 撮像表示装置
JP2000258750A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 液晶表示装置
JP2000315058A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 表示装置用アレイ基板
US6563482B1 (en) 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100344186B1 (ko) * 1999-08-05 2002-07-19 주식회사 네오텍리서치 액정표시장치의 소오스 구동회로 및 그 구동방법
JP4674939B2 (ja) * 1999-08-18 2011-04-20 株式会社半導体エネルギー研究所 駆動回路、表示装置、電子機器
JP2001100653A (ja) * 1999-09-29 2001-04-13 Tdk Corp シフトレジスタおよび画像表示装置
JP4800473B2 (ja) * 1999-11-30 2011-10-26 株式会社半導体エネルギー研究所 液晶パネル及び液晶プロジェクター
JP2001274676A (ja) * 2000-01-19 2001-10-05 Sharp Corp レベルシフト回路および画像表示装置
US6717151B2 (en) * 2000-07-10 2004-04-06 Canon Kabushiki Kaisha Image pickup apparatus
JP2003107438A (ja) 2000-09-12 2003-04-09 Canon Inc 液晶素子
KR100387122B1 (ko) * 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
US7081875B2 (en) * 2000-09-18 2006-07-25 Sanyo Electric Co., Ltd. Display device and its driving method
KR100394006B1 (ko) 2001-05-04 2003-08-06 엘지전자 주식회사 전류구동 표시소자의 더블 스캔 구조 및 제조방법
US20020167479A1 (en) * 2001-05-10 2002-11-14 Koninklijke Philips Electronics N.V. High performance reflective liquid crystal light valve using a multi-row addressing scheme
JP5044876B2 (ja) * 2001-05-31 2012-10-10 パナソニック株式会社 液晶表示装置の駆動方法および液晶表示装置
US6636196B2 (en) * 2001-06-08 2003-10-21 Koninklijke Philips Electronics N.V. Electro-optic display device using a multi-row addressing scheme
US11302253B2 (en) 2001-09-07 2022-04-12 Joled Inc. El display apparatus
EP3716257B1 (en) 2001-09-07 2021-01-20 Joled Inc. El display panel, method of driving the same, and el display device
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置
US6943767B2 (en) * 2002-12-12 2005-09-13 International Business Machines Corporation Image display device and method of supplying writing electric potential to an image display device
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP3952979B2 (ja) * 2003-03-25 2007-08-01 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
US7019884B2 (en) 2003-03-31 2006-03-28 Intel Corporation Light modulator with bi-directional drive
JP3870933B2 (ja) * 2003-06-24 2007-01-24 ソニー株式会社 表示装置及びその駆動方法
JP2005115287A (ja) * 2003-10-10 2005-04-28 Nec Electronics Corp 表示装置の駆動回路およびその駆動方法
JP4203659B2 (ja) * 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
US7944414B2 (en) 2004-05-28 2011-05-17 Casio Computer Co., Ltd. Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
KR100858021B1 (ko) * 2005-01-05 2008-09-10 엘지전자 주식회사 엘시디 셔터를 이용한 입체 표시 방법 및 그 방법을 위한입체 표시 장치
US7919827B2 (en) * 2005-03-11 2011-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for reducing noise in CMOS image sensors
JP2006267937A (ja) * 2005-03-25 2006-10-05 Victor Co Of Japan Ltd 反射型の液晶表示装置
US20100073356A1 (en) * 2005-05-19 2010-03-25 Sachio Tsujino Level shifter, shift register with level shifter, and display device with shift register
JP4466606B2 (ja) * 2005-09-07 2010-05-26 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
KR100666646B1 (ko) 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
US8090116B2 (en) * 2005-11-18 2012-01-03 Holmi Douglas J Vehicle directional electroacoustical transducing
KR101189278B1 (ko) 2006-04-18 2012-10-09 삼성디스플레이 주식회사 디지털 아날로그 변환기 및 표시 장치의 구동 방법
JP5094191B2 (ja) * 2006-04-18 2012-12-12 キヤノン株式会社 反射型液晶表示装置及び液晶プロジェクターシステム
US8106865B2 (en) * 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
WO2008026344A1 (fr) * 2006-08-31 2008-03-06 Sharp Kabushiki Kaisha Panneau d'affichage et dispositif d'affichage comportant ledit panneau
JP2008216961A (ja) * 2007-03-02 2008-09-18 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動回路
JP4944689B2 (ja) * 2007-03-02 2012-06-06 三星モバイルディスプレイ株式會社 有機電界発光表示装置及びその駆動回路
JP4702355B2 (ja) * 2007-12-06 2011-06-15 ソニー株式会社 液晶表示装置の製造方法
JP5687495B2 (ja) * 2008-01-21 2015-03-18 シーリアル テクノロジーズ ソシエテ アノニムＳｅｅｒｅａｌ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｓ．Ａ． 画素を制御する装置及び電子表示装置
JP4329868B2 (ja) * 2008-04-14 2009-09-09 カシオ計算機株式会社 表示装置
KR101890096B1 (ko) 2009-09-24 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
KR101056284B1 (ko) 2009-10-22 2011-08-11 삼성모바일디스플레이주식회사 센서 스캔 드라이버 및 이를 구비한 터치 스크린 내장형 평판표시장치
TWI413040B (zh) * 2009-12-10 2013-10-21 Au Optronics Corp 畫素陣列
EP2334088A1 (en) * 2009-12-14 2011-06-15 Koninklijke Philips Electronics N.V. Generating a 3D video signal
KR101809293B1 (ko) 2010-09-06 2017-12-14 가부시키가이샤 제이올레드 표시 장치 및 그 제어 방법
JPWO2012039180A1 (ja) * 2010-09-24 2014-02-03 富士フイルム株式会社 撮像デバイス及び撮像装置
JP2012133070A (ja) * 2010-12-21 2012-07-12 Sanyo Engineer & Construction Inc Ｌｃｏｓ素子の駆動回路
JP5939930B2 (ja) * 2011-09-21 2016-06-22 キヤノン株式会社 光源装置
CN102681273A (zh) * 2011-09-22 2012-09-19 京东方科技集团股份有限公司 Tft-lcd面板及其驱动方法
CN103988251B (zh) * 2011-11-11 2016-11-02 高通Mems科技公司 用于驱动显示器的***、装置和方法
US20130120470A1 (en) * 2011-11-11 2013-05-16 Qualcomm Mems Technologies, Inc. Shifted quad pixel and other pixel mosaics for displays
TWI469119B (zh) * 2012-08-06 2015-01-11 Au Optronics Corp 顯示器及其閘極驅動器
JP6053382B2 (ja) * 2012-08-07 2016-12-27 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の製造方法。
CN103294532B (zh) * 2012-08-27 2016-09-07 中国电子科技集团公司第四十一研究所 快速实现矩阵开关图形化控制***的方法
JP2012238031A (ja) * 2012-08-31 2012-12-06 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器
WO2014069279A1 (ja) * 2012-11-05 2014-05-08 シャープ株式会社 液晶表示装置
JP6183744B2 (ja) * 2013-06-05 2017-08-23 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN103996371B (zh) * 2014-05-30 2016-04-13 京东方科技集团股份有限公司 显示驱动电路、阵列基板及触摸显示装置
KR101628012B1 (ko) * 2014-08-07 2016-06-09 엘지디스플레이 주식회사 액정 표시장치와 이의 화소 검사 방법
CN104464663B (zh) * 2014-11-03 2017-02-15 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
WO2018130920A1 (ja) 2017-01-16 2018-07-19 株式会社半導体エネルギー研究所 表示装置およびその作製方法
CN110301001B (zh) 2017-02-17 2022-06-03 株式会社半导体能源研究所 显示装置
WO2018159470A1 (ja) * 2017-03-02 2018-09-07 シャープ株式会社 表示装置およびヘッドマウントディスプレイ
CN114323089A (zh) * 2020-10-12 2022-04-12 群创光电股份有限公司 光检测元件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2050668B (en) * 1979-05-28 1983-03-16 Suwa Seikosha Kk Matrix liquid crystal display system
JPH0634154B2 (ja) * 1983-01-21 1994-05-02 シチズン時計株式会社 マトリクス型表示装置の駆動回路
JPS61117599A (ja) * 1984-11-13 1986-06-04 キヤノン株式会社 映像表示装置のスイツチングパルス
JPH07120143B2 (ja) * 1986-06-04 1995-12-20 キヤノン株式会社 表示パネルの情報読出し法及び表示パネルの情報読出し装置
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法
JP3119709B2 (ja) * 1990-12-20 2000-12-25 旭硝子株式会社 液晶表示装置及び投射型液晶表示装置
JP2979655B2 (ja) * 1991-01-14 1999-11-15 松下電器産業株式会社 アクティブマトリクス基板の駆動方法
JP2938232B2 (ja) * 1991-07-25 1999-08-23 キヤノン株式会社 強誘電性液晶表示デバイス
JPH05273532A (ja) * 1992-01-31 1993-10-22 Canon Inc 液晶素子
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
US5434441A (en) * 1992-01-31 1995-07-18 Canon Kabushiki Kaisha Silicon-on-insulator CMOS device and a liquid crystal display with controlled base insulator thickness
JPH05264964A (ja) * 1992-03-19 1993-10-15 Canon Inc 液晶装置
US5340978A (en) * 1992-09-30 1994-08-23 Lsi Logic Corporation Image-sensing display panels with LCD display panel and photosensitive element array
US5532712A (en) * 1993-04-13 1996-07-02 Kabushiki Kaisha Komatsu Seisakusho Drive circuit for use with transmissive scattered liquid crystal display device
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
JP3126630B2 (ja) * 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
JP2951858B2 (ja) * 1994-10-17 1999-09-20 シャープ株式会社 投影型カラー液晶表示装置
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
KR100224738B1 (ko) * 1995-12-28 1999-10-15 손욱 단순 행렬형 엘시디의 구동 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986094B2 (en) 1999-10-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with active matrix EL display
US8390190B2 (en) 1999-10-26 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with active matrix EL display
US8933624B2 (en) 1999-10-26 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR101100890B1 (ko) * 2005-03-02 2012-01-02 삼성전자주식회사 액정표시장치 및 그 구동방법
US8169556B2 (en) 2005-03-02 2012-05-01 Samsung Electronics Co., Ltd. Liquid crystal display and method for driving same
US9411206B2 (en) 2009-05-29 2016-08-09 Samsung Display Co., Ltd. Liquid crystal display
KR20160038887A (ko) * 2016-03-24 2016-04-07 삼성디스플레이 주식회사 액정 표시 장치
KR101689849B1 (ko) * 2016-03-24 2016-12-27 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
CN1149429C (zh) 2004-05-12
EP0837445A1 (en) 1998-04-22
TW418376B (en) 2001-01-11
JP3513371B2 (ja) 2004-03-31
CN1187632A (zh) 1998-07-15
US6127998A (en) 2000-10-03
KR19980032964A (ko) 1998-07-25
JPH10177162A (ja) 1998-06-30

Similar Documents

Publication Publication Date Title
KR100283717B1 (ko) 매트릭스기판, 이 매트릭스기판을 사용한 액정장치 및 이 액정장치를 사용한 표시장치
US6163352A (en) Active matrix substrated, liquid crystal apparatus using the same the display apparatus using such liquid crystal apparatus
US6166792A (en) Reflective LCD having reflectivity characteristics between electrodes and reflector
KR100325924B1 (ko) 매트릭스기판,이매트릭스기판을사용하는액정장치및이액정장치를사용하는표시장치
EP0865209B1 (en) Display panel and projection type display apparatus
US6559821B2 (en) Matrix substrate and liquid crystal display as well as projector using the same
US6157429A (en) Matrix substrate having continuous even surface in drive circuit or sealing region as well as display region and manufacturing method thereof
US6466285B1 (en) Liquid crystal device or apparatus comprises pixels of at least one of three primary colors having a pixel size different from those of pixels of the other colors
US6078371A (en) Liquid crystal device and liquid crystal display apparatus
JP3249079B2 (ja) マトリクス基板と液晶表示装置と投写型液晶表示装置
US6476897B1 (en) Matrix substrate and liquid crystal display device and projection liquid crystal display device using the same
JPH11126051A (ja) マトリクス基板と液晶表示装置及びこれを用いる投写型液晶表示装置
JP3230659B2 (ja) 半導体装置、表示装置用基板、該表示装置用基板を用いた液晶装置、投写型液晶表示装置、及び表示装置
JP3630945B2 (ja) 液晶表示装置
JP2001147426A (ja) 画素電極基板及びそれを用いた反射型液晶装置
JP3423592B2 (ja) 表示装置用基板とその製造方法及び液晶表示装置及び投射型液晶表示装置
JP3199311B2 (ja) 表示装置用基板、この基板を用いた液晶装置、表示装置、投射型液晶表示装置、及び表示装置用基板の製造方法
JPH11126035A (ja) 表示装置、液晶表示装置及びそれを用いた液晶プロジェクター
JP2000180837A (ja) 液晶装置およびこれを用いた液晶表示装置
JPH11133456A (ja) マトリクス基板と液晶表示装置とこれを用いた表示装置と液晶プロジェクター装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee