KR100277150B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100277150B1
KR100277150B1 KR1019980057605A KR19980057605A KR100277150B1 KR 100277150 B1 KR100277150 B1 KR 100277150B1 KR 1019980057605 A KR1019980057605 A KR 1019980057605A KR 19980057605 A KR19980057605 A KR 19980057605A KR 100277150 B1 KR100277150 B1 KR 100277150B1
Authority
KR
South Korea
Prior art keywords
gas
film
antireflective coating
pattern
forming
Prior art date
Application number
KR1019980057605A
Other languages
English (en)
Other versions
KR19990063377A (ko
Inventor
가즈미 사이또
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990063377A publication Critical patent/KR19990063377A/ko
Application granted granted Critical
Publication of KR100277150B1 publication Critical patent/KR100277150B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 장치 제조 방법에 있어서, 게이트 절연막이 실리콘 기판 상에 형성된다. 도전성 물질로 만들어진 도전성막은 절연막 상에 형성된다. 유기 재료로 만들어진 반사 방지 코팅은 도전성막 상에 형성된다. 감광 레지스트막은 반사 방지 코팅 상에 형성된다. 레지스트막 상의 소정의 광학 이미지는 레지스트 패턴을 형성하도록 노출에 의해 현상된다. 레지스트 막을 마스크로 사용하면서, 반사 방지 코팅은 산소 가스, 반응성 가스, 및 불활성 가스를 포함하는 혼합 가스의 플라즈마를 이용한 드라이 에칭에 의해 선택적으로 제거되어, 패턴을 형성한다. 도전성 막은 레지스트 막을 마스크로 사용하여 에칭되어, 전극을 형성한다.

Description

반도체 장치 제조 방법
본 발명은 다층 배선 구조의 배선 패턴을 형성하는데 이용되는 반도체 장치의 제조 방법에 관한 것이다.
LSI (Large Scale Intergrated Circuit)는 다양한 유형의 재료로 제조된 박막을 반도체 기판 상에 형성하고 리소그래피와 에칭에 의해 박막을 부분적으로 제거하는 단계를 반복함으로써 제조된다. 리소그래피의 역할은 소정의 위치에 소정의 사이즈의 패턴을 형성하는 것이다. 에칭의 역할은 리소그래프에 의해 형성된 패턴을 마스크로 이용하여 표면으로부터 박막을 부분적으로 제거하고, 원하는 크기를 갖도록 박막 재료로 만들어진 배선을 형성하는 것이다.
LSI를 구성하는 MOS(Metal Oxide Semiconductor) 트랜지스터의 게이트 전극의 배선을 형성하는 예로들어 설명할 것이다.
도 2a에 도시된 바와 같이, 게이트 절연막(202)은 실리콘 기판(201) 상에 형성되고, 예를 들어, 폴리실리콘인 도전성막(203)은 게이트 절연막(202) 상에 형성된다. 도 2b에 도시된 바와 같이, 반사 방지 코팅(ARC)(204)은 도전성막(203) 상에 형성된다.
도 2c에 도시된 바와 같이, 레지스트 패턴(205)은 공지된 포토리소그래피에 의해 반사 방지 코팅(204) 상에 형성된다. 이 포토리소그래피에 있어서, 반사 방지 코팅(204)이 레지스트 패턴(205) 아래에 형성되므로, 높은 정밀도의 패턴을 형성하는 것을 방해하는 정재파 효과가 방지된다.
도 2d에 도시된 바와 같이, 반사 방지 코팅(204)은 레지스트 패턴(205)을 마스크로 사용해서 에칭되어, 패턴(204a)을 형성한다. 이러한 에칭은 산소 가스에 염소(Cl2) 가스나 브롬화 수소(HBr) 가스를 첨가해서 얻어진 혼합 가스를 사용한 드라이 에칭에 의해 수행된다.
반사 방지 코팅(204)이 유기막이므로, 산소 가스를 이용한 드라이 에칭에 의해서 에칭된다. 산소 가스만 사용되면, 크기의 정밀도를 떨어뜨리는 측면 에칭이 발생한다. 일반적으로, 드라이 에칭의 반응 공정에 있어서, 반응 생성물은 플라즈마중에서 해리될 수 있고, 공정 물질의 표면에 다시 부착될 수 있으며, 플라즈마에서 공정 물질의 표면 상에 침착될 수 있고, 또는 공정 물질의 표면 상에 중합 반응을 일으킬 수 있다. 유기막이 산소 가스 플라즈마에 의해 드라이 에칭될 때, 얻어진 반응 생성물은 주로 쉽게 다시 부착되거나 침착되지 않는 CO2와 H2O이다.
이와는 반대로, 예를 들어, 산소 가스와 염소 가스가 첨가된 것이 드라이 에칭을 수행하는데 사용되는 경우, 플라즈마 중합이나 유사한 것에 의해서 발생된 침착이 공정 물질의 표면 상에 발생한다. 레지스트 패턴(205)의 측면 상이나 에칭에 의해 노출되기 시작하는 반사 방지 코팅(204)의 패턴(204a)의 측면에 침착이 발생하는 경우, 측면 에칭이 억제된다. 특히, 유기막과 같은 반사 방지 코팅의 드라이 에칭에서, 산소 가스에 예를 들어, 염소 가스가 첨가된 에칭 가스가 사용되는 경우, 크기의 정밀도는 향상될 수 있다.
도 2e에 도시된 바와 같이, 레지스트 패턴(205)과 패턴(204a)을 마스크로 사용함으로써, 도전성막(203)이 게이트 전극(203a)을 형성하도록 에칭된다.
종래의 방법에서 도 2d에 도시된 패턴(204a)을 형성하는 단계에 있어서, 도전성막(203)이 패턴(204a)과 도전성막(203) 사이의 경계면에서 부분적으로 과에칭되므로, 도 3a와 같이 상대적으로 큰 서브 트랜치가 형성된다. 이러한 서브 트랜치가 존재하는 동안, 도전성막(203)이 게이트 전극(203a)을 형성하기 위해 에칭될 때, 서브 트랜치에 대응하는 부분에 있는 도전성막(203)은 다른 영역에 비해 두께가 작으므로, 도전성막(203)은 다른 영역에 비해 빠른 속도로 에칭되어 사라진다.
따라서, 게이트 전극(203a) 이외의 부분의 도전성막(203)이 완전히 제거되는 경우, 서브트랜치(301) 아래의 부분은 또한 크게 과에칭된다. 따라서, 게이트 절연막(202)과 실리콘 기판(201)의 일부분은 도 3b와 같이 기판 데미지(302)를 형성하기 위해 에칭된다.
이러한 결점은 반사 방지 코팅(204)을 에칭하는 염소 가스의 양을 감소시킴으로써 억제될 수 있다. 특히, 예를 들어 염소 가스와 같은 반응성 가스의 양이 감소할수록 서브트랜치의 크기는 감소한다.
그러나, 염소 가스의 양이 감소하는 경우, 크기의 정밀도를 감소시키는 측면 에칭이 재차 발생하기 시작한다. 이는 제조 수율을 감소시키는 결점을 유발한다.
반도체 장치의 제조 수율을 증가시키기 위해 불량의 발생을 막는 반도체 장치를 제조하는 방법을 제공하는데 본 발명의 목적이 있다.
상술한 본 발명의 목적을 달성하기 위해, 반도체 기판 상에 절연막을 형성하는 단계, 절연막 상에 도전성 재료로 만들어진 도전성 박막을 형성하는 단계, 도전성 박막 상에 유기 재료로 만들어진 반사 방지 코팅을 형성하는 단계, 반사 방지 코팅 상에 감광 레지스트막을 형성하는 단계, 레지스트 패턴을 형성하도록 노광에 의해 레지스트막 상에 소정의 광학 이미지를 현상하는 단계, 레지스트 패턴을 마스크로 사용하면서 산소 가스, 반응성 가스, 및 불활성 가스를 포함하는 혼합 가스의 플라즈마를 이용한 드라이 에칭에 의해 반사 방지 코팅을 선택적으로 제거하여, 반사 방지 코팅 패턴을 형성하는 단계, 및 레지스트 패턴을 마스크로 이용해서 도전성 박막을 에칭하여 전극을 형성하는 단계를 포함하는 반도체 장치 제조 방법이 제공된다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 장치 제조 방법의 단계를 도시하는 단면도.
도 2a 내지 도 2e는 종래의 반도체 장치 제조 방법의 단계를 도시하는 단면도.
도 3a와 도 3b는 서브 트랜치가 형성되는 방법을 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101, 201 : 실리콘 기판
102, 202 : 게이트 절연막
103, 203 : 도전성막
103a, 203a : 게이트 전극
104, 204 : 반사 방지 코팅
104a, 204a : 패턴
105 : 포토레지스트막
105a ,205 : 레지스트 패턴
301 : 서브트랜치
본 발명은 첨부 도면을 참조해서 설명할 것이다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 장치 제조 방법을 설명한다. 도 2a 내지 도2b와 동일한 방식으로, LSI를 구성하는 MOS 트랜지스터의 게이트 전극 배선을 형성하는 것을 예로 하여 설명될 것이다.
먼저, 도 1a에 도시된 것 같이 게이트 절연막(102)은 실리콘 기판(101) 상에 형성되고, 그 후 폴리실리콘과 같은 도전성막이 게이트 절연막(102) 상에 형성된다. 도 1b에 도시된 것과 같이, 반사 방지 코팅(104)은 200㎚의 두께로 도전성 막(103) 상에 형성되고, 포지티브 감광막을 갖는 포토레지스트막(105)은 700㎚의 두께로 반사 방지 코팅(104) 상에 형성된다.
예를 들어, 248㎚의 파장을 갖는 자외선이 노광원으로 사용된다면, SWK-EX1-D55 (상품명; TOKYO OHKA KOGYO CO., LTD.에 의해 제조됨)이 반사 방지 코팅(104)으로 사용될 수 있다. 예를 들어 SWK-EX1-D55 용액은, 도전성 막(103)이 형성된 실리콘 기판 (101) 상에 스핀 코팅에 의해 도포되고, 결과 구조는 170℃ 내지 220℃로 가열되어 반사 방지 코팅(104)이 형성된다.
포토레지스트 재료는 반사 방지 코팅(104)이 형성된 실리콘 기판(101)에 스핀 코팅에 의해 도포되고, 약 90℃ 내지 100℃로 가열하여 증발에 의해 용매나 그와 유사한 것이 코팅막으로부터 제거되어 포토레지스트막(105)이 형성된다.
따라서, 원하는 광학 이미지는 축소 투영 노광 유니트에 의해 포토레지스트막(105) 상에 투영되고 노광되므로 잠상을 형성한다. 그 다음, 잠상은 알칼리 현상 용액에 의해 광학 이미지가 투영된 영역을 제거하도록 현상되어, 도 1c에 도시된 레지스트 패턴(105a)를 형성한다. 이 레지스트 패턴(105a)은 드라이 에칭 저항을 향상시키도록 110℃ 내지 120℃로 가열되는 것이 바람직하다.
이러한 노광에서, 하부층에 의해 반사된 노광은, 패턴이 전달되는 포토레지스트막(105)을 소사하고, 이에 따라 입사광과 반사광은 정재파 효과를 유발시키도록 서로 간섭한다. 정재파 효과는 포토리소그래피에 의해 형성된 레지스트 패턴의 크기의 정밀도에 매우 불리하게 영향을 미친다. 따라서 상술한 반사 방지 코팅(104)은 노광된 빛의 반사를 억제하도록 하부층 상에 형성되므로, 정재파 효과를 방지한다.
도 1d에 도시된 바와 같이, 반사 방지 코팅(104)은 레지스트 패턴(105a)를 마스크로 사용함에 의해 에칭되므로 패턴(104a)을 형성한다. 이는 산소 가스에 반응성 가스로 염소 가스나 브롬화 수소 가스를 혼합하고, 이 혼합 가스에 불활성 가스로 아르곤 가스를 첨가해서 얻어진 혼합 가스를 사용한 드라이 에칭에 의해 수행된다. 특히, 반사 방지 코팅(104)은 염소 가스 : 산소 가스 : 아르곤 가스 = 3 : 2 : 8 의 비율을 갖고, 압력은 3mTorr이며, 플라즈마 전력은 3W 이고, 기판의 온도를 35℃로 조절하여 설정함으로써 에칭된다.
상술한 바와 같이, 유기 막과 같은 반사 방지 코팅(104)에 패턴 형성을 위한 드라이 에칭에 있어서, 크기의 정밀도를 향상시키도록 산소 뿐 아니라 염소 가스도 에칭 가스에 첨가된다. 그러나 염소 가스가 첨가되어도 서브트랜치의 문제는 발생한다.
산소 가스와 염소 가스의 조합보다 산소 가스와 브롬화 수소 가스의 조합, 산소 가스와 사불화탄소(CF4)의 조합에 의해 측면 에칭이 억제되면서, 반사 방지 코팅(104)은 에칭될 수 있다. 그러나 산소 가스에 반응성 가스를 첨가하는 이러한 방법에 의해 드라이 에칭이 수행되는 동안에도 서브 트랜치의 문제는 여전히 발생한다.
이러한 이유로 본 실시예에서는 상술한 바와 같이, 반사 방지 코팅의 드라이 에칭을 수행하기 위해서 산소 가스와 반응성 가스에 아르곤과 같은 불활성 가스를 첨가하여 사용한다. 따라서 본 실시예에서 서브트랜치의 크기는 가능한 한 많이 억제될 수 있다.
상술한 본 실시예에서, 염소 가스 : 산소 가스 : 아르곤 가스 = 3 : 2 : 8 의 비율을 갖는다. 그러나 본 발명은 이것에 의해 제한되지 않는다. 예를 들어, 에칭중에 유입된 전체 에칭 가스의 전체 양에 대한 아르곤과 같은 불활성 기체의 양이 20% 내지 90%의 범위 내에 있으면, 형성되는 서브트랜치의 크기는 가능한 한 많이 억제될 수 있다.
거의 형성되지 않은 서브트랜치는, 레지스트 패턴(105a)을 마스크로 사용한 반사 방지 코팅(104a)을 에칭하는 초기의 단계에서부터 형성되는 것으로 가정한다. 특히, 반사 방지 코팅(104)을 에칭함에 있어서, 레지스트 패턴(105a)의 패턴 경계부는 다른 부분에 비해 빠른 속도로 에칭되고, 이러한 에칭의 초기 단계에서 서브트랜치가 반사 방지 코팅(104) 내에 형성된다.
따라서, 반사 방지 코팅(104)의 드라이 에칭 초기 단계에서, 아르곤이 첨가되어야 한다. 이러한 방식으로 아르곤 가스가 첨가되면, 아르곤 가스는 포지티브 가스이므로 유기 기판과 같은 레지스트 패턴(105a)의 차지업은 억제될 수 있고, 포토레지스트막(105)의 경계부 상의 반응 이온의 농도는 억제될 수 있다.
패턴(104a)이 형성된 후, 도 1e에 도시된 것과 같이 도전성막이 포토레지스트막(105)과 패턴(104a)을 마스크로 사용해서 에칭되어, 게이트 전극(103a)을 형성한다.
본 실시예에 따르면, 게이트 절연막(102)과 게이트 전극(103a) 사이의 과 에칭된 경계부를 형성하는 것과 같은 결점은 억제될 수 있고, 게이트 전극(103a)은 게이트 절연막(102)의 이상을 유발하는 것 없이 형성될 수 있다.
상술한 바와 같이 본 발명에 따라서, 레지스트 패턴을 마스크로 사용하면서, 산소 가스, 반응성 가스, 및 불활성 가스가 혼합된 가스의 플라즈마를 사용해서 드라이 에칭이 수행된다. 반응성 가스의 반응에 의해 생성된 플라즈마 반응 생성물이, 레지스트 패턴 및 그 아래에 형성된 패턴의 측벽 상의 측벽 보호막으로서 침착되는 동안 반사 방지 코팅이 선택적으로 제거되어, 패턴을 형성한다. 따라서, 반사 방지 코팅을 에칭하는데 있어서 부분적으로 발생하는 다른 에칭 비율로 에칭하는 것은 억제된다.
그 결과로, 반사 방지 코팅의 부분적이고 비 정상적인 에칭에 의해 발생된 불량은 억제될 수 있으므로, 반도체 장치 제조 수율은 증가된다.

Claims (8)

  1. 반도체 장치의 제조 방법에 있어서,
    반도체 기판(101) 상에 절연막(102)을 형성하는 단계,
    상기 절연막 상에 도전성 물질로 만들어진 도전성 박막(103)을 형성하는 단계,
    상기 도전성 박막 상에 유기 물질로 만들어진 반사 방지 코팅(104)을 형성하는 단계,
    상기 반사 방지 코팅 상에 감광 레지스트막(105)을 형성하는 단계,
    레지스트 패턴(105a)을 형성하도록 노광에 의해 상기 레지스트막 상에 소정의 광학 이미지를 현상하는 단계,
    상기 레지스트 패턴을 마스크로 사용하면서, 산소 가스, 반응성 가스, 및 불활성 가스를 포함하는 혼합 가스 플라즈마를 사용한 드라이 에칭에 의해 상기 반사 방지 코팅을 선택적으로 제거하여, 반사 방지 코팅 패턴(104a)을 형성하는 단계, 및
    상기 레지스트 패턴을 마스크로 이용해서 상기 도전성 박막을 에칭하여 전극(103a)을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  2. 제1항에 있어서,
    상기 반사 방지 코팅 패턴을 형성하는 단계는 상기 반응 가스와의 반응에 의해 생성된 플라즈마 생성물을 상기 레지스트 패턴과 반사 방지 코팅 패턴의 측벽 상에 측벽 보호막으로서 침착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제1항에 있어서,
    상기 반응성 가스가 염소(Cl2) 가스인 반도체 장치 제조 방법.
  4. 제1항에 있어서,
    상기 반응성 가스가 브롬화 수소(HBr) 가스인 반도체 장치 제조 방법.
  5. 제1항에 있어서,
    상기 반응성 가스가 사불화탄소(CF4) 가스인 반도체 장치 제조 방법.
  6. 제1항에 있어서,
    상기 불활성 가스가 아르곤 가스인 반도체 장치 제조 방법.
  7. 제1항에 있어서,
    상기 불활성 가스는 전체 혼합 가스 양의 20% 내지 90%의 범위 내에 있는 양만큼 혼합되는 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제7항에 있어서, 상기 반응성 가스, 상기 산소 가스, 및 상기 불활성 가스의 유동률 비는 3 : 2 : 8 을 만족하는 반도체 장치 제조 방법.
KR1019980057605A 1997-12-24 1998-12-23 반도체 장치 제조 방법 KR100277150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-354617 1997-12-24
JP9354617A JP3003657B2 (ja) 1997-12-24 1997-12-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR19990063377A KR19990063377A (ko) 1999-07-26
KR100277150B1 true KR100277150B1 (ko) 2001-02-01

Family

ID=18438777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057605A KR100277150B1 (ko) 1997-12-24 1998-12-23 반도체 장치 제조 방법

Country Status (6)

Country Link
US (1) US6136676A (ko)
JP (1) JP3003657B2 (ko)
KR (1) KR100277150B1 (ko)
CN (1) CN1109357C (ko)
GB (1) GB2332777B (ko)
TW (1) TW434647B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500317B1 (en) 1997-12-16 2002-12-31 Ebara Corporation Plating apparatus for detecting the conductivity between plating contacts on a substrate
JP3253604B2 (ja) * 1998-11-13 2002-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP2000208767A (ja) * 1998-11-13 2000-07-28 Seiko Epson Corp 半導体装置の製造方法
JP2001029869A (ja) * 1999-07-21 2001-02-06 Kansai Paint Co Ltd 平板状被塗物の塗装方法
KR100358124B1 (ko) * 1999-12-30 2002-10-25 주식회사 하이닉스반도체 반도체 소자에서 유기반사방지막의 식각 선택비 개선 방법
JP2001228632A (ja) * 2000-02-15 2001-08-24 Mitsubishi Electric Corp レジストパターンの形成方法、半導体装置の製造方法および有機系反射防止膜の除去装置
US6660646B1 (en) * 2000-09-21 2003-12-09 Northrop Grumman Corporation Method for plasma hardening photoresist in etching of semiconductor and superconductor films
KR20020027773A (ko) * 2000-10-05 2002-04-15 윤종용 반도체 소자의 콘택 형성방법
KR100375218B1 (ko) * 2000-12-07 2003-03-07 삼성전자주식회사 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
US20040035826A1 (en) * 2000-12-21 2004-02-26 Kenji Adachi Etching method for insulating film
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
KR100406738B1 (ko) * 2001-05-17 2003-11-20 아남반도체 주식회사 반도체 소자의 제조 방법
KR100443509B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100450567B1 (ko) * 2001-12-26 2004-09-30 동부전자 주식회사 배선 제조 방법
CN101154569B (zh) * 2002-06-27 2014-05-14 东京毅力科创株式会社 等离子体处理方法
JP4775834B2 (ja) * 2002-08-05 2011-09-21 東京エレクトロン株式会社 エッチング方法
JP2004297032A (ja) * 2003-02-03 2004-10-21 Toshiba Corp 露光方法及びこれを用いた半導体装置製造方法
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
US20100019239A1 (en) * 2008-07-23 2010-01-28 Electronics And Telecommunications Research Institute Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
WO2011066668A1 (en) * 2009-12-02 2011-06-09 C Sun Mfg. Ltd. Method of etching features into substrate
CN102194678B (zh) * 2010-03-11 2013-07-24 中芯国际集成电路制造(上海)有限公司 刻蚀栅极的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308742A (en) * 1992-06-03 1994-05-03 At&T Bell Laboratories Method of etching anti-reflection coating
JPH06140396A (ja) * 1992-10-23 1994-05-20 Yamaha Corp 半導体装置とその製法
US5326727A (en) * 1992-12-30 1994-07-05 At&T Bell Laboratories Method for integrated circuit fabrication including linewidth control during etching
JP2907314B2 (ja) * 1993-12-30 1999-06-21 日本電気株式会社 半導体装置の製造方法
JPH08153704A (ja) * 1994-11-28 1996-06-11 Mitsubishi Electric Corp 半導体装置の製造方法
JP3236225B2 (ja) * 1996-03-06 2001-12-10 松下電器産業株式会社 半導体装置及びその製造方法
TW363220B (en) * 1996-07-15 1999-07-01 Applied Materials Inc Etching organic antireflective coating from a substrate
US5773199A (en) * 1996-09-09 1998-06-30 Vanguard International Semiconductor Corporation Method for controlling linewidth by etching bottom anti-reflective coating

Also Published As

Publication number Publication date
GB2332777A (en) 1999-06-30
US6136676A (en) 2000-10-24
JP3003657B2 (ja) 2000-01-31
CN1109357C (zh) 2003-05-21
TW434647B (en) 2001-05-16
CN1221214A (zh) 1999-06-30
JPH11186235A (ja) 1999-07-09
KR19990063377A (ko) 1999-07-26
GB2332777B (en) 2002-07-31
GB9828081D0 (en) 1999-02-17

Similar Documents

Publication Publication Date Title
KR100277150B1 (ko) 반도체 장치 제조 방법
US6720256B1 (en) Method of dual damascene patterning
US6884734B2 (en) Vapor phase etch trim structure with top etch blocking layer
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
US6197687B1 (en) Method of patterning field dielectric regions in a semiconductor device
US5342481A (en) Dry etching method
KR100295426B1 (ko) 배선형성방법
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
US20030114012A1 (en) Method for forming pattern using argon fluoride photolithography
JPH10242117A (ja) 半導体装置の製造方法
US6900139B1 (en) Method for photoresist trim endpoint detection
US20030181054A1 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
KR100551071B1 (ko) 반도체소자 제조방법
JP2000188329A (ja) 半導体装置の製造方法および多層配線構造の形成方法
KR0131719B1 (ko) 반도체소자의 금속배선 제조방법
KR20030049116A (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
JPH08153704A (ja) 半導体装置の製造方法
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR100562290B1 (ko) 반도체 소자 제조 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
KR20100011488A (ko) 반도체 소자의 패턴 형성방법
KR100853461B1 (ko) 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법
KR100546721B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030924

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee