KR100271635B1

KR100271635B1 - 클럭위상비교기

Info

Publication number: KR100271635B1
Application number: KR1019970065206A
Authority: KR
Inventors: 이장섭
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-12-02
Filing date: 1997-12-02
Publication date: 2000-12-01
Also published as: KR19990047007A

Abstract

본 발명은 클럭 위상 비교기에 관한 것으로, 종래 클럭 위상 비교기는 비교되는 클럭이 기준클럭에 대해 빠른지 또는 느린지 만을 결정하여, 만일 위상이 90°이상의 위상차가 나는 경우에는 두 입력이 동기를 맞추기까지 많은 시간이 소모되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 클럭입력신호를 입력받아 그 클럭입력신호의 상승에지에서 클럭귀환신호의 상태를 출력하는 클럭 위상 비교기에 있어서, 상기 클럭입력신호를 입력받아 소정시간 지연하는 지연수단과; 상기 지연수단을 통해 소정시간 지연된 클럭입력신호의 상승에지에서 클럭귀환신호의 상태를 출력하는 클럭 위상 검출부를 더 포함하여 구성되어 기준이 되는 신호를 소정시간 지연하고, 그 지연된 기준신호의 상승에지에서 비교가 되는 신호의 상태를 출력하여, 두 신호의 속도차뿐만 아니라 위상의 차이를 지연 동기 루프회로에 출력함으로써, 두 신호의 동기를 맞추는 시간을 단축하는 효과가 있다.

Description

클럭 위상 비교기{CLOCK PHASE COMPARATOR}

본 발명은 클럭 위상 비교기에 관한 것으로, 두 클럭입력신호의 빠르기뿐만 아니라 위상차에 관한 정보도 출력함으로써, 지연 동기 루프(DLL)회로의 고정동작이 빠른 시간 내에 이루어질 수 있는데 적당하도록 한 클럭 위상 비교기에 관한 것이다.

일반적으로, 클럭 위상 비교기는 클럭 입력신호와 이를 처리한 후 귀환되는 신호를 입력받아 클럭 입력신호와 귀환된 신호를 비교하여 그 결과를 고전위 또는 저전위의 값으로 지연 동기 루프(DLL) 회로에 전송하며, 이와 같은 종래 클럭 위상 비교기를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 클럭 위상 비교기의 회로도로서, 이에 도시한 바와 같이 클럭입력신호(CLKIN)를 클럭입력단에 입력받고, 클럭귀환신호(CLKFB)를 데이터 입력단에 입력받아 상기 클럭입력신호(CLKIN)의 상승에지에서의 클럭귀환신호(CLKFB)의 상태를 출력하는 플립플롭(1)과; 인버터(INV1)를 통해 상기 클럭입력신호(CLKIN)를 입력받아 펄스를 발생하는 펄스발생부(2)와; 상기 펄스발생부(2)와 상기 플립플롭(1)의 출력신호를 입력받아 낸드조합하여 출력하는 낸드게이트(NAND1)와; 상기 낸드게이트(NAND1)의 출력신호를 반전하여 출력신호(OUT)를 출력하는 인버터(INV2)로 구성된다.

이하, 상기와 같이 구성된 종래 클럭 위상 비교기의 동작을 설명한다.

도2는 종래 클럭 위상 비교기의 동작 파형도로서, 이에 도시한 바와 같이 플립플롭(1)은 그 클럭입력단(CLK)에 입력되는 클럭입력신호(CLKIN)가 고전위로 입력되는 시점에서 데이터입력단(D)에 입력되는 클럭귀환신호(CLKFB)를 래치하여 출력한다. 즉, 다음 클럭입력신호(CLKIN)가 고전위로 천이하는 시점까지 그 클럭귀환신호(CLKFB)의 상태를 유지하여 이를 정출력단(Q)을 통해 출력한다.

그 다음, 상기 펄스발생부(2)는 고전위의 펄스신호를 출력하고, 상기 플립플롭(1)과 펄스발생부(2)의 출력신호를 입력받은 낸드게이트(NAND1)는 상기 플립플롭(1)의 출력신호가 저전위 일 때 고전위 출력신호를 출력하고, 고전위 일 때 저전위 출력신호를 출력하며, 이는 인버터(INV2)에서 반전되어 출력신호(OUT)로 출력된다.

즉, 이를 정리하면, 출력신호(OUT)는 상기 클럭입력신호(CLKIN)의 상승에지에서 그 시점의 클럭귀환신호(CLKFB)를 출력하여 클럭입력신호(CLKIN)의 상승에지에서의 클럭귀환신호(CLKFB) 상태가 고전위 일 때 고전위로 지연 동기 루프로 출력된다.

이와 같은 출력신호(OUT)에는 입력된 클럭입력신호(CLKIN)와 클럭귀환신호(CLKFB)의 빠르기 차만을 정보로 포함하여 출력된다. 즉, 출력신호(OUT)가 저전위이면 클럭입력신호(CLKIN)에 비해 클럭귀환신호(CLKFB)가 늦음을 나타내고, 고전위이면 클럭입력신호(CLKIN)에 비해 클럭귀환신호(CLKFB)가 빠름을 나타낸다.

상기한 바와 같이 종래 클럭 위상 비교기는 비교되는 클럭이 기준클럭에 대해 빠른지 또는 느린지 만을 결정하여, 만일 위상이 90°이상의 위상차가 나는 경우에는 두 입력이 동기를 맞추기까지 많은 시간이 소모되는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 두 입력클럭의 속도 차 뿐만 아니라, 위상차에 대한 정보를 포함시켜 출력하는 클럭 위상 비교기를 제공함에 그 목적이 있다.

도1은 종래 클럭 위상 비교기의 블록도.

도2는 도1의 입출력 파형도.

도3은 본 발명 클럭 위상 비교기의 일실시예도.

도4는 도3의 출력에 대한 판단결과를 도시한 도.

도5는 본 발명 클럭 위상 비교기의 다른 실시예도.

***도면의 주요 부분에 대한 부호의 설명***

10,30,31,32:제 1 내지 제 4클럭 위상 검출부

20,21,22:지연부

상기와 같은 목적은 클럭입력신호를 입력받아 그 클럭입력신호의 상승에지에서 클럭귀환신호의 상태를 출력하는 클럭 위상 비교기에 있어서, 상기 클럭입력신호를 입력받아 소정시간 지연하는 지연수단과; 상기 지연수단을 통해 소정시간 지연된 클럭입력신호의 상승에지에서 클럭귀환신호의 상태를 출력하는 클럭 위상 검출부를 더 포함함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도3은 본 발명 클럭 위상 비교기의 일실시예도로서, 이에 도시한 바와 같이 종래 도1에 도시한 바와 같은 내부구성을 갖으며, 클럭입력신호(CLKIN)와 클럭귀환신호(CLKFB)를 입력받아 두 클럭입력신호의 속도차를 출력신호(OUT)로 하여 출력하는 제 1클럭 위상 검출부(10)와; 상기 클럭입력신호(CLKIN)를 90°만큼 지연하여 출력하는 지연부(20)와; 상기 지연부(20)를 통해 지연된 상기 클럭입력신호(CLKIN)와 상기 클럭귀환신호(CLKFB)를 입력받아 두 입력된 신호가 90°의 위상차를 갖는가를 검출하여 출력신호(CTRL)를 출력하는 제 2클럭 위상 검출부(30)로 구성된다.

상기 제 2클럭 위상 검출부(30)는 상기 종래 클럭 위상 비교기와 동일한 내부구성을 갖는다.

이하, 상기와 같이 구성된 본 발명의 동작을 설명한다.

먼저, 클럭입력신호(CLKIN)와 클럭귀환신호(CLKFB)를 입력받은 제 1클럭 위상 검출부(10)는 상기 클럭입력신호(CLKIN)의 상승에지에서 클럭귀환신호(CLKFB)의 상태를 출력신호(OUT)로 하여 고전위 또는 저전위 출력신호를 출력한다. 이는 종래와 동일한 동작으로, 그 출력신호(OUT)에는 클럭입력신호(CLKIN)에 대한 클럭귀환신호(CLKFB)의 속도정보를 포함한다.

이와 동시에 상기 클럭입력신호(CLKIN)는 지연부(20)에서 그 위상이 90°지연되어 출력된다.

그 다음, 상기 지연부(20)에서 위상이 90°지연된 상기 클럭입력신호(CLKIN)와 상기 클럭귀환신호(CLKFB)를 인가 받은 제 2클럭 위상 검출부(30)는 상기 90°지연된 클럭입력신호(CLKIN)의 상승에지에서, 클럭귀환신호(CLKFB)의 상태를 출력신호(CTRL)로 하여 출력한다. 이때, 출력신호(CTRL)에는 상기 클럭입력신호(CLKIN)와 클럭귀환신호(CLKFB)가 90°의 위상차가 나는가에 대한 정보가 출력되며, 이는 상기 제 1클럭 위상 검출부(10)의 출력신호(OUT)와 함께 지연 동기 루프회로에 인가되어, 동기를 맞추는 시간을 단축하게 한다.

또한, 도4는 상기 도3의 출력신호인 출력신호(OUT)와 출력신호(CTRL)의 값에 따른 결과 인식을 보인 결과표로서, 이에 도시한 바와 같이 출력신호(OUT)가 저전위일 때는 클럭입력신호(CLKIN)에 비해 클럭귀환신호(CLKFB)가 늦는 것으로 판단하며, 이때, 출력신호(CTRL)가 저전위이면 상기 클럭입력신호(CLKIN)와 그 클럭입력신호(CLKIN)보다 늦는 클럭귀환신호(CLKFB)가 90°이상의 차이가나는 것으로 판단한다.

이와 같은 결과로 지연 동기 루프회로에서는 상기 정보를 이용하여 상기 두 입력신호(CLKIN),(CLKFB)의 동기를 빠른 시간 내에 맞출 수 있게 된다.

그리고, 상기와 같은 클럭입력신호(CLKIN)와 클럭귀환신호(CLKFB)의 위상차를 90°뿐만 아니라 필요에 따라 세분화 할 수 있으며, 이와 같은 본 발명의 다른 실시예를 도5에 도시하였다.

이는 클럭입력신호(CLKIN)의 상승에지에서 클럭귀환신호(CLKFB)의 상태를 출력하는 제 1클럭 위상 검출부(10)와; 상기 클럭입력신호(CLKIN)의 위상을 45°, 90°, 135°만큼 각각 지연하는 지연부(20,21,22)와; 각각의 지연부(20,21,22)를 통해 소정시간 지연된 상기 클럭입력신호(CLKIN)의 상승에지에서 클럭귀환신호(CLKFB)의 상태를 출력하는 제 2 내지 제 4클럭 위상 검출부(30,31,32)로 구성된다.

이와 같은 구성의 클럭 위상 비교기는 입력된 신호의 속도차 뿐만 아니라 두 입력신호의 위상차를 45°, 90°, 135°등으로 세분화한 정보를 지연 동기 루프회로에 인가하여 더욱 동기를 맞추는 시간을 단축할 수 있게 된다.

상기한 바와 같이 본 발명은 기준이 되는 신호를 소정시간 지연하고, 그 지연된 기준신호의 상승에지에서 비교가 되는 신호의 상태를 출력하여, 두 신호의 속도차뿐만 아니라 위상의 차이를 지연 동기 루프회로에 출력함으로써, 두 신호의 동기를 맞추는 시간을 단축하는 효과가 있다.

Claims

클럭입력신호와 클럭귀환신호를 입력받아 두 클럭입력신호의 속도차를 출력으로 하여 출력하는 제 1클럭 위상 검출부와; 상기 클럭입력신호를 90° 지연하여 출력하는 지연부와; 상기 지연부를 통해 지연된 상기 클럭입력신호와 상기 클럭귀환신호를 입력받아 두 입력된 신호가 90°의 위상차를 갖는가를 검출하여 그 검출결과가 포함된 출력신호를 지연 동기 루프회로로 출력하는 제 2클럭 위상 검출부로 구성하여 된 것을 특징으로 하는 클럭 위상 비교기.
제 1항에 있어서, 상기 클럭입력신호를 각각 45°, 135°지연하여 출력하는 제 1 및 제 2지연부와, 각각 상기 제 1 및 제 2지연부를 통해 지연된 클럭입력신호와 상기 클럭귀환신호를 비교하여 각각 45°와 135°의 위상차를 갖는가를 검출하여 그 검출결과가 포함된 출력신호를 지연 동기 루프회로로 출력하는 제 3 및 제 4클럭 위상 검출부를 더 포함하여 된 것을 특징으로 하는 클럭 위상 비교기.