KR100244466B1 - 클럭 위상 비교기 - Google Patents

클럭 위상 비교기 Download PDF

Info

Publication number
KR100244466B1
KR100244466B1 KR1019970015777A KR19970015777A KR100244466B1 KR 100244466 B1 KR100244466 B1 KR 100244466B1 KR 1019970015777 A KR1019970015777 A KR 1019970015777A KR 19970015777 A KR19970015777 A KR 19970015777A KR 100244466 B1 KR100244466 B1 KR 100244466B1
Authority
KR
South Korea
Prior art keywords
clock signal
phase
signal
clock
output signal
Prior art date
Application number
KR1019970015777A
Other languages
English (en)
Other versions
KR19980078283A (ko
Inventor
왕성호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970015777A priority Critical patent/KR100244466B1/ko
Priority to US08/943,184 priority patent/US6087857A/en
Priority to DE19749115A priority patent/DE19749115C2/de
Priority to JP33339697A priority patent/JP3492899B2/ja
Publication of KR19980078283A publication Critical patent/KR19980078283A/ko
Application granted granted Critical
Publication of KR100244466B1 publication Critical patent/KR100244466B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 클럭 위상 비교기에 관한 것으로, 클럭신호를 소정 시간지연시키는 제1지연기와, 제1지연기의 출력신호와 기준 클럭신호를 비교하여 제1출력신호를 발생하는 제1위상 검출기와, 기준 클럭신호를 소정시간 지연시키는 제2지연기와, 제2지연기의 출력신호와 상기 클럭신호를 비교하여 제2출력신호를 발생하는 제2위상 검출기를 포함한다.
본 발명은 위상의 록킹이 감지되면 위상조절 시스템의 일부 또는 전체를 디스에이블시켜 시스템의 소비전력을 줄일 수 있다.

Description

클럭 위상 비교기
본 발명은 클럭의 위상을 조절하기 위한 시스템에서 사용되는 클럭 위상 비교기에 관한 것으로, 특히 위상의 록킹이 감지되면 위상조절 시스템의 일부 또는 전체를 디스에이블시킴으로써 시스템의 소비전력을 줄일 수 있는 클럭 위상 비교기에 관한 것이다.
종래의 클럭 위상 비교기는 도 1에 도시된 바와 같이, 클럭신호(clkin)와 피드백되어 입력되는 기준 클럭신호(clkfbk)를 비교하여 하이 또는 로우레벨의 출력신호(out)를 위상조절 시스템(미도시)으로 출력하는 위상 검출기(10)를 포함한다.
상기 위상 검출기(10)는 도 2에 도시된 바와 같이, 기준 클럭신호(clkfbk)와 전원 전압(VDD)신호를 낸딩하는 낸드게이트(N1)와, 그 낸드게이트(N1)의 출력신호와 클럭신호(clkin)를 낸딩하여 노드(ND2)로 출력하는 낸드게이트(N2)와, 상기 낸드게이트(N1)의 출력신호와 또다른 입력신호를 낸딩하는 낸드게이트(N3)와, 그 낸드게이트(N3)의 출력신호와 클럭신호(clkin)를 낸딩하여 노드(ND1)로 출력하는 낸드게이트(N4)와, 그 낸드게이트(N4)의 출력신호와 낸드게이트(N5)의 출력신호를 낸딩하는 낸드게이트(N6)와, 클럭신호(clkin)를 반전시키는 인버터(I1)와, 그 인버터(I1)의 출력신호에 따라 소정 레벨의 펄스신호를 발생하는 펄스신호 발생기(10a)와, 그 펄스신호 발생기(10a)의 출력신호와 상기 낸드게이트(N6)의 출력신호를 낸딩하는 낸드게이트(N7)와, 그 낸드게이트(N7)의 출력신호를 반전시켜 출력신호(out)를 발생하는 인버터(I2)로 구성된다.
상기 낸드게이트(N2)의 출력단은 낸드게이트(N1)의 입력단과 연결되고, 낸드게이트(N4)의 출력단은 낸드게이트(N3)의 입력단과 연결되며, 낸드게이트(N5)는 낸드게이트(N2)의 출력신호와 낸드게이트(N6)의 출력신호를 낸딩한다.
이와 같이 구성된 상기 위상 검출기(10)의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
위상 검출기(10)는 도 3a와 같은 기준 클럭신호(clkfbk)와 도 3b와 같은 클럭신호(clkin)를 비교하여, 기준 클럭신호(clkfbk)의 위상이 클럭신호(clkin)보다 빠를 경우 도 3c와 같은 로우레벨의 출력신호(out)를 발생하고, 반대로 기준 클럭신호(clkfbk)의 위상이 클럭신호(clkin)보다 늦을 경우 하이레벨의 출력신호(out)를 발생한다.
즉, 도 2 및 도 3을 참조하면, 기준 클럭신호(clkfbk)가 하이레벨이고 클럭신호(clkin)가 로우레벨일 경우 도 2의 노드(ND1)에는 하이레벨의 신호가 나타나고 노드(ND2)에는 로우레벨의 신호가 나타난다. 그러므로, 낸드게이트(N7)는 하이레벨의 신호를 출력하고 인버터(I2)는 로우레벨의 출력신호(out)를 발생하여 클럭신호(clkin)가 기준 클럭신호(clkfbk)보다 느린 위상을 가짐을 나타내게 된다. 상기와는 반대로, 기준 클럭신호(clkfbk)가 로우레벨이고 클럭신호(clkin)가 하이레벨일 경우 도 2의 노드(ND1)에는 로우레벨의 신호가 나타나고노드(ND2)에는 하이레벨의 신호가 나타난다. 이때, 인버터(I1)을 거쳐 하이레벨의 신호를 입력받은 펄스신호 발생기(10a)는 하이레벨의 신호를 낸드게이트(N7)에 인가한다. 그러므로, 낸드게이트(N7)는 로우레벨의 신호를 출력하고 인버터(I2)는하이레벨의 출력신호(out)를 발생하여 클럭신호(clkin)가 기준 클럭신호(clkfbk)보다 빠른 위상을 가짐을 나타내게 된다.
그러나, 상기와 같은 종래의 클럭 위상 비교기는 비교 대상의 클럭신호(clkin)가 기준 클럭신호(clkfbk)보다 빠른가 또는 느린가만을 비교하기 때문에 클럭신호(clkin)와 기준 클럭신호(clkfbk)가 록킹(locking)되었을 경우 위상조절 시스템은 위상을 느리게 하는 모드 또는 위상을 빠르게 하는 모드를 계속하여 번갈아 수행하게 된다. 따라서, 이때 위상조절 시스템은 불필요한 전력을 소비하게 되고, 특히 대기(stand-by) 상태에서는 소비전력 증가의 주 요인이 된다.
상기와 같은 종래의 단점을 해결하기 위하여, 본 발명은 위상의 록킹이 감지되면 위상조절 시스템의 일부 또는 전체를 디스에이블시킴으로써 시스템의 소비전력을 줄일 수 있는 클럭 위상 비교기를 제공한다.
상기 목적을 달성하기 위한 본 발명은 클럭신호를 클럭지터의 허용한계에 따른 시간만큼 지연시켜 출력하는 제1지연기와, 그 제1지연기의 출력신호와 기준 클럭신호를 비교하여 하이 또는 로우레벨의 제1출력신호를 발생하는 제1위상 검출기와, 상기 기준 클럭신호를 클럭지터의 반대방향으로의 허용한계에 따른 시간만큼 지연시켜 출력하는 제2지연기와, 그 제2지연기의 출력신호와 상기 클럭신호를 비교하여 하이 또는 로우레벨의 제2출력신호를 발생하는 제2위상 검출기로 구성됨을 특징으로 한다.
제1도는 종래의 클럭 위상 비교기에 포함되는 위상 검출기의 블럭도.
제2도는 제1도의 위상 검출기의 상세 회로도.
제3도는 제2도의 위상 검출기의 입출력신호에 관한 타이밍도로서,
제3a도는 위상 검출기에 입력되는 클럭신호의 파형도.
제3b도는 위상 검출기에 입력되는 기준 클럭신호의 파형도.
제3c도는 위상 검출기의 출력신호의 파형도.
제4도는 본 발명에 적용되는 위상 조절 시스템의 블럭도.
제5도는 본 발명에 따른 클럭위상비교기의 블럭도.
제6도는 제5도의 클럭 위상 비교기의 입출력 신호에 관한 타이밍도로서,
제6a도는 클럭 위상 비교기에 입력되는 클럭신호의 파형도.
제6b도는 클럭 위상 비교기에 입력되는 기준 클럭신호의 파형도.
제7도는 제5도의 클럭 위상 비교기의 출력신호에 따른 위상 비교 결과를 나타낸 표.
제8도는 본 발명의 타실시예에 의한 클럭 위상 비교기의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
20, 22, 30, 32 : 지연기 21, 23, 31, 33 : 위상 검출기
20a, 20b : 인버터 clkin : 클럭신호
clkfbk : 기준 클럭 신호
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 4는 본 발명에 적용되는 위상조절 시스템의 블록도로서, 클럭증폭기(100), 위상보간기(101), 출력드라이버(102), 클럭 위상 비교기(103), 위상선택기(104) 및 차지 펌프(105)를 포함한다.
상기 클럭 위상 비교기(103)는 도 5에 도시된 바와 같이, 클럭신호(clkin)를 소정시간(t1) 지연시키는 지연기(20)와, 그 지연기(20)의 출력신호와 기준 클럭신호(clkfbk)를 비교하여 하이 또는 로우레벨의 출력신호(out 1)를 출력하는 위상 검출기(21)와, 상기 기준 클럭신호(clkfbk)를 소정 시간(t2) 지연시키는 지연기(22)와, 그 지연기(22)의 출력신호와 상기 클럭신호(clkin)를 비교하여 하이 또는 로우레벨의 출력신호(out 2)를 출력하는 위상 검출기(23)로 구성된다.
상기 지연기(20), (22)는 순차적으로 연결된 짝수개의 인버터들로 구성되며, 지연기(20)에 의해 지연되는 소정의 시간(t1)은 클럭 지터(jitter)의 허용 한계만큼의 시간이고, 상기 지연기(22)에 의해 지연되는 소정의 시간(t2)은 클럭 지터(jitter)의 반대방향으로의 허용 한계만큼의 시간이다.
이와 같이 구성된 본 발명에 따른 클럭 위상 비교기의 동작을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 6a, 도6b를 참조하면, ①의 경우는 클럭신호(clkin)가 기준 클럭신호(clkfbk)보다 느린 위상을 가질 때이다. 이때, 위상 검출기(23)는 클럭신호(clkin)의 위상과 지연기(22)에 의해 시간(t2)만큼의 지연시간을 갖는 기준 클럭신호(clkfbk)의 위상을 비교하여, 클럭신호(clkin)가 지연기(22)의 출력신호보다 느린 위상을 가지면, 위상 검출기(23)는 로우 레벨의 출력신호(out 2)를 발생한다. 이때, 위상 검출기(21)는 지연기(20)에 의해 시간(t1)만큼 지연된 클럭신호(clkin)를 입력받으므로 위상 검출기(21)도 로우레벨의 출력신호(out 1)를 발생한다.
②의 경우는 기준 클럭신호(clkfbk)와 클럭신호(clkin)가 시간(-t1)과 시간(t2) 동안 록킹된 경우이다. 이때 클럭신호(clkin)는 지연기(20)를 거쳐 위상 검출기(21)에 인가되므로, 기준 클럭신호(clkfbk)가 상대적으로 빠른 위상을 가지게 되어 위상 검출기(21)는 로우레벨의 출력신호(out 1)를 발생한다. 또한, 기준 클럭신호(clkfbk)는 지연기(22)를 거쳐 위상 검출기(23)에 인가되므로, 클럭신호(clkin)가 상대적으로 빠른 위상을 가지게 되어 위상 검출기(23)는 하이레벨의 출력신호(out 2)를 발생한다. ③의 경우는 클럭신호(clkin)의 위상이 기준 클럭신호(clkfbk)의 위상보다 빠른 경우이다. 만약, 클럭신호(clkin)의 위상이 지연기(20)의 지연시간(t1) 이상 기준 클럭신호(clkfbk)의 위상보다 빠르면, 위상 검출기(21)는 하이레벨의 출력신호(out 1)를 발생하고, 이때 위상 검출기(23)도 하이레벨의 출력신호(out 2)를 발생한다.
또한, 클럭신호(clkin)와 기준 클럭신호(clkfbk)가 서로 180˚정도의 위상차를가질 때, 위상 검출기(21)는 하이레벨의 출력신호(out 1)를 발생하고, 위상 검출기(23)는 로우레벨의 출력신호(out 2)를 발생한다. 상기와 같은 클럭 위상 비교의 결과는 도 7의 표에 나타낸 바와 같다.
결국, 클럭위상비교기(103)의 출력신호(out 1),(out 2)각 각각 "1", "1"이면, 위상조절 시스템의 위상선택기(104)는 제어신호(Vpump)를 출력하여 클럭신호(clkin)의 위상을 늦추는 동작을 수행하고, 출력신호(out 1),(out 2)가 각각 "0", "0"이면 클럭신호(clkin)의 위상을 앞당기는 동작을 수행한다.
그리고, 클럭위상비교기(103)의 출력신호(out 1),(out 2)가 각각 "0","1"이면, 즉 기준 클럭신호(clkfbk) 및 클럭신호(clkin)의 위상이 서로 록킹되면, 위상선택기(104)는 파워세이브(Power save)신호를 각 블록으로 출력하여 시스템의 일부 또는 전체를 디스에이블시킴으로써, 시스템의 전력을 절약하게 된다.
또한, 출력신호(out 1),(out 2)가 각각 "1", "0"일 경우는 기준 클럭신호(clkfbk) 및 클럭신호(clkin)가 서로 180˚정도의 위상차를 가질 때이고, 이때 위상조절 시스템은 이전의 상태를 유지하게 된다.
한편, 본 발명에 의한 다른 실시예는 도 8에 도시된 바와 같이, 기준 클럭신호(clkfbk)를 소정시간 지연시키는 지연기(30)와, 그 지연기(30)의 출력신호와 클럭신호(clkin)를 비교하여 하이 또는 로우레벨의 출력신호(out 1)를 출력하는 위상 검출기(31)와, 상기 기준 클럭신호(clkfbk)를 지연시켜 출력하는 지연기(32)와, 그 지연기(32)의 출력신호와 상기 클럭신호(clkin)를 비교하여 하이 또는 로우레벨의 출력신호(out 2)를 출력하는 위상 검출기(33)로 구성된다.
이때, 상기 지연기(30)에 의한 지연시간은 기준 클럭신호(clkfbk)의 주기와 클럭 지터의 허용 한계만큼의 시간이고, 상기 지연기(32)의 지연시간은 도 5의 지연기(22)에 의한 지연시간(t2)에 해당된다.
도 8의 클럭 위상 비교기는 예를 들어, CMOS 레벨과 TTL레벨처럼 기준 클럭신호(clkfbk)와 클럭신호(clkin)의 레벨이 다를 경우 적합하다. 즉, 비교되는 기준 클럭신호(clkfbk)와 클럭신호(clkin)의 레벨이 다를 경우 클럭신호(clkin)를 지연시키기가 어렵기 때문에, 기준 클럭신호(clkfbk)를 두가지 종류의 지연기(30), (32)로써 지연시켜 도 5의 클럭 위상 비교기와 유사한 효과를 얻을 수 있다.
상술한 바와 같이, 본 발명은 위상비교의 결과를 빠름(fast), 느림(slow), 록킹(locking)으로 나누어 표시하고, 위상의 록킹이 감지되면 위상조절 시스템의 일부 또는 전체를 디스에이블시킴으로써 시스템의 소비전력을 줄일 수 있다.

Claims (3)

  1. 클럭신호를 클럭지터의 허용한계에 따른 시간만큼 지연시켜 출력하는 제1지연기와, 그 제1지연기의 출력신호와 기준 클럭신호를 비교하여 하이 또는 로우레벨의 제1출력신호를 발생하는 제1위상 검출기와, 상기 기준 클럭신호를 클럭지터의 반대방향으로의 허용한계에 따른 시간만큼 지연시켜 출력하는 제2지연기와, 그 제2지연기의 출력신호와 상기 클럭신호를 비교하여 하이 또는 로우레벨의 제2출력신호를 발생하는 제2위상 검출기로 구성된 것을 특징으로 하는 클럭 위상 비교기.
  2. 제1항에 있어서, 상기 제1 및 제2지연기는 순차적으로 연결된 짝수개의 인버터들로 구성된 것을 특징으로 하는 클럭 위상 비교기.
  3. 제1항에 있어서, 상기 기준 클럭신호와 클럭신호가 서로 다른 레벨을 갖는 신호일 경우, 상기 클럭신호를 상기 제1위상검출기에 직접 인가함과 아울러 상기 기준 클럭신호를 상기 제1지연기에서 지연시켜 상기 제1위상검출기에 인가하게 구성된 것을 특징으로 하는 클럭 위상 비교기.
KR1019970015777A 1997-04-26 1997-04-26 클럭 위상 비교기 KR100244466B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970015777A KR100244466B1 (ko) 1997-04-26 1997-04-26 클럭 위상 비교기
US08/943,184 US6087857A (en) 1997-04-26 1997-10-03 Clock signal phase comparator
DE19749115A DE19749115C2 (de) 1997-04-26 1997-11-06 Taktsignal-Phasenkomparator
JP33339697A JP3492899B2 (ja) 1997-04-26 1997-12-04 位相調節システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970015777A KR100244466B1 (ko) 1997-04-26 1997-04-26 클럭 위상 비교기

Publications (2)

Publication Number Publication Date
KR19980078283A KR19980078283A (ko) 1998-11-16
KR100244466B1 true KR100244466B1 (ko) 2000-02-01

Family

ID=19504041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015777A KR100244466B1 (ko) 1997-04-26 1997-04-26 클럭 위상 비교기

Country Status (4)

Country Link
US (1) US6087857A (ko)
JP (1) JP3492899B2 (ko)
KR (1) KR100244466B1 (ko)
DE (1) DE19749115C2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215889B1 (ko) * 1997-05-06 1999-08-16 구본준 클럭 동기 회로
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
DE19845121C1 (de) * 1998-09-30 2000-03-30 Siemens Ag Integrierte Schaltung mit einstellbaren Verzögerungseinheiten für Taktsignale
US6470060B1 (en) * 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6373301B1 (en) * 2001-04-18 2002-04-16 Silicon Integrated Systems Corporation Fast-locking dual rail digital delayed locked loop
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
KR20050074626A (ko) * 2002-11-18 2005-07-18 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전력 전달 장치, 회로 및 방법
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7319340B2 (en) * 2005-08-01 2008-01-15 Micron Technology, Inc. Integrated circuit load board and method having on-board test circuit
US7328381B2 (en) * 2005-08-01 2008-02-05 Micron Technology, Inc. Testing system and method for memory modules having a memory hub architecture
US7765424B2 (en) 2005-08-19 2010-07-27 Micron Technology, Inc. System and method for injecting phase jitter into integrated circuit test signals
US7284169B2 (en) * 2005-12-08 2007-10-16 Micron Technology, Inc. System and method for testing write strobe timing margins in memory devices
US7355387B2 (en) * 2005-12-08 2008-04-08 Micron Technology, Inc. System and method for testing integrated circuit timing margins
WO2008012915A1 (fr) * 2006-07-28 2008-01-31 Fujitsu Limited Appareil de détermination de phase et appareil de synchronisation de phase
US7728636B2 (en) * 2007-08-14 2010-06-01 Qimonda Ag Clock signal synchronizing device with inherent duty-cycle correction capability
JP5433432B2 (ja) * 2010-01-18 2014-03-05 株式会社日立製作所 位相周波数比較器およびシリアル伝送装置
US9178502B2 (en) * 2013-12-27 2015-11-03 Intel Corporation Apparatus for a monotonic delay line, method for fast locking of a digital DLL with clock stop/start tolerance, apparatus and method for robust clock edge placement, and apparatus and method for clock offset tuning

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1236494A (en) * 1969-06-23 1971-06-23 Marconi Co Ltd Improvements in or relating to phase difference detectors
SE413826B (sv) * 1978-09-21 1980-06-23 Ellemtel Utvecklings Ab Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet
US5223755A (en) * 1990-12-26 1993-06-29 Xerox Corporation Extended frequency range variable delay locked loop for clock synchronization
DE4139117C1 (ko) * 1991-11-28 1993-06-09 Texas Instruments Deutschland Gmbh, 8050 Freising, De
DE69326193D1 (de) * 1992-05-26 1999-10-07 Digital Equipment Corp Phasenregelkreis mit einer Zustandsmaschine
TW234796B (ko) * 1993-02-24 1994-11-21 Advanced Micro Devices Inc
JPH0730415A (ja) * 1993-07-12 1995-01-31 Oki Electric Ind Co Ltd Ｐｌｌ回路
US5570054A (en) * 1994-09-26 1996-10-29 Hitachi Micro Systems, Inc. Method and apparatus for adaptive clock deskewing
US5455540A (en) * 1994-10-26 1995-10-03 Cypress Semiconductor Corp. Modified bang-bang phase detector with ternary output
JP3408030B2 (ja) * 1995-09-21 2003-05-19 日本プレシジョン・サーキッツ株式会社 位相比較器
US5663665A (en) * 1995-11-29 1997-09-02 Cypress Semiconductor Corp. Means for control limits for delay locked loop

Also Published As

Publication number Publication date
JP3492899B2 (ja) 2004-02-03
KR19980078283A (ko) 1998-11-16
JPH10308656A (ja) 1998-11-17
DE19749115C2 (de) 2002-06-13
US6087857A (en) 2000-07-11
DE19749115A1 (de) 1998-11-05

Similar Documents

Publication Publication Date Title
KR100244466B1 (ko) 클럭 위상 비교기
US7199634B2 (en) Duty cycle correction circuits suitable for use in delay-locked loops and methods of correcting duty cycles of periodic signals
KR100621536B1 (ko) Ｄｄｒ ｓｄｒａｍ 애플리케이션에서의 캘리브레이트된 ｄｄｌ 로킹 장치
US6657918B2 (en) Delayed locked loop implementation in a synchronous dynamic random access memory
US6323705B1 (en) Double cycle lock approach in delay lock loop circuit
US8018257B2 (en) Clock divider and clock dividing method for a DLL circuit
KR20000006028A (ko) 2배데이터속도타이밍을위한클록대기보상회로
US7414446B2 (en) DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus
KR20080001432A (ko) 듀티사이클 보정회로 및 이를 이용한 지연고정루프 회로
US6222894B1 (en) Digital delay locked loop for reducing power consumption of synchronous semiconductor memory device
KR100514414B1 (ko) 지연 동기 루프
KR20050041584A (ko) 데이터 출력제어회로
KR20040050539A (ko) 서로 다른 단위 지연 시간을 가지는 지연소자를 구비하는지연 시간 보상 회로
KR100525096B1 (ko) Ｄｌｌ 회로
US7205814B2 (en) Pulse generator
KR100550633B1 (ko) 반도체 기억 소자의 지연 고정 루프 및 그의 제어 방법
KR20040023838A (ko) 레지스터 제어 지연고정루프
KR100484250B1 (ko) 초기 딜레이를 제어하는 디지털 ｄｌｌ 회로
KR0183870B1 (ko) 싱크로너스 미러 딜레이 회로
KR100321756B1 (ko) 고주파에서 동작하는 레지스터 지연고정루프
US20030034816A1 (en) Delay-locked loop for differential clock signals
KR100206725B1 (ko) 전력소모를 저감하기 위한 디지탈 지연 동기회로
KR20030002135A (ko) 레지스터 제어 지연고정루프의 지연 모니터 및 그의 지연라인 제어 방법
KR19980066709A (ko) 지연 회로를 갖는 반도체 메모리 장치
KR20080001431A (ko) 지연고정루프 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121101

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 18

EXPY Expiration of term