KR100262291B1 - 자려발진형 반도체 레이저장치 - Google Patents
자려발진형 반도체 레이저장치 Download PDFInfo
- Publication number
- KR100262291B1 KR100262291B1 KR1019960071276A KR19960071276A KR100262291B1 KR 100262291 B1 KR100262291 B1 KR 100262291B1 KR 1019960071276 A KR1019960071276 A KR 1019960071276A KR 19960071276 A KR19960071276 A KR 19960071276A KR 100262291 B1 KR100262291 B1 KR 100262291B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- self
- laser device
- semiconductor laser
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/065—Mode locking; Mode suppression; Mode selection ; Self pulsating
- H01S5/0658—Self-pulsating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
- H01S5/2219—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties absorbing
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명의 자려발진형 반도체 레이저장치는, 제1도전형의 반도체기판; 및 상기 반도체기판상에 제공된 적어도 하나의 활성층을 포함하는 적층구조를 구비한다. 상기 적층구조는, 활성층의 하방에 제공된 제1도전형의 제1클래드층; 상기 활성층의 상방에 제공된 스트라이프형 리지부분을 갖는 제2도전형의 제2클래드층; 및 상기 제2클래드층상에 제공된 가포화 흡수막을 포함하며, 상기 가포화 흡수막은, 광여기 캐리어를 축적하는 축적영역을 갖고, 이 축적영역은 상기 제2클래드층의 표면으로 부터 떨어진 위치에 제공된다.
Description
도1a는 본 발명에 의한 자려발진형(self-pulsation type) 반도체 레이저장치의 구성을 보인 단면도.
도1b는 제1a도의 일부의 확대도.
도2a∼2c는 도1a 및 1b의 자려발진형 반도체 레이저장치의 제조방법을 보인 단면도.
도3a는 본 발명에 의한 도1a 및 1b의 자려발진형 반도체 레이저장치에 있어서의 재성장 계면 부근의 밴드 다이어그램을 보인 도면.
도3b는 종래 반도체 레이저장치에 있어서의 재성장 계면 부근의 밴드 다이어그램을 보인 도면.
도4는 제1AGaAs 장벽층의 바람직한 두께를 보인 그래프.
도5a는 레이저광량과 광흡수량의 관계를 보인 그래프.
도5b는 레이저광량과 광여기 캐리어수의 관계를 보인 그래프.
도6a는 본 발명에 의한 자려발진형 반도체 레이저장치의 다른 구성을 보인 단면도.
도6b는 제6a도의 일부의 확대도.
도7은 자려발진형 반도체 레이저장치의 본 발명에 의한 구성과 종래 기술에 의한 구성간의 비교를 설명하기 위한 도면.
도8은 종래 기술에 의한 자려발진헝 반도체 레이저장치의 구성을 보인 단면도.
도9는 가포화 흡수막에 있어서의 광여기 캐리어수와 광흡수량의 관계를 보인 그래프.
본 발명은 자려발진형 반도체 레이저장치에 관한 것으로, 특히 광디스크등의 기록 및 재생용 광원에 적합한 저잡음의 자려발진형 반도체 레이저장치에 관한 것이다.
단일 종모드(single longitudinal mode)로 발진하는 반도체 레이저장치에, 광디스크등에 의해 반사된 레이저광이 입사하면, 광간섭으로 인해 발진형상이 불안정하게 변화하여 잡음의 원인으로 된다. 이와 같은 잡음은, "반사광(return light)에 의한 잡음"으로 불리워지고, 광디스크등의 재생용 광원에 반도체 레이저 장치를 사용하는 경우 그 성능을 저하시킨다.
이 반사광에 의한 잡음을 감소시키기 위해, 종래에는 반도체 레이저장치의 구동전류에 고주파수로 진동하는 전류(이하, "고주파 진동전류"라 함)를 중첩시키는 것이 행해지고 있다("고주파중첩법"이라 함).
구체적으로 설명하면, 구동전류에 고주파전류가 중첩되면, 고주파 진동전류의 위상에 동기한 레이저광 펄스열이 생성된다. 이때, 레이저발진모드가 극히 짧은 시간(예컨대, 약 2나노초)에 변화하고, 이에 따라 레이저광 펄스열의 파장이 근소한 범위(예컨대 중심파장에서 ±2nm의 범위)내에서 불연속적으로 변화한다. 그 결과, 레이저광이 광디스크등에서 반사되어 반도체 레이저장치로 되돌아온 시점에서(즉, 반사광이 반도체 레이저장치에 도달된 시점에서), 반사광과 발진상태에 있는 레이저광간의 코히어런스(coherence)가 소멸되어(즉, 상기 반사광과 레이저광이 비(非)코히어런트되어), 레이저발진상태의 불안정한 변동이 억제된다. 그 결과, 반사광에 의한 잡음의 발생이 방지된다.
그러나, 이 방법에서는 고주파진동전류를 생성하기 위한 회로가 특별히 필요하기 때문에, 반도체 레이저장치가 장착될 장치(예컨대, 광디스크의 재생장치)의 소형화에 부적합하다.
최근, 반도체 레이저장치의 자려발진(self-pulsation) 현상을 이용하여 고주파진동전류 생성을 위한 회로가 불필요한 반도체 레이저장치가 개발되고 있다. 이와 같은 반도체 레이저장치는, 자려발진형 반도체 레이저장치로 불리워지며, 가포화(可飽和) 흡수영역을 반도체 레이저장치의 광도파로 부분에 구비하고 있다. 자려발진헝 반도체 레이저장치에 있어서는, 구동용 직류전류에 고주파진동전류를 중첩시키지 않고 가포화 흡수영역의 작용에 의해 레이저발진 모드가 극히 단시간에 주기적으로 변화하여, 상기 고주파중첩법과 유사한 메카니즘에 의해 저잡음화가 달성된다.
이하, 도면을 참조하여 자려발진형 반도체 레이저장치의 종래예를 설명한다.
도8의 반도체 레이저장치는, n형 GaAs기판(41)과 그 위에 형성된 반도체 적층구조를 구비한다.
이 반도체 레이저장치는, 기판측에서 순서대로 n형 버퍼층(42), n형 제1클래드층(43), 활성층(44), 및 p형 제2클래드층(45)을 포함한다. 제2클래드층(45)은 스트라이프형 리지(striped ridge) 부분을 가지며, 이 리지부분의 양측(비(非)리지 부분)은, 리지부분보다 얇게되어 있다. 제2클래드층(45)의 리지부분위에는 p형 중간층(46)을 통해 p형 콘택트층(47)이 형성되어 있다.
스트라이프형 리지의 양측에는, n형 GaAs 매립층(49)이 형성된다. 광의 수평 횡방향의 구속(lateral confinement of light in a horizontal direction)은, 리지가 있는 부분과 리지가 없는 부분간에 형성되는 등가적인 굴절률차에 의해 달성된다.
반도체적층구조의 상면에는 p형 전극(410)이 제공되고, 기판(41)의 이면에는 n형 전극(411)이 제공된다. 양 전극(410 및 411)간에는 레이저광의 생성에 필요한 캐리어를 활성층(44)에 주입하기 위한 전압이 인가된다.
전극(410,411)간에 전압이 인가되면, 반도체적층구조에 포함되는 p형의 반도체층과 n형 GaAs 매립층(49)간의 pn접합에는 역바이어스가 인가된다. 이 때문에, 전류는 n형 GaAs 매립층(49)을 흐르지 않고, 스트라이프형 리지부분에 수렴된다. 그 결과, 전류는 활성층(44)중 선택된 영역(즉, 스트라이프형 리지의 바로 아래에 위치하는 영역)을 흐른다.
활성층(44)중에서, 소정 레벨을 초과하는 큰 전류가 흐르는 영역은 레이저광에 대해 "이득영역"으로 기능하고, 그외의 영역은 "가포화 흡수영역"으로 기능한다. 이하, 이 가포화 흡수영역의 작용을 설명한다.
가포화 흡수영역은, 레이저광에 대한 이득영역이 아닌 흡수영역으로 기능한다. 이때, 레이저광을 흡수하는 정도(광흡수량)는, 가포화 흡수영역중에 존재하는 광여기 캐리어의 밀도에 의존한다. 여기에서, "광여기캐리어"란 레이저광을 흡수함으로써 가전자대로 부터 전도대로 여기된 전자 및 정공을 의미한다.
도9는 광흡수량과 광여기 캐리어수(밀도)간의 관계를 나타낸다. 이에 의해, 광흡수량은 광여기 캐리어밀도가 높을수록 낮아지고, 광여기 캐리어밀도가 낮을수록 증가한다. 가포화 흡수영역의 광흡수량이 주기적으로 변동하면, 반도체 레이저장치의 내부손실도 주기적으로 변동하기 때문에, 레이저발진에 필요한 임계치 전류밀도도 주기적으로 변동한다. 그 결과, 구동전류가 일정하게 유지되고 있어도 실질적으로 구동전류를 변화시킨 결과와 같은 결과가 나타나, 자려발진이 달성되게 된다.
그러나, 상기한 종래 기술에서는 이하와 같은 문제가 있다.
도8에 보인 구조에 있어서, 레이저광은 활성층(44)의 이득영역은 물론 이득 영역 외측의 가포화 흡수영역에도 분포된다. 자려발진을 야기시키기 위해, 레이저광과 가포화 흡수영역과의 중복부분을 가능한한 넓게하는 것이 요구된다. 이를 위해, 활성층(44)을 두껍게 함으로써 가포화 흡수영역을 크게 하거나 또는, 제2클래드층(45)의 비리지부분을 두껍게 함으로써 레이저광이 수평 횡방향으로 분포하고 있는 영역(이하, "레이저광의 분포영역"이라 함)을 확대시킬 필요가 있다. 그러나, 이와 같이 하여 레이저광의 분포영역과 가포화 흡수영역의 중복부분을 넓게하면, 이하와 같은 2개의 문제가 발생한다.
첫째, 활성층(44)을 두껍게 하면, 수직방향의 광구속효과가 강하게 된다. 그 결과, 레이저광의 수직방향 방사각 θ가 바람직하지 않게 넓어진다.
일반적으로, 레이저광의 수평방향 방사각 θ∥는, 전헝적인 약 8°∼ 10°이고, 이는 스트라이프헝 리지폭에 의해 결정된다. 이에 대해, 레이저광의 수직방향 방사각 θ는 활성층(44)의 두께에 의존하고, 활성층(44)이 자려발진의 달성을 위해 필요한 두께를 갖는 경우에는 약 40°로 될 수 있다.
수직방향 방사각 θ이 클수록, 방사된 레이저광의 타원율은 커진다. 타원율이 과도하게 커지면 레이저에 의한 집광효율이 저하되어 광디스크용 광원으로서 불리하게 된다. 그러나, 타원율의 저하를 목적으로 활성층(44)을 얇게하면, 이번에는 자려발진이 발생하지 않게 된다.
예컨대, 어떤 실험결과에 의하면, 두께가 약 6nm인 웰(well)층을 포함하는 다중 양자 웰(MQW) 구조를 갖는 활성층에서는, 자려발진을 위해 8층이상의 웰층이 필요하고, 웰층이 7층이상에서는 자려발진이 발생하지 않는다. 한편, 광디스크용 광원으로서 바람직한 타원율을 얻기 위해, 웰층의 수는 7이하인 것이 바람직하다.
두번째, 제2클래드층(45)의 도핑레벨에 관한 문제가 있다.
일반적으로, 제2클래드층(45)의 불순물의 도핑레벨을 높게 함으로써, 활성층(44)으로 부터의 캐리어의 오버플로우가 억제되는 것이 알려져 있다. 캐리어의 오버플로우는 반도체 레이저장치의 동작속도가 높을수록 발생하기 쉽다. 이는 고온시에는 캐리어가 갖는 운동에너지가 증가하기 때문이다. 캐리어가 활성층(44)에서 오버플로우되면, 무효전류가 증가하기 때문에 동작전류가 증가한다. 제2클래드층(45)의 불순물의 도핑레벨을 높게 하면, 활성층(44)에 대한 제2클래드층(45)의 장벽높이를 크게 할 수 있기 때문에, 캐리어의 오버플로우의 억제를 위해 효과적이다.
그러나, 도8의 구성을 갖는 반도체 레이저장치에 있어서, 제2클래드층(45)의 도핑레벨을 높게 하면, 제2클래드층(45)의 전기저항율이 저하한다. 이 때문에, 전극으로 부터 주입된 전류는 제2클래드층(45)의 비리지부분을 수평 횡방향으로 확산되어 흐르게 된다. 예컨대, 제2클래드층(45)에 약 1 × 1018cm-3이상의 p형 불순물을 도핑하면, 자려발진을 달성할 수 없게 된다. 그 이유는, 상기와 같은 전류의 수평방향으로의 확산에 의해 가포화 흡수영역으로 전류가 흐르고 거기에 이득이 발생하여 광흡수 기능이 소멸되기 때문이다. 그 결과, 더이상 가포화 흡수영역으로서 기능하지 않게된다. 보다 상세히 설명하면, 가포화 흡수영역으로 기능할 수 있는 영역이 레이저광의 분포영역에서 멀리 떨어진 방향으로 이동하여 레이저광과 가포화 흡수영역간의 상호작용의 정도가 현저히 저하한다.
따라서, 도8에 보인 종래 기술에 의한 구성을 갖는 반도체 레이저장치에 있어서는, 제2클래드층(45)의 불순물의 도핑레벨을 높게할 수 없다. 이 때문에, 캐리어 오버플로우에 의해 고온동작이 곤란하다.
본 발명의 자려발진형 반도체 레이저장치는, 제1도전형의 반도체기판 및 이 반도체기판상에 제공된 적어도 하나의 활성층을 포함하는 적층구조를 구비한다. 상기 적층구조는, 활성층의 하방에 제공된 제1도전형의 제1클래드층, 상기 활성층의 상방에 제공된 스트라이프형 리지부분을 갖는 제2도전헝의 제2클래드층, 및 상기 제2클래드층상에 제공된 가포화 흡수막을 포함한다. 상기 가포화 흡수막은, 광여기 캐리어를 축적하는 축적영역을 갖는다. 상기 축적영역은 상기 제2클래드층의 표면으로 부터 떨어진 위치에 제공된다.
본 발명의 1실시예에 있어서, 상기 가포화 흡수막은, 제1밴드갭을 갖는 제1장벽 반도체층, 상기 제1밴드갭보다 작은 제2밴드갭을 갖는 웰 반도체층, 및 상기 제2밴드갭보다 큰 제3밴드갭을 갖는 제2장벅 반도체층을 포함한다. 상기 제1장벽 반도체층의 두께는, 상기 축적영역중의 광여기 캐리어가 상기 가포화 흡수막과 상기 제2클래드층간의 계면에 존재하는 비발광결합중심을 통해 재결합하지 않도록, 설정되는 것이 바람직하다. 상기 제1장벽 반도체층의 두께는 약 1Onm이상으로 될 수 있다.
본 발명의 1실시예에 있어서, 상기 제1장벽 반도체층은 제1AlGaAs층으로 형성되고, 상기 웰 반도체층은 GaAs층으로 형성되어 상기 축적영역으로서 기능하고, 상기 제2장벽 반도체층은 제2AlGaAs층으로 형성된다.
본 발명의 다른 실시예에 있어서, 상기 가포화 흡수막은 다중 양자 웰구조를 갖고, 이 다중 양자 웰구조중의 복수의 웰층이 상기 축적영역으로서 기능한다.
본 발명의 또 다른 실시예에 있어서, 자려발진형 반도체 레이저장치는, 상기 가포화 흡수막상에 제공된 레이저광을 흡수하기 위한 반도체 매립층을 더 포함한다. 이 반도체 매립층은 GaAs층으로 형성될 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 제2클래드층에는 약 1 × 1O18cm-3이상의 농도로 제2도전형 불순물이 도핑된다.
이에 따라, 본 발명은 수직방향 방사각 θ를 작게 유지한 상태로 고온에서 안정하게 동작하는 저잡음의 자려발진형 반도체 레이저장치를 제공할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
본 발명의 반도체 레이저장치는, 활성층과는 별도로, 스트라이프형 리지 구조의 외측에 제공된 가포화 흡수막(가포화 흡수영역)을 구비한다. 이 가포화 흡수막은 광여기 캐리어를 축적하는 영역(이하, "축적영역"이라 함)을 내부에 갖고, 이 축적영역은 상부 클래드층(즉, 제2클래드층)의 표면(즉, 재성장계면)에서 떨어져 있다. 이와 같은 축적영역은, 가포화 흡수막내에 발생한 광여기 캐리어를 매립층 내부로 유동시키지 않고 가포화 흡수막에 축적하여 자려발진을 일으킨다. 특히, 광여기 캐리어가 재성장계면에서 떨어진 위치에 축적되기 때문에, 비발광재결합 중심에 트랩되지 않고 가포화 흡수영역으로서 높은 기능을 발휘할 수 있다.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명한다.
[실시예 1]
우선, 본 발명을 AlGaInP계의 반도체 레이저장치에 적용한 실시예를 설명한다.
도1a의 반도체 레이저장치는, n형(제1도전형) GaAs 기판(11) 및 이 기판(11)상에 에피택셜 성장된 복수의 반도체층을 포함하는 반도체 적층구조를 구비한다.
반도체 적층 구조는, 기판(11)상에 이 순서로 형성된, n형 GaAs 버퍼층(12)(n형 불순물 : Si, 불순물농도 : 약 1 × 1O18cm-3, 두께 : 약 200nm), n형의 (Al0.7Ga0.3)0.5In0.5P 제1클래드층(13)(n형불순물 : Si, 불순물농도 : 약 1 × 1018cm-3, 두께: 약 120Onm), GaInP활성층(14)(두께: 약 40Onm), 및 p형(제2도전형)의 (Al0.7Ga0.3)0.5In0.5P 제2클래드층(15)(p형불순물:Be, 불순물농도: 약 1.5 × 1O18cm-3, 두께 : 약 12OOnm)을 포함한다.
제2클래드층(15)은 폭이 약 3.5㎛∼4.5㎛인 스트라이프형 리지부분(15a)을 가지며, 이 리지부분(15a)의 양측은 리지부분(15a)보다 얇게 되어 있다. 리지부분(15a)의 폭은 수평 횡방향을 따라 이득영역의 분포폭, 및 레이저광의 빔폭을 결정한다. 이하에서는, 제2클래드층(15)중 이와 같이 얇게되어 있는 부분을 "비(非)리지부분(15b)"이라 한다.
제2클래드층(15)의 두께는, 리지부분(15a)에서는 전형적으로 약 0.8㎛∼1.2㎛이고, 비리지부분(15b)에서는 전형적으로 약 0.10㎛∼0.25㎛이다. 가포화 흡수막에 광을 분포시키는 관점에서, 비리지부분(15b)의 두께는 약 0.10㎛∼0.15㎛의 범위내에 있는 것이 바람직하다.
제2클래드층(15)의 리지부분(15a)상에는, p형 GaInP중간층(16)(p형불순물 : Be, 불순물농도 : 약 1 × 1019cm-3, 두께 : 약 50nm)을 통해, p형 GaAs콘택트층(17)(p형 불순물 : Be, 불순물농도: 약 1 × 1O19cm-3, 두께 : 약 5OOnm)이 형성되어 있다. 제2클래드층(15)의 리지부분(15a), p형 중간층(16) 및 p형 콘택층(17)에 의해, "스트라이프형 리지구조"가 형성되고, 전류의 좁은 경로(narrowed path)로 기능한다.
스트라이프형 리지구조의 양측면 및 제2클래드층(15)의 비리지부분(15b)의 표면은, 가포화 흡수막(18)으로 피복되어 있다. 본 실시예의 가포화 흡수막(18)은, 도1b에 확대하여 보인 바와 같이, 제1Al0.6Ga0.4As층(18a)(n형 불순물 : Si, 불순물농도 : 약 1 × 1018cm-3, 두께 : 약 2Onm), GaAs층(18b)(n형 불순물 : Si, 불순물농도 : 약 2 × 1018cm-3, 두께 : 약 30nm), 및 제2Al0.6Ga0.4As층(18c)(n형 불순물 Si, 불순물농도 : 약 1 × 1O18cm-3, 두께 : 약 2Onm)를 이 순서로 적층한 구성을 갖는다. 가포화 흡수막(18)은 본 발명의 반도체 레이저장치에서 중요한 작용을 하는 구성요소로서, 그 구성 및 작용은 후에 상세히 설명한다.
가포화 흡수막(18)상에는, 스트라이프형 리지구조를 매립하도록, n형 GaAs 매립층(19)(n형 불순물 : Si, 불순물농도 : 약 1 × 1O18cm-3, 두께 : 약 1OOOnm)가 형성되어 있다. n형 GaAs 매립층(19), 가포화 흡수막(18) 및 p형 콘택트층(17)상에는, p형 전극(11O)(두께 : 약 1OOnm)이 제공되어 있고, 기판(11)의 이면에는 n형 전극(111)(두께 : 약 1OOnm)이 제공되어 있다. 전극(11O,111)간에 전압을 인가하면, n형 GaAs 매립층(19)과 각 p형 반도체층간에 형성되는 pn접합에는 역바이어스가 인가되기 때문에, 전류는 n형 GaAs 매립층(19)에 의해 "스트라이프형 리지구조"내로 구속된 상태로 흐른다.
다음, 도2a∼2c를 참조하여 도1a 및 1b의 반도체 레이저장치를 제조하는 방법의 1예를 설명한다.
우선, 제2a도에 보인 바와 같이, 공지의 분자선 에피탁시 성장(MBE)법을 사용하여, 기판(11)상에 n형의 버퍼층(12), n형의 제1클래드층(13), 활성층(14), p형의 제2클래드층(15), p형 중간층(16) 및 p형 콘택트층(17)을 성장시킨다.
다음, 제2b도에 보인 바와 같이, 공지의 포토리소그라피 및 에칭기술을 사용하여, p형 콘택트층(17), p형 중간층(16) 및 제2클래드층(15)중 스트라이프형 리지구조로 되는 부분이외의 부분을 선택적으로 제거한다. 이와 같은 스트라이프형 리지구조를 형성하기 위한 공정은, MBE장치내에서는 행해지지 않기 때문에, 일단, 기판(11)을 MBE장치 밖으로 빼낸다. 이때, 에칭에 의해 노출된 각 반도체층(15,16,17)의 표면에는 에천트, 대기중의 수증기, 또는 마스크재료등이 오염물질로 잔류한다. 또한, 사용하는 에칭기술로서는, 웨트 에칭법, 드라이 에칭법, 또는 이들을 조합시킨 에칭법등이 있다.
다음, 다시 기판을 장치내로 로딩하여, 반도체층의 "재성장"을 행한다. 구체적으로 설명하면, 제1Al0.6Ga0.4As층(18a), GaAs층(18b), 제2Al0.6Ga0.4As층(18c), 및 GaAs 매립층(19)을 연속적으로 성장시킨다. "재성장"전에는, MBE장치내에 있어서, 상기 오염물질을 제거하기 위한 세정공정을 실행한다. 그러나, 상기 오염물질의 완벽한 제거는 불가능하기 때문에, 스트라이프형 리지구조의 표면과 재성장 반도체층(즉, 제1Al0.6Ga0.4As층,18a)간의 계면에는 비발광 재결합중심(계면트랩)이 형성된다.
다음, 기판(11)을 MBE장치로 부터 취출한 후, 스트라이프형 리지구조의 상부를 덮도록 성장된 n형의 각 반도체층(18a,18b,18c,19)의 일부를 선택적으로 에칭시킨다. 이와 같이 하여, 도2c에 보인 바와 같이, 평탄한 상면을 갖는 구조를 형성한다. 이 에칭은, 콘택트층(17)이 노출될때까지 행한다.
다음, 예컨대 스퍼터링법을 사용하여, 앞서 형성된 평탄한 면상에 Au-Zn막을 퇴적시킨다. 이에 의해, p형전극(110)을 형성한다. 한편, 이와 마찬가지로 예컨대 스퍼터링법을 사용하여, 기판(11)의 이면에 Au-Ge-Ni막을 퇴적시켜 n형전극(111)을 형성한다. 그 후, 반도체 레이저장치의 통상의 제조공정을 거쳐 도1a에 보인 반도체 레이저장치가 제조된다.
이하에, 도3a 및 3b를 참조하여 가포화 흡수막(18)의 구성 및 작용을 상세히 설명한다.
본 발명의 가포화 흡수막(18)은, 제1밴드갭(Egl = 약 2.0eV)을 갖는 제1Al0.6Ga0.4As층(18a)과 제1밴드갭보다 작은 제2밴드갭(Eg2 = 약 1.42eV)을 갖는 GaAs층(웰반도체층)(18b)과, 제2밴드갭보다 큰 제3밴드갭(Eg3 = 약 2.OeV)을 갖는 제2Al0.6Ga0.4As층(제2장벽반도체층)(18c)을 포함하며, 이들 반도체층(18a,18b,18c)에 의해, 더블 헤테로구조가 형성된다. 이와 같은 구조에 의해 도3a에 보인 바와 같은 포텐셜 웰이 형성된다. 이 포텐셜의 웰부분에 위치하는 GaAs층(웰반도체층)(18b)은, 레이저광을 흡수하여 광여기 캐리어를 발생하도록 한 밴드 갭을 갖는 반도체층으로 형성되며, 이와 같은 반도체층이라면, 웰반도체층(18b)은 GaAs이외의 반도체로 형성될 수 있다.
웰반도체층(18b)을 개재한 2개의 Al0.6Ga0.4As층(18a,18c)은, 모두 웰반도체층(18b)이 레이저광을 흡수함에 따라 발생한 광여기 캐리어에 대해 충분한 장벽으로 기능할 수 있는 재료로 형성된다. Al 혼합비를 조정함으로써 AlxGa1-xAs층(18a) 및 AlyGa1-yAs층(18c)의 밴드갭을 제어하여, 웰반도체층(18b)의 밴드갭에 대해 충분히 높이를 갖는 포텐셜 장벽을 형성한다. 전자에 대한 장벽의 높이는, 예컨대 약 0.15eV이상인 것이 바람직하다. 장벽층으로서 기능하면, 2개의 AlxGa1-xAs층(18a) 및 AlyGa1-yAS층(18c)의 조성은 서로 동일한 필요는 없다.
또한, 제1Al0.6Ga0.4As층(18a)은, GaAs층(18b)에서 발생한 광여기 캐리어가 재성장 계면상의 비발광 재결합중심(계면 트랩)에 의해 재결합되지 않도록 기능한다. 이 때문에, 상기 Al0.6Ga0.4As층(18a)은 광여기 캐리어가 재성장 계면에 도달하지 않는 두께로 할 필요가 있다. 단, 제1Al0.6Ga0.4As층(18a)을 지나치게 두껍게 하면, 가포화 흡수막에 있어서의 레이저광의 분포강도가 적게되기 때문에, 자려발진이 발생하기 어렵게 된다.
도4를 참조하여 제1Al0.6Ga0.4As층(18a)의 바람직한 두께의 범위를 설명한다.
도4의 점선은, 도1a의 반도체 레이저장치에 있어서, 재성장 계면에 의한 비발광재결합율의 역수를 나타낸다. 이는, 재성장 계면에 있어서의 비발광 재결합으로 부터의 영향을 받기 어려운 것을 나타내는 파라미터이다. 이로 부터, 제1Al0.6Ga0.4As층(18a)의 두께가 약 10OÅ(약 1Onm)보다 얇으면, 상기 제1Al0.6Ga0.4As층(18a)이 급격히 재성장 계면으로 부터의 영향을 받기쉽게 되는 것을 알 수 있다.
이 때문에, 제 1Al0.6Ga0.4As층(18a)의 두께는 약 10OÅ(약 1Onm)이상인 것이 바람직하다.
한편, 웰반도체층(18b)에 있어서의 레이저광 강도는, 그의 피크 강도의 적어도 1/3정도는 필요하다고 판단된다. 도1a의 반도체 레이저장치의 경우에는, 도4에 실선으로 보인 바와 같이, 레이저광의 강도가 피크 강도의 1/3정도 이하로 저하하는 위치는 재성장 계면으로 부터의 거리가 약 3000Å을 넘는 위치에 있다. 따라서, 제1Al0.6Ga0.4As층(18a)의 두께는 약 300OÅ(약 300nm)이하인 것이 바람직하다.
그 결과, 제 1Al0.6Ga0.4As층(18a)의 두께는 약 100Å∼3000Å의 범위에 설정되는 것이 바람직하다.
또한, 제2Al0.6Ga0.4As층(18c)은, 광여기 캐리어가 GaAs 매립층(19)내로 확산되지 않도록 하는 장벽으로 기능하는 두께를 갖는 것이 바람직하다. 제2Al0.6Ga0.4As층(18c)이 얇으면, 광여기 캐리어가 제2Al0.6Ga0.4As층(18c)를 터널효과에 의해 통과할 가능성이 있다. 이 점에서, 본 실시예의 경우에는, 제2Al0.6Ga0.4As층(18c)은 약 20nm이상으로 될 필요가 있다. 한편, 제2Al0.6Ga0.4As층(18c)의 장벽층으로서의 기능은, 약 50nm의 두께로써 충분히 발휘된다. 제2Al0.6Ga0.4As층(18c)의 두께가 50nm이상이더라도, 캐리 어축적 효과는 그만큼 증가하지 않는다. 산화하기 쉬운 Al을 포함하는 층은 소자열화방지를 위해 가능한한 얇게하는 것이 바람직하다는 것을 고려하여, 제2Al0.6Ga0.4As층(18c)의 두께는 약 1OOnm이하로 하는 것이 바람직하다.
GaAs층(18b)의 두께는, 활성층(14)에서 발생한 레이저광과 충분한 상호작용을 행하고, 이에 의해 자려발진을 야기하도록 한 두께로 설정된다. 레이저광의 강도는 활성층으로 부터 멀어질수록 저하하기 때문에, 레이저광과 GaAs층(18b)간의 상호작용의 정도는 활성층(14)과 GaAs층(18b)간의 거리에 의존한다. 이 때문에, GaAs층(18b)의 바람직한 두께는, 활성층(14)과 GaAs층(18b)간의 거리를 고려하여 최적화된다.
상기 활성층(14)과 GaAs층(18b)간의 거리가 비교적 짧을때(예컨대, 약 0.10㎛)에는, 레이저광과 GaAs층(18b)간의 상호작용의 정도가 강하기 때문에, 비교적 얇은 GaAs층(예컨대, 약 15nm)(18b)으로서도 자려발진을 일으킬 수 있다. 한편, GaAs층(18b)이 두꺼우면, 레이저광과 상호작용하지 않는 위치까지 GaAs층(18b)의 일부가 존재하고, 그 부분의 GaAs층(18b)은, 광여기 캐리어의 발생에 실질적으로는 기여하지 않는다. 이 때문에, GaAs층(18b)의 표면의 위치는, 레이저광의 분포강도가 피크치의 에컨대, 약 30%로 저하하는 위치보다 활성층(14)에 가까운 측에 배치되는 것이 바람직하다.
이에 따라, GaAs층(18b)의 바람직한 두께는, 제1Al0.6Ga0.4As층(18a)의 두께와 제2클래드층(15)의 두께에 의존한다.
이상 설명한 바와 같이, 본 실시예의 반도체 레이저장치는, 광여기 캐리어 축적영역 갖는 가포화 흡수막(18)을 GaAs 매립층(19) 하방에 구비하고 있다. 이에 따라, 활성층의 두께를 비교적 얇게 유지한 채로 고온에서도 안정하게 자려발진을 일으킬 수 있다. 앞에 설명한 도8의 종래 기술의 구조에서는, 안정된 자려발진의 유지를 위해서는 활성층의 두께를 약 55nm정도 이상으로 할 필요가 있으나, 본 실시예에서는 활성층의 두께는 약 40nm로 충분하다. 그 결과, 수직방향 방사각 θ를 약 32°로 할 수 있다.
또한, 본 발명자의 실험에 의하면, 도8에 보인 종래의 반도체 레이저장치에 있어서 다중 양자 웰구조를 갖는 활성층을 채용한 경우, 두께가 약 6nm인 웰층의 수가 7층 이하인 경우에는 자려발진이 발생하지 않는다. 이 경우, 안정한 자려발진을 얻기 위해서는 10층이상의 웰층이 필요하다. 이에 대해, 본 실시예의 경우에는, 자려발진의 유무는 활성층(14)의 두께에 의존하지 않는다.
도8에 보인 종래기술의 반도체 레이저장치의 GaAs 매립층(49)도, 제2클래드층(45)의 리지부분의 근방에는 레이저광을 흡수하여 광여기 캐리어를 발생한다. 그러나, 도3b에 보인 바와 같이, GaAs 매립층(49)중에서도 레이저광의 흡수에 의해 생성된 광여기 캐리어의 일부는 재성장계면의 비발광 재결합중심에 트랩되어 재결합에 의해 소멸한다. 또한, 광여기 캐리어의 나머지는, 재성장계면에서 멀리 떨어진 방향으로 GaAs 매립층(49)내로 확산된다. 그 결과, 레이저광의 흡수에 의해 GaAs 매립층(49)내에 생성된 광여기 캐리어는 GaAs 매립층(49)에 축적되지 않아, 이에 따라 GaAs 매립층(49)은 가포화 흡수영역으로 기능할 수 없다.
도5a는 도3a의 구성("내부축적영역 있는"으로 표시) 및 도3b의 구성("내부축적영역이 엾는"으로 표시)의 양쪽의 경우에 대해, 광흡수량의 레이저광량 의존성을 나타내고 있다. 도5a로 부터 알 수 있는 바와 같이, "내부축적영역이 있는" 경우에는, 광흡수량의 레이저광량 의존성은 커지나, "내부축적영역이 없는" 경우에는 광흡수량의 레이저광량 의존성이 적다.
한편, 도5b는 도3a의 구성("내부축적영역이 있는"으로 표시) 및 도3b의 구성("내부축적영역이 없는"으로 표시)의 양쪽의 경우에 대해, 광여기 캐리어수(밀도)의 레이저광량 의존성을 나타내고 있다. 도5b로 부터 알 수 있는 바와 같이, "내부축적영역이 있는" 경우에는, 레이저광량에 따라 광여기 캐리어는 현저히 증가하나, "내부축적영역이 없는" 경우에는 레이저광량이 증가하더라도 광여기 캐리어수는 적은 상태 그대로 있다.
본 실시예에 있어서는, 상기한 바와 같이, 광여기 캐리어에 대해 포텐셜 웰로 기능하는 영역을, 밴드갭이 다른 3개의 반도체층(18a,18b,18c)를 적층함으로써 형성하고, 이에 의해 재성장층의 일부에 광여기 캐리어를 축적한다. 이와 같은 포텐셜웰을 형성하는 밴드구조는 전술한 도3a에 보인 구조에 한정되지 않는다. 예컨대, 가포화 흡수막(18)의 에너지 밴드갭을 곡선형 또는 다단계로 변화시키고, 이에 따라 광여기 캐리어를 축적할 수 있는 영역(포텐셜 웰 영역)을 형성하도록 할 수도 있다. 단, 이와 같은 캐리어축적영역의 적어도 일부는, 레이저광을 흡수하는 밴드갭을 가진 필요가 있다.
또한, 본 실시예의 가포화 흡수막(18)은, 제2클래드층(15)의 비리지부분(15b)위는 물론 스트라이프형 리지구조의 측면에도 존재한다. 또는, 가포화 흡수막(18)이 제2클래드층(15)의 비리지부분(15b)위에만 배치될 수도 있다.
또한, 본 발명은 AlGaInP계의 반도체재료를 사용하여 제조되는 경우에 한하지 않는다. 예컨대, AlGaAs계등의 재료를 사용하여도 좋다.
[실시예 2]
다음, 본 발명을 A1GaInP계의 반도체 레이저장치에 적용한 다른 실시예를 설명한다.
도6a의 반도체 레이저장치는, n형(제1도전형)의 GaAs기판(31), 및 상기 기판(31)상에 에피탁시 성장된 복수의 반도체층을 포함하는 반도체 적층구조를 구비한다.
반도체 적층구조는, 기판(31)상에 이 순서로 형성된, n형 GaAs버퍼층(32)(n형불순물 : Si, 불순물농도 : 약 5 × 1017cm-3, 두께 : 약 500nm), n형의 (Al0.7Ga0.3)0.5In0.5P 제1클래드층(33)(n형불순물 : Si, 불순물농도 : 약 5 × 1017cm-3, 두께 : 약 100Onm), GaInP활성층(34)(두께 : 약 350nm), 및 p형(제2도전형)의 (Al0.7Ga0.3)0.5In0.5P 제2클래드층(35)(p형불순물 : Be, 불순물농도 : 약 1.5 × 1O18cm-3, 두께 : 약 1OOOnm)을 포함한다.
제2클래드층(35)은 폭이 약 3.5㎛∼4.5㎛인 스트라이프형 리지부분(35a)을 가지며,이 리지부분(35a)의 양측은 리지부분(35a)보다 얇게 되어 있다. 제1실시예의 경우와 같이, 리지부분(35a)의 폭은 수평 횡방향을 따라 이득영역의 분포 폭, 및 레이저광의 빔폭을 결정한다. 이하에서는, 제2클래드층(35)중 이와 같이 얇게되어 있는 부분을 "비(非)리지부분(35b)"이라 한다.
제2클래드층(35)의 두께는, 리지부분(35a)에서는 전형적으로 약 0.8㎛∼1.2㎛이고, 비리지부분(35b)에서는 전형적으로 약 0.10㎛∼0.20㎛이다.
제2클래드층(35)의 리지부분(35a)상에는, p형 GaInP중간층(36)(p형불순물 : Be, 불순물농도 : 약 1 × 1O19cm-3, 두께 : 약 5Onm)을 통해, p형 GaAs콘택트층(37)(p형불순물 : Be, 불순물농도: 약 5 × 1O18cm-3, 두께 : 약 5OOnm)이 형성되어 있다. 제2클래드층(35)의 리지부분(35a), p형 중간층(36) 및 p형 콘택층(37)에 의해, "스트라이프형 리지구조"가 형성되고, 전류의 좁은 경로(narrowed path)로 기능한다.
스트라이프형 리지구조의 양측면 및 제2클래드층(35)의 비리지부분(35b)의 표면은, 가포화 흡수막(38)에 의해 피복되어 있다. 본 실시예의 가포화 흡수막(38)은, 도6b에 확대하여 보인 바와 같이, Al0.6Ga0.4As장벽층과 GaAs층이 교호로 적층된, 웰층수가 3인 다중 양자 웰구조(MQW)를 갖는다.
가포화 흡수막(38)상에는, 스트라이프형 리지구조를 매립하도록, n형 GaAs매립층(39)(n형불순물 : Si, 불순물농도 : 약 5 × 1017cm-3, 두께 : 약 800nm)가 형성되어 있다. n형 GaAs 매립층(39), 가포화 흡수막(38) 및 p형콘택트층(37)상에는, p형전극(310)(두께 : 약 100nm)이 제공되어 있고, 기판(31)의 이면에는 n형전극(311)(두께 : 약 1OOnm)이 제공되어 있다. 전극(11O,111)간에 전압을 인가하면, n형GaAs 매립층(39)과 각 p형 반도체층간에 형성되는 pn접합에는 역바이어스가 인가되기 때문에, 전류는 n형 GaAs 매립층(39)에 의해 "스트라이프형 리지구조"내로 좁혀진 상태로 흐른다.
가포화 흡수막(38)에 포함되는 Al0.6Ga0.4As장벽층중에서, 재성장계면에 접하는 층의 두께는, 전술한 이유에 의해, 약 1Onm 이상인 것이 바람직하다. 한편, 다른 위치의 Al0.6Ga0.4As장벽층의 두께는 이와 같은 관점으로 부터의 제약은 없다. 그러나, Al0.6Ga0.4As장벽층이 얇으면, 광여기 캐리어는 장벽층을 터널링함으로써 웰층들간을 이동하기 쉽게 된다. 따라서, 본 실시예에서는, 이와 같은 광여기 캐리어의 터널링에 의한 이동을 억제하기 위해, 재성장계면과 접하지 않은 Al0.6Ga0.4As장벽층의 두께는 약 4nm로 설정한다.
또한, GaAs웰층의 두께는 약 1Onm로 설정한다.
재성장계면에 접하지 않은 Al0.6Ga0.4As장벽층의 두께는, 약 4nm∼6nm의 범위에 있는 것이 바람직하며, GaAs웰층의 두께는 약 8nm∼20nm의 범위에 있는 것이 바람직하다.
본 실시예의 가포화 흡수막(38)은, 다중 양자 웰구조를 가짐은 물론, 웰층이 레이저광을 흡수함으로써 광여기 캐리어를 생성할 수 있는 재료로 형성될 필요가 있다. 이와 같은 특성은 갖는 한, 웰층은 GaAs이외의 다른 재료로 형성될 수 있다.
자려발진을 실현하기 위해, 가포화 흡수막(38)의 광여기 캐리어 수명을 레이저광의 자려발진의 주기정도로 짧게 하고, 이에 따라 광여기 캐리어 수의 변화를 자려발진주기와 같은 정도의 시간으로 발생시킬 필요가 있다. 자려발진주기는, 전형적으로는 수 나노초 정도이다. 본 실시예의 가포화 흡수막(38)에 의하면, 광여기 캐리어의 번화속도는 약 2∼3 나노초로 비교적 짧다. 이는 헤테로계면에서의 캐리어 재결합의 영향에 의해 캐리어 수명이 단축되기 때문이다.
본 실시예의 경우에는, 헤테로계면의 수가 많기 때문에, 전술한 실시예의 가포화 흡수막과 비교하여 보다 짧은 시간에 광여기 캐리어의 수가 변화한다. 그 결과, 본 실시예에서는 자려발진이 발생하기 쉽게 된다.
또한, 다중 양자 웰구조를 갖는 가포화 흡수막(38)은, 비교적 많은 헤테로계면을 갖기 때문에, 전류차단기능도 아울러 갖고 있다. 이와 같은 가포화 흡수막(38)이 스트라이프형 리지 구조를 덮고 있기 때문에, 전류를 보다 효율적으로 스트라이프형 리지 구조내로 구속할 수 있다.
상기 구성을 갖는 반도체 레이저장치는, 가포화 흡수막(38)의 형성공정을 제외하면 도2a∼2c를 참조하여 전술한 것과 동일한 방법으로 제조된다. 그의 설명은 생략한다. 또한, 가포화 흡수막(38)은 통상의 다중 양자 웰층을 형성하는 공지의 공정으로 형성할 수 있으며, 그 설명도 생략했다.
다음, 본 발명의 구성이 도8에 보인 구성을 갖는 종래기술의 자려발진형 반도체 레이저장치에 대해 갖는 장점을 도7을 참조하여 설명한다.
종래 기술의 구성에서는, 가포화 흡수영역을 크게하기 위해 활성층을 두껍게 할 필요가 있고, 그 결과 발진되는 레이저광의 수직방향 방사각 θ가 커진다. 그러나, 본 발명에 있어서는, 가포화 흡수막의 구성 및 사이즈는 활성층의 구성 및 사이즈와 독립적으로 결정되어, 안정한 자려발진을 실현하기 위해 활성층을 두껍게 할 필요가 없다.
또한, 종래 기술에서는, 제2클래드층의 도핑레벨을 높게할 수 없기 때문에, 캐리어의 오버플로우가 발생하여 고온에서의 동작이 곤란하다. 그러나, 본 발명의 구성에서는 제2클래드층의 도핑레벨을 높게할수 있기 때문에, 캐리어의 오버플로우를 억제하여 고온(예컨대, 약 60℃이상)에서의 동작이 가능하게 된다.
또한, 상기 실시예 1 및 2에 있어서 활성충으로 벌크층을 사용하고 있으나, 다중 양자 웰(MQW)층을 사용해도 좋다. 또한, 활성층이 광가이드층에 의해 협지된 SCH(Separation Confinement Heterostructure) 구조를 채용할 수도 있다.
GaAs 매립층 대신, AlGaAs 매립층을 사용할 수도 있다. 또한, 이와 같은 매립층 대신 저항율이 높은 전류차단층을 설치해도 좋다.
각 반도체층의 도전형은, 상기 각 실시예에서 설명한 경우에 한정되지 않고 이들과 반대의 도전형이라도 좋다.
이상 설명한 바와 같이, 본 발명에 의하면, 가포화 흡수막의 구조 및 사이즈를 활성층의 두께와 구조에 의존하지 않고, 독립적으로 결정할 수 있다. 또한, 제2클래드층의 도핑레벨을 높일 수 있다. 따라서, 본 발명에 의하면 발진되는 레이저광의 수직방향 방사각 θ를 작게 유지한 상태로, 고온에서 안정하게 동작하는 저잡음의 자려발진형 반도체 레이저장치를 제공할 수 있다.
본 발명의 범위 및 정신으로 부터 벗어나지 않고 여러 변형이 당업자에 의해 실시될 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 전술한 기재에 한정되지 않으며, 보다 넓게 해석되어야 할 것이다.
Claims (7)
- 제1도전형의 반도체기판; 및 상기 반도체기판상에 제공된 적어도 활성층을 포함하는 적층구조를 구비하고, 상기 적층구조는, 상기 활성층의 하방에 제공된 제1도전형의 제1클래드층; 상기 활성층의 상방에 제공된 스트라이프형 리지부분을 갖는 제2도 전형의 제2클래드층; 상기 제2클래드층상에 제공된 가포화 흡수막으로, 상기 가포화 흡수막은 광여기 캐리어를 축적하는 축적영영을 갖고, 상기 축적영역은 상기 제2클래드층의 표면으로부터 떨어진 위치에 제공되는 가포화 흡수막; 을 포함하며, 상기 가포화 흡수막은, 제1밴드갭을 갖는 제1장벽 반도체층; 상기 제1밴드갭보다 작은 제2밴드갭을 갖는 웰 반도체층; 및 상기 제2밴드갭보다 큰 제3밴드갭을 갖는 제2장벽 반도체층을 포함하며, 상기 제1장벽 반도체츠이 두께는, 상기 축적영역중의 광여기 캐리어가 상기 가포화 흡수막과 상기 제2클래드층간의 계면에 존재하는 비발광 결합중심을 통해 재결합하지 않도록 설정되는 자려발진형 반도체 레이저장치.
- 제1항에 있어서, 상기 제1장벽 반도체층의 두께는 약 1Onm이상인, 자려발진형 반도체 레이저장치.
- 제1항에 있어서, 상기 제1장벽 반도체층은 제1AlGaAs층으로 형성되고, 상기 웰 반도체층은 GaAs층으로 형성되어 상기 축적영역으로서 기능하며, 상기 제2장벽 반도체층은 제2AlGaAs층으로 형성되는, 자려발진형 반도체 레이저장치.
- 제1항에 있어서, 상기 가포화 흡수막은 다중 양자 웰구조를 갖고, 이 다중 양자 웰구조중의 복수의 웰층이 상기 축적영역으로서 기능하는; 자려발진형 반도체 레이저장치.
- 제1항에 있어서, 상기 가포화 흡수막상에 게공된, 레이저광을 흡수하기 위한 반도체 매립층을 더 포함하는, 자려빌진형 반도체 레이저장치.
- 제5항에 있어서, 상기 반도체 매립층은 GaAs층으로 형성되는, 자려발진형 반도체 레이저장치.
- 제1항에 있어서, 상기 제2클래드층에는; 약 1 × 1O18cm-3이상의 농도로 제2도전형 불순물이 도핑되는, 자려발진형 반도체 레이저장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33969795A JP3199158B2 (ja) | 1995-12-26 | 1995-12-26 | 半導体レーザ装置 |
JP95-339697 | 1995-12-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100262291B1 true KR100262291B1 (ko) | 2000-07-15 |
Family
ID=18329949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960071276A KR100262291B1 (ko) | 1995-12-26 | 1996-12-24 | 자려발진형 반도체 레이저장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6002701A (ko) |
EP (1) | EP0782230B1 (ko) |
JP (1) | JP3199158B2 (ko) |
KR (1) | KR100262291B1 (ko) |
DE (1) | DE69615331T2 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3045104B2 (ja) * | 1997-05-21 | 2000-05-29 | 日本電気株式会社 | 半導体レーザ |
JP4147602B2 (ja) * | 1998-02-02 | 2008-09-10 | ソニー株式会社 | 自励発振型半導体レーザ |
JP2000174385A (ja) * | 1998-07-15 | 2000-06-23 | Sony Corp | 半導体レ―ザ |
DE60031819T2 (de) | 1999-09-27 | 2007-09-13 | Sanyo Electric Co., Ltd., Moriguchi | Halbleiterlaservorrichtung und Herstellungsverfahren |
JP2002198614A (ja) * | 2000-12-25 | 2002-07-12 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
JP3763459B2 (ja) * | 2001-06-26 | 2006-04-05 | シャープ株式会社 | 半導体レーザ素子及びその製造方法 |
JP2004165481A (ja) | 2002-11-14 | 2004-06-10 | Sharp Corp | 自励発振型半導体レーザ |
GB2400234A (en) * | 2003-04-02 | 2004-10-06 | Sharp Kk | Semiconductor device and method of manufacture |
JP4551121B2 (ja) * | 2004-05-24 | 2010-09-22 | シャープ株式会社 | 半導体レーザ装置 |
JP2006032623A (ja) * | 2004-07-15 | 2006-02-02 | Sharp Corp | 半導体レーザ素子の製造方法 |
JP2010123630A (ja) | 2008-11-17 | 2010-06-03 | Nec Electronics Corp | 半導体レーザ及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416790A (en) * | 1992-11-06 | 1995-05-16 | Sanyo Electric Co., Ltd. | Semiconductor laser with a self-sustained pulsation |
JPH07193316A (ja) * | 1993-12-27 | 1995-07-28 | Sony Corp | 半導体レーザ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111469A (en) * | 1989-08-15 | 1992-05-05 | Sony Corporation | Semiconductor laser |
DE69129181T2 (de) * | 1990-11-29 | 1998-10-08 | Toshiba Kawasaki Kk | Optische Halbleitervorrichtung |
JP3098827B2 (ja) * | 1991-12-05 | 2000-10-16 | 松下電子工業株式会社 | 半導体レーザ装置 |
JP3281666B2 (ja) * | 1993-03-02 | 2002-05-13 | 三洋電機株式会社 | 半導体レーザ |
-
1995
- 1995-12-26 JP JP33969795A patent/JP3199158B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-20 US US08/771,150 patent/US6002701A/en not_active Expired - Fee Related
- 1996-12-23 DE DE69615331T patent/DE69615331T2/de not_active Expired - Fee Related
- 1996-12-23 EP EP96309435A patent/EP0782230B1/en not_active Expired - Lifetime
- 1996-12-24 KR KR1019960071276A patent/KR100262291B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416790A (en) * | 1992-11-06 | 1995-05-16 | Sanyo Electric Co., Ltd. | Semiconductor laser with a self-sustained pulsation |
JPH07193316A (ja) * | 1993-12-27 | 1995-07-28 | Sony Corp | 半導体レーザ |
Also Published As
Publication number | Publication date |
---|---|
JPH09181389A (ja) | 1997-07-11 |
DE69615331D1 (de) | 2001-10-25 |
EP0782230A1 (en) | 1997-07-02 |
US6002701A (en) | 1999-12-14 |
EP0782230B1 (en) | 2001-09-19 |
JP3199158B2 (ja) | 2001-08-13 |
DE69615331T2 (de) | 2002-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10126010A (ja) | 半導体レーザ装置の製造方法 | |
KR100262291B1 (ko) | 자려발진형 반도체 레이저장치 | |
JPH0143472B2 (ko) | ||
KR100486470B1 (ko) | 반도체레이저소자 | |
US20150340840A1 (en) | Semiconductor laser | |
US20060209914A1 (en) | Semiconductor device and manufacturing method thereof | |
US6298077B1 (en) | GaInAsP/AIGaInP laser diodes with AIGaAs type II carrier blocking layer in the waveguide | |
US6055255A (en) | Semiconductor laser device and method for producing the same | |
JP2008172188A (ja) | 多波長量子ドットレーザ素子 | |
JPH1098233A (ja) | 半導体レーザおよびその製法 | |
KR100495220B1 (ko) | 고차모드 흡수층을 갖는 반도체 레이저 다이오드 | |
EP0915542B1 (en) | Semiconductor laser having improved current blocking layers and method of forming the same | |
JP3658048B2 (ja) | 半導体レーザ素子 | |
US7738521B2 (en) | Semiconductor laser device | |
US5917846A (en) | Optical Semiconductor device with carrier recombination layer | |
JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JP3572157B2 (ja) | 半導体レーザ素子 | |
JP3752306B2 (ja) | 半導体レ−ザ | |
JP3648357B2 (ja) | 半導体レーザ素子の製造方法 | |
JP4544665B2 (ja) | 半導体レーザ | |
JPH07202346A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH11168256A (ja) | 発光素子及びその製造方法 | |
JPH10326945A (ja) | 半導体発光装置及びその製造方法 | |
JPH05160509A (ja) | 量子井戸構造埋め込み半導体レーザ | |
JPH0685379A (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080425 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |