KR100258751B1 - 금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법 - Google Patents
금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법 Download PDFInfo
- Publication number
- KR100258751B1 KR100258751B1 KR1019970029303A KR19970029303A KR100258751B1 KR 100258751 B1 KR100258751 B1 KR 100258751B1 KR 1019970029303 A KR1019970029303 A KR 1019970029303A KR 19970029303 A KR19970029303 A KR 19970029303A KR 100258751 B1 KR100258751 B1 KR 100258751B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- layer
- forming
- memory device
- nonvolatile memory
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 239000012212 insulator Substances 0.000 title description 4
- 239000000463 material Substances 0.000 claims abstract description 21
- 230000010287 polarization Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 4
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000007667 floating Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000011109 contamination Methods 0.000 claims 2
- 230000000295 complement effect Effects 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 14
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 7
- 230000001066 destructive effect Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 229910003446 platinum oxide Inorganic materials 0.000 abstract description 3
- 229910018921 CoO 3 Inorganic materials 0.000 abstract description 2
- 239000000356 contaminant Substances 0.000 abstract description 2
- 230000014759 maintenance of location Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
새로운 강유전체 메모리 소자가 개시된다. 강유전체 재료는 1012스위칭 사이클까지 거의 분극 피로 현상을 보이지 않으며, 긴 보유도 (retention) 및 최소의 임프린트 성향을 나타내어, 스위칭을 위한 저포화전압을 가진 비휘발성의 비파괴 판독 메모리 소자를 가능케 한다. 메모리 소자는 종래의 CMOS 트랜지스터 기술을 사용하여 제조될 수 있으며, 금속 전극들 사이에 SrBi2Ta2O9을 포함하며, 강유전체층으로부터의 오염물 이동으로부터 기판을 보호하기 위해, 산화물 즉 종래의 SiNxOy층 또는 SiO2-Si3N4이중층을 선택적으로 포함할 수 있다.
백금 또는 금속 산화물 재료 (예를 들면, RuO2, IrO2, LaxSr1-xCoO3) 가 전극으로 사용되며, 하부 전극 위쪽에 형성되는 강유전체층을 위한 격자 매칭 재료를 제공한다. SrBi2Ta2O9또는 층상 페로브스카이트족의 다른 강유전체 소자의 형성 공정은 종래의 CMOS 트랜지스터 공정과 융합될 수 있다.
Description
본 발명은 금속-강유전체-금속-절연체(SiNxOy)-반도체(Si) (MFMIS) 구조를 기본으로 한 새로운 타입의 비휘발성 메모리 (NVM) 에 관한 것이다. 특히, 본 발명은 새로운 NVM 메모리 셀 구조, 즉, 새로운 강유전체 재료를 사용한 강유전체 전계 효과 트랜지스터 (FEFET) 에 관한 것이다.
최근, NVM 동작을 위해 강유전체 재료를 사용하는 것에 대해 관심이 집중되고 있다. 데이터가 종래의 전원 전압 (3∼5V) 에서 고속 (1∼100ns) 으로 기입될 수 있기 때문에, 비휘발성 강유전체 RAM (FERAM) 이 바람직하다. 그러나, FERAM 은, 재기입이 수반되는 파괴 판독 (destructive readout) 을 사용하기 때문에, 판독/기입 사이클이 제한된다는 문제점이 있다. 무선 통신에서 사용되는 플래시메모리 등과 같이 CMOS 기술을 기본으로 한 종래의 NVM 은 비교적 느린 기입 속도 (∼1ms) 및 약 106의 판독/기입 사이클 성능을 가진다. 비휘발성 메모리 응용을 위해서, 고속 판독/기입 성능 및 최소 1010판독/기입 사이클이 요구된다.
강유전체 재료는 (1) 전기장이 없는 상태에서도 정보를 잃지 않게 하는 두 개의 안정된 잔류 분극 (±Pr) 을 유지하는 특성 및, (2) 전압 인가에 의해 잔류 분극을 +Pr(1) 로부터 -Pr(0) 으로 또는 그 역방향 링크향으로 반전시킬 수 있다는 특성을 가지기 때문에, 메모리 응용에 사용하기에 적합하다. 통상적으로 사용되는 강유전체 재료로는 PbZrTiO3(PZT로도 알려져 있음) 가 있다. 이 재료는 약 ε = 1000 의 비교적 높은 유전 상수를 갖는다. 종래의 강유전체 메모리의 단점은 비교적 적은 사이클 (예를 들면, 106사이클) 후에도 피로 현상으로 인하여 스위칭 전하량 사용에 따라 감소된다는 것이다.
강유전체 메모리에는 두 가지 타입이 있다. 하나의 타입은 강유전체 박막 커패시터 메모리 소자가 종래의 CMOS 트랜지스터 기술로 집적되는 장치로 구현된다. 이 구성은 예를 들면, 파괴 판독만을 하는 강유전체 RAM (FERAM)을 제공하고, 따라서 비교적 제한된 유용성을 가질 뿐이다. 다른 타입의 강유전체 메모리는 금속-강유전체-실리콘 구조 (소위 MFS FET 또는 FEFET)를 가지는 비휘발성 메모리 장치이다. 종래의 CMOS FET 에 비해, FEFET 구조는 SiO2 절연층 대신에 트랜지스터내에 강유전체 박막을 가진다. FEFET 구조는 강유전체막의 분극 방향의 변화가 채널 도전성을 바꾸기 때무네 유용한 NVM 소자가 될 수 있다. 즉, 정보를 유지하기 위해 전계 또는 전압이 인가될 필요가 없다. 정보가 FERAM 장치내의 커패시터상에서처럼 전하가 아닌 분극 방향으로서 저장되기 때문에 FEFET 장치에서는 비파괴 판독이 가능해진다. FEFET 메모리 동작 속도 (액세스 및 기입 속도) 는 100ns 이하이고 강유전체막의 분극의 스위칭 시간에 의해 결정된다.
종래의 MFS FET 구조는 Pb, Ti 및 강유전체 재료의 다른 성분이 인접한 Si 또는 SiO2층으로 확산하는 것과 같은 몇 가지 문제를 갖는다. 확산의 결과, 강유전체-Si 경계면에서의 트랩 밀도가 장치의 스위칭을 방해할 정도로 높은 레벨인 약 1016까지 급격히 증가한다. 이 문제를 해결하기 위해, 강유전체막과 실리콘층 사이의 버퍼층으로 기능하는 CaF2또는 MgAl2O3층을 실리콘층 상에 형성하여 이루어지는 금속-강유전체-절연체 구조가 제안되었다. 또 다른 접근 방법으로 실리콘층상에 에피택시얼 강유전체 BaMnF4막을 성장시키는 것이 제안되었다. 이는 FET 의 게이트 구조의 형성 공정의 일부로 행해질 수 있다. 그러나, 이러한 대안적 구조들은 모두 제조하기가 비교적 어렵고 고가의 분자 빔 에피택시 처리를 요한다.
PZT 강유전체는 이온성 오염물인 Pb, Ti 또는 Zr 등과 같은 금속의 공급원으로 작용하려은 경향 때문에, 특정 메모리 응용에서 사용하는 것이 바람직하지 않을 수 있다. PZT 강유전체 재료는 또한 높은 유전 상수 (εF= 1000) 때무에 MFMIS 구조를 채택한 NVM 에 바람직하지 않다. 2V 의 스위칭 전압을 인가하면, 10nm 의 SiO2막에 25V (Eox=Vox/tox=25MV/cm) 가 인가되는데, 이는 SiO2막으로서는 매우 가혹한 조건이다. 소콧트 등은 사이언스지 (Vol.246, p 1400∼1405, 1989년 12월)에서 PZT 막에서의 피로 현상과 관련된 여러 문제를 거론하였다.
SrBi2Ta2O9는 저전압에서 스위칭시키기 쉬운 극성 재료로서 파괴 판독이 가능한 FERAM 소자에 사용되어 왔지만, MFMIS FET 장치에는 지금까지 사용되지 않았다.
그러므로, 낮은 유전 상수와 항전장 (coercive field)을 가진 강유전체 재료가 비파괴 판독 성능을 가지고 고속이며 정보를 오래 보유할 수 있는 MFMIS FET 메모리 장치를 구현하기 위해 필요하다.
도 1 은 본 발명에 따른 MFMIS FET 구조의 개략도.
도 2 는 직렬로 연결된 두 개의 커패시터 (강유전체층의 커패시터 C1 및 산화질화물층의 커패시터 C2) 를 도시한 본 발명에 따른 MFMIS FET 구조의 전기적 등가도의 개략도.
도 3a 및 3b 는 본 발명에 따른 MFMIS FET 구조에 있어서의 "온" 및 "오프" 상태 각각의 개략도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : n-MFMIS FET 장치 12, 18 : 전극
14 : 강유전체층 19 : 확산 배리어층
20 : 채널 22 : 소오스 영역
24 : 드레인 영역 26 : 실리콘 기판
이러한 문제 및 다른 문제를 해결하기 위해서, 새로운 강유전체 메모리 소자가 제안된다. 본 발명에 따른 메모리 소자는 종래의 CMOS 트랜지스터 기술을 사용하여 제조될 수 있으며, 일반적으로 종래의 SiNxOy층 또는 SiO2와 Si3N4의 이중층 구조, 금속 전극 및 SrBi2Ta2O9강유전체 박막을 포함한다.
본 발명에 따른 MFMIS (금속-강유전체-금속-절연체-반도체) FET 구조는 여러 가지 이점을 가진다. 먼저, 부가적인 층이 종래의 FET 구조 위쪽에 더해지기 때문에, 종래의 CMOS 트랜지스터 공정이 사용될 수 있다. 둘째로, 하부 전극으로 기능하는 백금 및/또는 금속 산화물이 그 위에 형성되는 강유전체층에 대한 격자 매칭 재료를 제공할 수 있다. 셋째, 피로 현상이 없는 SrBi2Ta2O9 가 비교적 낮은 유전 상수 (ε≒100)를 갖기 때문에 강유전체로 사용될 수 있다. 피로 현상이 없다는 특성은 종래의 부유게이트 EEPROM 장치에 필요했던 전하 펌프를 사용하지 않고도 표준 전원 전압 (3-5V)에서 고속 (≤100ns) 의 기입 동작을 위한 높은 내구력 (≥ 1012사이클)을 가능하게 한다. 넷째, SrBi2Ta2O9또는 층상 패로브스카이트족의 다른 강유전체 재료의 형성 공정은 종래의 CMOS 트랜지스터 공정에 용이하게 융합된다. 다섯째, 강유전체층의 하부층인 금속성 전극 및 실리콘 산질화물 또는 SiO2-Si3N4이중층이 실리콘 또는 산화물층으로의 확산에 대한 내성을 향상시킨다 (이 목적을 위해, 실리콘 질화물 (Si3N4) 이 실리콘 산화물과 함께 사용될 수 있음).
본 발명에 따른 새로운 메모리 소자의 구조는 실리콘층 위쪽에 형성된 얇은 열 산질화막을 가진 CMOS FET 를 포함할 수 있다. SiNxOy또는 SiO2-Si3N4막이 장치의 핫 캐리어 (hot carrier) 에 대한 내성을 향상시키고, 유전 항복 전압을 증가시키며, 방사선에 의해 발생되는 트랩 빌드업 (buildup)을 감소시키고, 확산을 감소시키며, 게이트 산화물에 대한 플라즈마 손상을 감소시킨다는 점에서 SiO2보다 더 바람직하다. 금속 전극은 부유게이트 및 하부 전극으로 기능한다. 백금 또는 금속 산화물 (예를 들면, RuO2, IrO2, LaxSr1-xCoO3) 로 된 적당한 전극이 RF 스퍼터링에 의해 형성될 수 있다.
본 발명에 따른 MFMIS FET 구조를 형성하기 위한 예시적인 방법은 하기와 같다. 예를 들면, CMOS 트랜지스터 구조 위쪽에 형성된 하부 전극상에 강유전체막이 형성된다. 강유전체층은 실리콘상에 유기금속 용액을 스핀 코팅한 후에 산화시킴으로써 형성될 수 있다 (이 주지된 과정의 부가적인 세부 사항은 Paz de Araujo 등에 의한 PCT 출원 번호 WO93＼12542 (1993년 6월 24일) 및, 존 주니어 등에 의한 Thin Solid Film (Vol.270, p 584, 1995년) 지의 "저전압 및 저전력 응용을 위한 강유전체 비휘발성 메모리" 에 개시되어 있음). 상부 전극은 강유전체 박막상에 증착된다.
본 발명에 따른 구조로 형성된 Pt/SrBi2Ta2O9/Pt 커패시터는 NVM 응용을 위한 우수한 파라미터, 즉 2-4V 범위의 저포화전압 및 25kV/cm 이하의 항전장을 가진다. 또한, 이 강유전체 재료는 1012스위칭 사이클까지는 실질적으로 분극 피로 현상이 없으며, 정보를 오래 보유할 수 있고, 최소의 임프린트 (imprint) 성향을 나타낸다.
도 1 에 나타난 바와 같이, 본 발명에 다른 MFMIS FET 장치 (10) 는 일반적으로 상부 전극 (12) 과 하부 전극 (18), 강유전체층 (14) 및 실리콘 기판 (26)과 상유전체층 (14) 사이의 확산 배리어층 (19)을 포함한다.
금속성 전극은 백금으로 이루어지는 것이 적당하며, 백금 하부 전극은 약 1000Å, 백금 상부 전극 (12) 은 약 500Å 두께인 것이 바람직하다. 강유전체층 (14) 의 두께는 그 유전 상수 및 항전장에 의존한다. 즉, SrBi2Ta2O9의 경우, 5V 스위칭 전압을 사용할 때의 적당한 두께는 약 3000Å 내지 4000Å 이다. 3V 스위칭 전압에 대해서는, 약 2000Å 내지 2500Å 의 두께가 적당하다. 층상 페로브스카이트 구조를 가진 강유전체 재료가 바람직하며, 이 중 SrBi2Ta2O9가 특히 바람직하다. 100 내지 200Å 두께의 실리콘 산질화물이 확산 배리어 (19)로 사용될 수 있다. SiO2층과 그에 인접한 Si3N4의 층으로 된 이중층이 충분한 총유전 상수를 제공하는 한, 확산 배리어 (19)는 이러한 이중층으로 이루어질 수 있다.
도 2 에 도시된 바와 같이, MFMIS FET 구조는 직렬로 연결된 두 개의 커패시터 (강유전체층의 커패시터 C1 과 산질화물의 커패시터 C2) 와 전기적으로 등가이다 (간략화를 위해서 Si 공핍층의 커패시터를 무시함). 바이어스 전압 V 가 두 개의 커패시터 사이에 인가되면, 강유전체층에는 VF가 걸리고, 산질화물에는 Vox가 걸린다. VF및 Vox사이의 관계는 하기와 같다.
εFVFtox= εoxVoxtF, V=VF+Vox
여기서, εF및 εox는 강유전체와 SiNxOy막의 유전상수이고 tF및 tox는 각각의 막 두께이다. tF가 200nm 이고, tox는 10nm (εox=4) 이며, VF와 Vox사이의 관계는 하기와 같다.
VF/Vox= 20 × (εox/εF) = 80/εF
스위칭을 일으키기 위해 강유전체에 2V (100kV/cm)를 인가하면, SiNxOy(SrBi2Ta2O9의 경우 εF=100) 상에 2.5MV/cm 의 전기장이 가해진다. 고품질의 SiNxOy또는 SiO2-Si3N4이중층 구조가 상호 확산을 방지하고 게이트 절연체의 유전상수를 증가시키기 위해 사용된다.
n-MFMIS FET 장치 (10) 의 동작 원리가 도 3a 및 3b 를 참조로 하여 설명된다. 일반적으로, 본 발명에 따른 장치의 동작은 본 발명이 실질적으로 더 빠른 판독/기입 동작 속도와 훨씬 더 높은 판독/기입 사이클 성능을 가진다는 것을 제외하면 CMOS 플래시 NVM 과 유사하다.
충분히 큰 포지티브 바이어스 Vg 가 상부 전극 (제어 게이트) (12) 에 인가되면, 강유전체층 (14) 의 분극은 도 3a 에 도시된 아래 방향의 화살표 (16) 의 방향으로 되어, 하부 전극 (부유게이트) (18) 과 확산 배리어층 (19) 내에서 해당하는 전하 분포를 발생시킨다.
하부 전극/부유게이트 (18) 및 확산 배리어층 (19) 내의 전하 분포로 인하여, 표면 반전층 (또는 "채널") (20) 이 실리콘층 (26) 내의 소오스 영역 (22) 과 드레인 영역 (24) 사이에 형성된다. 결과적으로, 두 개의 영역, 즉 소오스 영역 (22) 과 드레인 영역 (24) 이 채널 (20) 에 의해 접속되어, MFMIS FET 장치 (10) 는 "온" 상태가 된다. 게이트 바이어스 Vg 의 제거 후에도, MFMIS FET (10) 는 강유전체층 (14) 의 잔류 분극 때문에 "온" 상태로 남아 있게 된다.
네거티브 게이트 바이어스 Vg 가 인가되면, 강유전체 분극의 방향은 반전하고 (강유전체층 (14)에서 위쪽 방향의 화살표 (16) 로 표시됨), 다수의 캐리어 (홀) 가 확산 배리어층 (19) 과 실리콘층 (26) 의 경계면에 축적된다 (도 3b). 이 경우, 소오스-대-드레인 전극은 역방향 링크향-대-역방향으로 접속된 두 개의 p-n 접합과 등가가 되기 때문에, MFMIS FET (10) 는 "오프" 상태에 있게 된다. 강유전체층 (14) 의 스위칭된 잔류 분극으로 인해, 바이어스 전압이 0V 로 증가하여도, MFMIS FET 는 "오프" 상태로 남아 있게 된다.
상기 설명된 바와 같이, CMOS 플래시 메모리와는 다르게, 본 발명의 MFMIS FET 장치는 핫 전자 펌프가 필요 없으며, 따라서 1012사이클까지 저전압, 비파괴 및 고속 (∼100ns) 판독/기입이 가능한 정도의 내구성을 실현할 수 있다. 이런 방식으로, 본 발명에 따른 비휘발성 메모리 장치는 커패시터상의 전하가 아닌 분극 방향 (채널 도전성) 으로서 정보를 저장한다. 정보가 전하가 아닌 분극 방향으로 저장되기 때문에, 판독이 비파괴적으로 이루어질 수 있다. 상기 설명된 바와 같이 MFMIS FET 가 온 인지 오프 인지를 감지함으로써 판독이 이루어진다.
본 발명은 상기 바람직한 실시예를 참조로 설명되었지만, 이러한 예는 예시적인 것이며 제한하려는 의도가 아니며, 본 발명의 범위 및 원리내의 많은 변형이 관련 기술분야의 당업자들에 의해 쉽게 행해질 수 있으며 첨부된 청구항이 이러한 변형을 포함하는 것으로 해석되어야 한다.
MFMIS FET 형 비휘발성 메모리 장치에 SrBi2Ta2O9또는 층상 페로브스카이트 구조를 가지는 강유전체 재료로 이루어지는 강유전체층과 SiNxOy또는 SiO2-Si3N4이중층으로 된 절연막을 사용함으로써, 1012사이클까지 비파괴 및 고속 (∼100ns) 판독/기입이 가능할 정도로 피로 특성을 개선할 수 있으며, 3V 내지 5V 의 낮은 스위칭 전압에서도 반전 동작이 가능하게 할 수 있다.
Claims (6)
- 비파괴 판독을 하는 강유전체 비휘발성 메모리 장치로서,소오스 및 드레인 영역을 가진 실리콘 기판;상부 전극 및 트랜지스터의 부유게이트인 하부 전극 사잉에 층상 페로브르카이트 구조를 가진 강유전체 재료를 포함하는 강유전체층을 형성시킨 강유전체 커패시터; 및상기 실리콘 기판과 상기 하부 전극 사이에 형성되어, 상기 강유전체층으로부터 확산되는 원소들로부터 상기 기판을 보호하는 게이트 절연층으로서, 상기 강유전체층에 걸리는 전압이 상기 게이트 절연층에 걸리는 전압보다 크도록 상기 메모리 장치에 걸리는 전압을 분배할 수 있을 정도의 유전 상수를 가지는 게이트 절연층을 구비하는 것을 특징으로 하는 강유전체 비휘발성 메모리 장치.
- 제 1 항에 있어서, 상기 강유전체층이 2000Å 내지 4000Å 의 두께를 가진 SrBi2Ta2O9이며, 장치 스위칭 전압이 3V 내지 5V 인 것을 특징으로 하는 강유전체 비휘발성 메모리 장치.
- 제 1 항에 있어서, 상기 게이트 절연층이 SiNxOy층을 구비하는 것을 특징으로 하는 강유전체 비휘발성 메모리 장치.
- 비휘발성 메모리 소자에 정보를 저장하고 상기 비휘발성 메모리 소자로부터 정보를 비파괴 판독하는 방법으로서,상기 비휘발성 메모리 소자에 바이어스 전압을 가하여 분극 방향의 형태로 정보를 저장하는 단계로서, 소오스 및 드레인 영역을 가진 실리콘 기판, 상부 전극 및 트랜지스터의 부유게이트인 하부 전극 사이에 SrBi2Ta2O9또는 층상 페로브스카이트 구조를 가지는 강유전체 재료를 포함하는 강유전체층을 형성시킨 강유전체 커패시터, 및 상기 강유전체층으로부터 상기 실리콘 기판으로의 원소들의 확산을 방지하기 위해 상기 실리콘 기판과 상기 하부 전극 사이에 형성되는 확산 배리어를 구비하는 상기 비휘발성 메모리 소자에 있어서의 상기 확산 배리어가 충분한 유전 상수를 가져 상기 강유전체층에 걸리는 전압이 상기 확산 배리어에 걸리는 전압보다 크도록 상기 바이어스 전압을 분배하며, 상기 강유전체층에 분배된 전압에 의해 상기 강유전체층이 일 방향으로 분극되는 단계; 및상기 트랜지스터가 "온" 상태인지 "오프" 상태인지를 결정함으로써 상기 저장된 정보를 비파괴 판독하는 단계를 구비하는 것을 특징으로 하는 정보 저장 및 비파괴 판독 방법.
- 기판내의 서로 이격된 확산 영역들 사이에 채널 영역을 정의하기 위해 상기 확산 영역들을 상기 기판내에 형성하는 단계;상기 채널 영역을 오염으로부터 보호하기 위해 상기 채널 영역 위쪽에 제 1 층을 형성하는 단계;상기 제 1 층 위쪽에 부유게이트 도전층을 형성하는 단계;상기 도전층상에 강유전체층을 형성하는 단계; 및상기 강유전체층상에 상부 도전성 전극을 형성하는 단계를 구비하는 강유전체 비휘발성 메모리 소자의 제조 방법으로서,상기 제 1 층의 형성 단계가 상기 강유전체층에 걸리는 전압이 상기 제 1 층에 걸리는 전압보다 크도록 상기 메모리 소자에 인가되는 전압을 분배할 수 있을 정도의 유전 상수를 가진 제 1 층을 형성하는 것을 포함하며, 상기 강유전체층 형성 단계가 SrBi2Ta2O9또는 층상 페로브스카이트 구조를 가지는 강유전체 재료를 형성하는 것을 포함하는 것을 특징으로 하는 강유전체 비휘발성 메모리 소자의 제조 방법.
- 실리콘 기판상에 상보성 금속-산화물 반도체 트랜지스터를 형성하는 단계;상기 트랜지스터를 오염으로부터 보호하기 위해 상기 트랜지스터상에 산화물층을 형성하는 단계;상기 산화물층 위쪽에 부유게이트를 형성하는 단계; 및상기 부유게이트상에 강유전체층을 형성하는 단계를 구비하는 강유전체 비휘발성 메모리 소자의 제조 방법으로서,상기 산화물층의 형성 단계가 상기 강유전체층에 걸리는 전압이 상기 산화물층에 걸리는 전압보다 크도록 상기 메모리 소자에 인가되는 전압을 분배할 수 있을 정도의 유전 상수를 가진 산화물을 형성하는 것을 포함하며, 상기 강유전체층 형성 단계가 SrBi2Ta2O9또는 층상 페로브스카이트 구조를 가지는 강유전체 재료를 형성하는 것을 포함하는 것을 특징으로 하는 강유전체 비휘발성 메모리 소자의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US96-707,916 | 1996-09-10 | ||
| US08/707,916 US5877977A (en) | 1996-09-10 | 1996-09-10 | Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980024074A KR19980024074A (ko) | 1998-07-06 |
| KR100258751B1 true KR100258751B1 (ko) | 2000-06-15 |
Family
ID=24843666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970029303A KR100258751B1 (ko) | 1996-09-10 | 1997-06-30 | 금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5877977A (ko) |
| KR (1) | KR100258751B1 (ko) |
| DE (1) | DE19739673C2 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877428B1 (ko) | 2006-12-29 | 2009-01-08 | 서울시립대학교 산학협력단 | 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법 |
| KR20230069272A (ko) | 2021-11-11 | 2023-05-19 | 한국생산기술연구원 | 불감층 효과가 개선된 강유전체 전계효과 트랜지스터 및 이의 제조방법 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631804A (en) | 1995-11-13 | 1997-05-20 | Micron Technology, Inc. | Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer |
| US6048738A (en) * | 1997-03-07 | 2000-04-11 | Sharp Laboratories Of America, Inc. | Method of making ferroelectric memory cell for VLSI RAM array |
| JP3532747B2 (ja) * | 1997-12-09 | 2004-05-31 | 富士通株式会社 | 強誘電体記憶装置、フラッシュメモリ、および不揮発性ランダムアクセスメモリ |
| KR20000026967A (ko) | 1998-10-24 | 2000-05-15 | 김영환 | 반도체 장치의 커패시터 및 그 형성 방법 |
| DE19857038A1 (de) * | 1998-12-10 | 2000-06-29 | Siemens Ag | FEMFET-Vorrichtung und Verfahren zu deren Herstellung |
| US6688729B1 (en) * | 1999-06-04 | 2004-02-10 | Canon Kabushiki Kaisha | Liquid discharge head substrate, liquid discharge head, liquid discharge apparatus having these elements, manufacturing method of liquid discharge head, and driving method of the same |
| DE19946437A1 (de) * | 1999-09-28 | 2001-04-12 | Infineon Technologies Ag | Ferroelektrischer Transistor |
| JP2001102465A (ja) * | 1999-09-30 | 2001-04-13 | Rohm Co Ltd | 不揮発性メモリ |
| US6525357B1 (en) * | 1999-10-20 | 2003-02-25 | Agilent Technologies, Inc. | Barrier layers ferroelectric memory devices |
| US7030435B2 (en) * | 2000-08-24 | 2006-04-18 | Cova Technologies, Inc. | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
| WO2002071477A1 (en) | 2001-03-02 | 2002-09-12 | Cova Technologies Incorporated | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
| US7135734B2 (en) * | 2001-08-30 | 2006-11-14 | Micron Technology, Inc. | Graded composition metal oxide tunnel barrier interpoly insulators |
| DE10216614B4 (de) * | 2002-04-15 | 2004-06-17 | Infineon Technologies Ag | Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht |
| KR100449072B1 (ko) * | 2002-05-21 | 2004-09-18 | 한국전자통신연구원 | 강유전체 소자 및 그 제조 방법 |
| US7066088B2 (en) * | 2002-07-31 | 2006-06-27 | Day International, Inc. | Variable cut-off offset press system and method of operation |
| US6825517B2 (en) * | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
| US6714435B1 (en) * | 2002-09-19 | 2004-03-30 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
| US6888736B2 (en) * | 2002-09-19 | 2005-05-03 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
| US20040061990A1 (en) * | 2002-09-26 | 2004-04-01 | Dougherty T. Kirk | Temperature-compensated ferroelectric capacitor device, and its fabrication |
| TWI297802B (en) * | 2003-03-27 | 2008-06-11 | Univ Nat Taiwan | Method of fabricating two-dimensional ferroelectric nonlinear crystals with periodically inverted domains |
| US20090096009A1 (en) * | 2007-10-16 | 2009-04-16 | Promos Technologies Pte. Ltd. | Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate |
| US20090168635A1 (en) * | 2007-12-26 | 2009-07-02 | Quan Anh Tran | Memory Media Including Domains HavingTrapped Charges at a Top Region Thereof |
| JP5462889B2 (ja) | 2010-01-29 | 2014-04-02 | パナソニック株式会社 | 半導体記憶装置 |
| KR101087837B1 (ko) * | 2010-08-05 | 2011-11-30 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 형성 방법 |
| US9368581B2 (en) | 2012-02-20 | 2016-06-14 | Micron Technology, Inc. | Integrated circuitry components, switches, and memory cells |
| US9219225B2 (en) | 2013-10-31 | 2015-12-22 | Micron Technology, Inc. | Multi-bit ferroelectric memory device and methods of forming the same |
| US20160064510A1 (en) | 2014-08-26 | 2016-03-03 | Globalfoundries Inc. | Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof |
| US20160071947A1 (en) | 2014-09-10 | 2016-03-10 | Globalfoundries Inc. | Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material |
| US10038092B1 (en) * | 2017-05-24 | 2018-07-31 | Sandisk Technologies Llc | Three-level ferroelectric memory cell using band alignment engineering |
| US11107901B2 (en) | 2019-04-03 | 2021-08-31 | Sandisk Technologies Llc | Charge storage memory device including ferroelectric layer between control gate electrode layers and methods of making the same |
| US11469251B2 (en) | 2019-05-15 | 2022-10-11 | Sandisk Technologies Llc | Memory device using a multilayer ferroelectric stack and method of forming the same |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046043A (en) * | 1987-10-08 | 1991-09-03 | National Semiconductor Corporation | Ferroelectric capacitor and memory cell including barrier and isolation layers |
| US4888630A (en) * | 1988-03-21 | 1989-12-19 | Texas Instruments Incorporated | Floating-gate transistor with a non-linear intergate dielectric |
| JPH0336763A (ja) * | 1989-07-03 | 1991-02-18 | Hitachi Ltd | 半導体集積回路装置 |
| JP3307928B2 (ja) * | 1991-01-09 | 2002-07-29 | シーメンス アクチエンゲゼルシヤフト | メモリセル装置およびその作動方法 |
| EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
| US5218512A (en) * | 1991-08-16 | 1993-06-08 | Rohm Co., Ltd. | Ferroelectric device |
| JP3231856B2 (ja) * | 1991-10-31 | 2001-11-26 | 株式会社リコー | 画像形成装置 |
| JP3207227B2 (ja) * | 1991-11-08 | 2001-09-10 | ローム株式会社 | 不揮発性半導体記憶装置 |
| US5303182A (en) * | 1991-11-08 | 1994-04-12 | Rohm Co., Ltd. | Nonvolatile semiconductor memory utilizing a ferroelectric film |
| JP3130353B2 (ja) * | 1991-12-20 | 2001-01-31 | ローム株式会社 | 強誘電体膜を用いた装置の製造方法 |
| JP3270765B2 (ja) * | 1992-03-03 | 2002-04-02 | ローム株式会社 | 不揮発性記憶素子 |
| US5523964A (en) * | 1994-04-07 | 1996-06-04 | Symetrix Corporation | Ferroelectric non-volatile memory unit |
| JPH0745794A (ja) * | 1993-07-26 | 1995-02-14 | Olympus Optical Co Ltd | 強誘電体メモリの駆動方法 |
| JP3505758B2 (ja) * | 1993-12-28 | 2004-03-15 | ローム株式会社 | 不揮発性半導体メモリ |
| JP3570692B2 (ja) * | 1994-01-18 | 2004-09-29 | ローム株式会社 | 不揮発性メモリ |
| JP3136045B2 (ja) * | 1994-04-28 | 2001-02-19 | 沖電気工業株式会社 | メモリセルトランジスタ |
| JP3403507B2 (ja) * | 1994-07-13 | 2003-05-06 | シャープ株式会社 | 強誘電体記憶素子およびその製造方法 |
| US5524092A (en) * | 1995-02-17 | 1996-06-04 | Park; Jea K. | Multilayered ferroelectric-semiconductor memory-device |
-
1996
- 1996-09-10 US US08/707,916 patent/US5877977A/en not_active Expired - Lifetime
-
1997
- 1997-06-30 KR KR1019970029303A patent/KR100258751B1/ko not_active IP Right Cessation
- 1997-09-10 DE DE19739673A patent/DE19739673C2/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877428B1 (ko) | 2006-12-29 | 2009-01-08 | 서울시립대학교 산학협력단 | 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법 |
| KR20230069272A (ko) | 2021-11-11 | 2023-05-19 | 한국생산기술연구원 | 불감층 효과가 개선된 강유전체 전계효과 트랜지스터 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5877977A (en) | 1999-03-02 |
| KR19980024074A (ko) | 1998-07-06 |
| DE19739673C2 (de) | 2000-11-23 |
| DE19739673A1 (de) | 1998-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258751B1 (ko) | 금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법 | |
| US5623439A (en) | Ferroelectric memory device | |
| US7842989B2 (en) | Semiconductor memory cell and semiconductor memory array using the same | |
| US7034349B2 (en) | Ferroelectric transistor for storing two data bits | |
| US5679969A (en) | Ferroelectric based capacitor for use in memory systems and method for fabricating the same | |
| US6285577B1 (en) | Non-volatile memory using ferroelectric capacitor | |
| US6121648A (en) | Ferroelectric based memory devices utilizing hydrogen getters and recovery annealing | |
| US6584008B2 (en) | Ferroelectric non-volatile memory device including a layered structure formed on a substrate | |
| JPH11135737A (ja) | 電界効果トランジスタ | |
| WO2010131310A1 (ja) | 半導体メモリセルおよびその製造方法 | |
| KR19980018769A (ko) | 단일 트랜지스터형 강유전체 메모리의 데이터 라이탕방법 | |
| US5977577A (en) | Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation | |
| KR100609183B1 (ko) | 강유전성 트랜지스터, 저장 셀 시스템에서 그의 용도 및그의 제조 방법 | |
| US6194751B1 (en) | Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation | |
| US6888736B2 (en) | Ferroelectric transistor for storing two data bits | |
| US6614066B2 (en) | Ferroelectric transistor and memory cell configuration with the ferroelectric transistor | |
| KR20010051175A (ko) | 비휘발성 메모리에 적용 가능한 터널링 트랜지스터 | |
| EP1168454B1 (en) | Nonvolatile semiconductor memory | |
| JPH07202138A (ja) | 強誘電体記憶素子 | |
| KR19980067045A (ko) | 강유전체막을 구비한 전계형 트랜지스터 | |
| JP2000323669A (ja) | 半導体不揮発メモリ素子 | |
| JP4100958B2 (ja) | 強誘電体メモリ素子とその製造方法 | |
| Ishiwara | The FET-Type FeRAM | |
| KR19990016997A (ko) | 강유전체 에프이티(ｆｅｔ) | |
| JPH0831961A (ja) | 強誘電体記憶素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140227 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |