KR100252253B1 - 전기 소거식 프로그램어블 롬 - Google Patents
전기 소거식 프로그램어블 롬 Download PDFInfo
- Publication number
- KR100252253B1 KR100252253B1 KR1019970000069A KR19970000069A KR100252253B1 KR 100252253 B1 KR100252253 B1 KR 100252253B1 KR 1019970000069 A KR1019970000069 A KR 1019970000069A KR 19970000069 A KR19970000069 A KR 19970000069A KR 100252253 B1 KR100252253 B1 KR 100252253B1
- Authority
- KR
- South Korea
- Prior art keywords
- program
- voltage
- register
- write enable
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 프로그램을 위한 별도의 프로그램 전원제어가 필요 없는 전기 소거식 프로그램어블 롬(Electrically Erasable and Programmable Read Only Memory)에 관한 것으로, 발명은 메모리 영역중 소정의 영역에 위치하여, 해당 어드레스 신호의 입력시 선택되어 프로그램 인에이블/디스에이블(program enable/disable) 상태 설정을 위한 데이터(D0)를 입력받아 저장하는 레지스터(37)와, 상기 레지스터(37)의 출력과 기입 인에이블 신호(
Description
본 발명은 반도체 메모리 장치에 관한 것으로서, 구체적으로는 프로그램을 위한 별도의 프로그램 전원제어가 필요 없는 전기 소거식 프로그램어블 롬(Electrically Erasable and Programmable Read Only Memory)에 관한 것이다.
반도체 메모리는 크게 휘발성(volatile)인 램(RAM, read only memory)과 비 휘발성(non-volatile)인 롬(ROM, random access memory)의 두 가지로 나눌 수 있다. 휘발성은 메모리에 전원을 공급하지 않으면 저장된 정보가 상실되는 것을 말하며, 비 휘발성은 전원을 공급을 중단하여도 저장된 정보가 계속 유지되는 것을 말한다. 그러나 메모리에 배터리 등을 이용한 별도의 전원을 공급함으로서 휘발성 메모리를 비휘발성 메모리로 동작되도록 하는 방법도 있다.
한편, 비휘발성 메모리인 롬으로는 EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable and Programmable Read Only Memory), MASK ROM 등이 있다.
EPROM은 일단 정보가 저장(program)되면 일부 내용을 변경하거나 새로운 내용을 다시 저장할 수 없다. 저장된 정보의 내용을 변경하기 위해서는 반드시 EPROM에 저장된 정보를 모두 소거(erase)해야 한다. EPROM에 저장된 정보를 소거하는 방법은 메모리 표면에 있는 창(window)에 자외선(ultra-violet)을 일정시간 쬐어 주면 메모리 전 영역의 저장된 정보가 소거된다. 그리고 프로그램 시에는 별도로 프로그램을 위한 고전압인 프로그램 전압을 인가하여 프로그램을 한다. 이와는 다르게 MASK ROM의 경우는 정보가 일단 한번 저장되면 어떠한 방법으로도 그 내용을 변경할 수 없다. 따라서 재생을 위한 조치가 없으므로 비교적 가격이 저렴하다.
상기와 같은, EPROM의 경우 저장된 정보의 일부를 변경하기 위해 저장된 정보를 모두 소거한 후 다시 변경된 정보를 저장하는 것은 매우 번거롭다. 이러한 번거로움을 해결할 수 있는 것이 EEPROM이다.
EEPROM은 자외선 대신 일정 전압을 메모리에 인가하면 그 내용이 소거되며 다른 정보를 저장할 수 있다. 특히, 필요한 부분의 메모리 영역만을 선택적으로 변경할 수 있는 특징이 있다. 반면 많은 정보량을 저장할 수 없으며, 비교적 고가의 이다. 그러므로 정보량이 많지 않은 셋업(setup) 내용 등을 저장하는데 많이 사용되고 있다.
그리고 최근에는 플래시 메모리(flash memory)라는 것이 사용되는데 이것도 일종의 EEPROM이다. 데이터 기록을 한 바이트씩 할 수 있는 완벽한 (full-function)의 EEPROM은 한 비트를 기록하기 위해 여러 개의 트랜지스터를 이용해야 하지만 플래시 메모리는 한 개만 사용하므로 크기가 작고 가격도 저가이다. 그리고 플래시 메모리를 사용하기 위해서는 5V, 12∼13V의 이중전압이 필요하다.
한편, 이러한 EEPROM은 현재 수 바이트(byte)의 용량에서 수십 메가 비트(Mega bit)에 이르기까지 다양한 종류의 메모리가 사용되고 있다. 수 바이트 용량의 EEPROM의 경우 ASIC 칩(응용 주문형 집적회로; Application Specific Integrated Circuit chip)의 디폴트 셋업(default setup)등을 위하여 사용되며 병렬 데이터(serial data)의 입/출력 핀(In/Out pin)과 클락 핀(clock pin)등을 사용하여 클락에 따라 데이터를 전송하거나 받아들이도록 되어 있다. 그리고 수 메가 비트급의 EEPROM은 시스템의 펨웨어(firmware)를 저장하는 장치로 사용되며 대부분 5V∼12V의 프로그램 전압 핀(program voltage pin)을 별도로 가지며, 프로그램 할 경우 이 핀에 해당 전원을 인가한다.
도 1은 종래의 EEPROM 프로그램을 위한 전원공급회로의 일 예를 보여주는 회로도이다.
도 1에 도시된바와 같이, 수 메가 비트급의 EEPROM(10)의 프로그램 전원(Vpp, 12V)의 공급은 별도의 프로그램 전원 공급부(20)를 통하여 이루어진다. 프로그램 전원 공급부(20)는 트랜지스터를 사용하여 구성이 가능하며, 이 경우 트랜지스터의 베이스단자에 기입 인에이블 신호()를 인가함으로서 해당되는 프로그램 전원(Vpp, 12V)이 EEPROM(10)에 공급된다. 이에 따라 EEPROM(10)에 데이터의 기입이 가능하다. 이와 같이 프로그램 인에이블/디스에이블(program enable/disable)을 프로그램 전원 공급부(20)에 의해 프로그램 전원(Vpp, 12V)의 공급을 제어하였다.
그리고 프로그램 전원 공급부(20)와 같은 별도의 전원 공급을 위한 회로를 구성해야 하므로 부가적인 부품이 추가되어 전체적인 제품 가격의 상승 요인이 되는 문제점이 있어 왔다. 또한, 회로의 고장 등으로 프로그램 전원 공급부(20)의 동작에 에러가 발생하여 EEPROM(10)내의 데이터가 손실되는 경우가 발생 될 수 있다. 이와 같이 데이터가 손실된 경우, 이를 회로상에서 복원할 수 있는 방법이 없으므로, EEPROM(10)이 장착된 해당 장치를 폐기하거나, 별도의 수리를 해야 하는 문제점이 발생되고 있다.
본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로서, 외부에 구비되는 별도의 프로그램 전원 공급부가 필요 없이 프로그램이 가능한 EEPROM을 제공하는 데 있다.
도 1은 종래의 EEPROM 프로그램을 위한 전원공급회로의 일 예를 보여주는 회로도,
도 2는 본 발명의 실시예에 따른 EEPROM의 내부 회로도,
도 3은 도 2에 도시된 EEPROM의 메모리 멥.
*도면의 주요 부분에 대한 부호의 설명*
10, 30 : EEPROM 20 : 프로그램 전원 공급부
31 : EEPROM 블록 35 : 프로그램 제어블록
37 : 레지스터 39 : OR 게이트
40 : 데이터 버스 45 : 어드레스 버스
(구성)
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 전원 전압을 입력받아 정상 동작이 수행되고, 프로그램을 위한 프로그램 전압 및 기입 인에이블 신호가 입력될 때 프로그램이 가능한 전기 소거식 프로그램어블 롬은 : 메모리 영역중 소정의 영역에 위치하여, 해당 어드레스 신호의 입력시 선택되어 프로그램 인에이블/디스에이블 상태 설정을 위한 데이터를 입력받아 저장하는 레지스터와; 상기 레지스터의 출력과 기입 인에이블 신호를 입력받아 프로그램 인에이블/디스에이블 상태를 설정하는 프로그램 상태 설정부를 포함한다.
이 실시예에 있어서, 상기 레지스터는 상기 데이터를 입력 받으며, 상기 기입 인에이블 신호를 클럭신호로 하는 1비트 래치를 위한 플립 플롭이며; 상기 프로그램 상태 설정부는 상기 플립 플롭의 출력신호와 상기 기입 인에이블 신호를 입력 받는 OR 게이트를 구비한다.
이 실시예에 있어서, 프로그램 전압은 전원 전압과 동일 전압 또는 그 이상의 전압이다.
(작용)
상기와 같은 본 발명에 의하면, 내부의 메모리 영역에 할당된 레지스터에 저장된 데이터에 따라 프로그램 인에이블/디스에블 상태가 결정되고 프로그램 인에이블시에 기입 인에이블 신호를 입력하여 해당되는 프로그램이 가능해 진다.
(실시예)
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 EEPROM의 내부 회로도이고, 도 3은 도 2에 도시된 EEPROM의 메모리 멥(memory map)이다.
도 2에 도시된바와 같이, 본 발명의 실시예에 따른 EEPROM(30)은 메모리 어레이(memory array)와 기타 제어회로를 포함하는 EEPROM 블록(31)과, 레지스터(register, 37)와, OR 게이트(OR gate, 39)를 포함하는 프로그램 제어블록(35)으로 구성된다. 상기 레지스터(37)는 1 비트 래치(1 bit latch)를 위한 D 플리 플롭(D flip-flop)이다.
상기 레지스터(37)는 데이터 버스(data bus, 45)로부터 1비트 데이터, 예를 들면 D0비트에 의해 데이터가 입력되고, 이는 메모리를 제어하기 위한 해당 제어부(50)에 의해 제공되는 기입 인에이블 신호()에 의해 동기되어 1비트 데이터의 래치가 이뤄진다. 이어 상기 OR 게이트(39)는 상기 레지스터(37)의 출력과 상기 기입 인에이블 신호()를 입력받아 OR 연산하여 상기 EEPROM 블록(31)의 해당 로직으로 출력한다.
좀더 구체적으로, EEPROM(30)에 새로운 데이터가 기입되는 동작은 다음과 같다.
먼저, 상기 레지스터(37)를 설정하기 위해 상기 레지스터(37)에 할당된 어드레스를 지정한다. 즉, 어드레스 버스(address bus, 40) 통해 해당 어드레스 신호를 출력한다. 다시 말하면, 도 3에 도시된바와 같이, EEPROM(30)의 메모리 멥에서 상기 레지스터(37)에 해당되는 번지 0000에 해당되는 어드레스 신호를 출력한다. 이어 상기 데이터 버스(45)를 통하여 해당 데이터 D0='0'을 출력한다. 그리고 상기 제어부(50)는 기입 인에이블 신호()를 출력하여 상기 레지스터(37)로 입력된 데이터를 래치하여 '0'이 출력된다. 그러므로 상기 OR 게이트(39)의 출력은 '0'이 되어 EEPROM(10)은 프로그램이 가능한 상태가 된다.
이상과 같은 본 발명에 의하면, 회로 구성을 위하여 추가되는 트랜지스터 및 레지스터 등을 제거하여 고장의 확률을 저하시키고, EEPROM상의 데이터의 안전성을 확보 할 수 있고, 프로그램을 용이하다. 또한 기존 EEPROM의 프로그램을 위해 할당된 입출력 어드레스를 사용하지 않음으로 시스템의 입출력 어드레스 멥을 간단히 할 수 있다.
Claims (3)
- 전원 전압(Vcc)을 입력받아 정상 동작이 수행되고, 프로그램을 위한 프로그램 전압(Vpp) 및 기입 인에이블 신호()가 입력될 때 프로그램이 가능한 전기 소거식 프로그램어블 롬에 있어서:메모리 영역중 소정의 영역에 위치하여, 해당 어드레스 신호의 입력시 선택되어 프로그램 인에이블/디스에이블 상태 설정을 위한 데이터(D0)를 입력받아 저장하는 레지스터(37)와;
- 제 1 항에 있어서,프로그램 전압(Vpp)은 전원 전압(Vcc)과 동일 전압(5V) 또는 그 이상의 전압(12V)인 것을 특징으로 하는 전기 소거식 프로그램어블 롬
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970000069A KR100252253B1 (ko) | 1997-01-04 | 1997-01-04 | 전기 소거식 프로그램어블 롬 |
US09/001,669 US5880992A (en) | 1997-01-04 | 1997-12-31 | Electrically erasable and programmable read only memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970000069A KR100252253B1 (ko) | 1997-01-04 | 1997-01-04 | 전기 소거식 프로그램어블 롬 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980065206A KR19980065206A (ko) | 1998-10-15 |
KR100252253B1 true KR100252253B1 (ko) | 2000-05-01 |
Family
ID=19494087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970000069A KR100252253B1 (ko) | 1997-01-04 | 1997-01-04 | 전기 소거식 프로그램어블 롬 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5880992A (ko) |
KR (1) | KR100252253B1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0929075B1 (en) * | 1996-09-26 | 2003-08-20 | Mitsubishi Denki Kabushiki Kaisha | Synchronous type semiconductor memory device |
US6964674B1 (en) * | 1999-09-20 | 2005-11-15 | Nuvasive, Inc. | Annulotomy closure device |
DE10040093C1 (de) * | 2000-08-16 | 2002-02-14 | Infineon Technologies Ag | Speicherzellenanordnung |
US6897025B2 (en) * | 2002-01-07 | 2005-05-24 | Perlegen Sciences, Inc. | Genetic analysis systems and methods |
US20050273138A1 (en) * | 2003-12-19 | 2005-12-08 | Guided Delivery Systems, Inc. | Devices and methods for anchoring tissue |
US8180053B1 (en) | 2007-02-07 | 2012-05-15 | Bae Systems Information And Electronic Systems Integration Inc. | Secure communications system with assured synchronization for data exchanged among system ports |
US8236013B2 (en) * | 2007-10-19 | 2012-08-07 | Boston Scientific Scimed, Inc. | Apparatus for placing medical implants |
KR20090059802A (ko) * | 2007-12-07 | 2009-06-11 | 삼성전자주식회사 | 레지스터 업데이트 방법 및 이를 적용한 레지스터 및컴퓨터 시스템 |
US8593779B2 (en) * | 2010-01-05 | 2013-11-26 | Nikon Corporation | Hybrid electrostatic chuck |
JP2021144553A (ja) * | 2020-03-13 | 2021-09-24 | 日立Astemo株式会社 | センサ装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4412310A (en) * | 1980-10-14 | 1983-10-25 | Intel Corporation | EPROM Cell with reduced programming voltage and method of fabrication |
US4412309A (en) * | 1981-09-28 | 1983-10-25 | Motorola, Inc. | EEPROM With bulk zero program capability |
JPH0812646B2 (ja) * | 1989-03-03 | 1996-02-07 | 三菱電機株式会社 | 半導体集積回路 |
US5381366A (en) * | 1989-04-11 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device with timer controlled re-write inhibit means |
KR940005694B1 (ko) * | 1990-09-19 | 1994-06-22 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법 |
JP3379761B2 (ja) * | 1991-07-02 | 2003-02-24 | 株式会社日立製作所 | 不揮発性記憶装置 |
US5559992A (en) * | 1993-01-11 | 1996-09-24 | Ascom Autelca Ag | Apparatus and method for protecting data in a memory address range |
US5455800A (en) * | 1993-02-19 | 1995-10-03 | Intel Corporation | Apparatus and a method for improving the program and erase performance of a flash EEPROM memory array |
US5363334A (en) * | 1993-04-10 | 1994-11-08 | Microchip Technology Incorporated | Write protection security for memory device |
US5457652A (en) * | 1994-04-01 | 1995-10-10 | National Semiconductor Corporation | Low voltage EEPROM |
US5749088A (en) * | 1994-09-15 | 1998-05-05 | Intel Corporation | Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations |
US5602775A (en) * | 1995-03-15 | 1997-02-11 | National Semiconductor Corporation | Flash EEPROM Memory system for low voltage operation and method |
KR0169412B1 (ko) * | 1995-10-16 | 1999-02-01 | 김광호 | 불휘발성 반도체 메모리 장치 |
-
1997
- 1997-01-04 KR KR1019970000069A patent/KR100252253B1/ko not_active IP Right Cessation
- 1997-12-31 US US09/001,669 patent/US5880992A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5880992A (en) | 1999-03-09 |
KR19980065206A (ko) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5197034A (en) | Floating gate non-volatile memory with deep power down and write lock-out | |
US5673222A (en) | Nonvolatile semiconductor memory device | |
KR100320360B1 (ko) | 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리 | |
JP5311784B2 (ja) | 半導体装置 | |
US7002853B2 (en) | Memory card having a buffer memory for storing testing instruction | |
US7130217B2 (en) | Semiconductor storage device having page copying function | |
US4920518A (en) | Semiconductor integrated circuit with nonvolatile memory | |
US7290109B2 (en) | Memory system and memory card | |
US6947323B2 (en) | Chip protection register unlocking | |
JP3489708B2 (ja) | 不揮発性半導体記憶装置 | |
US6108236A (en) | Smart card comprising integrated circuitry including EPROM and error check and correction system | |
KR100285063B1 (ko) | 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법 | |
US5991849A (en) | Rewriting protection of a size varying first region of a reprogrammable non-volatile memory | |
US5978273A (en) | Non-volatile semiconductor memory device | |
KR100252253B1 (ko) | 전기 소거식 프로그램어블 롬 | |
US5153854A (en) | EEPROM memory system having selectable programming voltage for low power readability | |
JP3542637B2 (ja) | 電流測定方法及びマイクロコントローラシステム | |
JP2842442B2 (ja) | マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法 | |
JPH10334073A (ja) | 1チップマイクロコンピュータ | |
JPH0131313B2 (ko) | ||
EP0537629B1 (en) | An option setting circuit and an integrated circuit apparatus including the option setting circuit | |
KR900005315A (ko) | 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로 | |
KR20000020105A (ko) | 플래시 메모리를 구비한 전자 장치 | |
JPS62289999A (ja) | デ−タの書込方法 | |
KR20000027064A (ko) | 플레쉬 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |