KR100246634B1 - 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치 - Google Patents

프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치 Download PDF

Info

Publication number
KR100246634B1
KR100246634B1 KR1019960023752A KR19960023752A KR100246634B1 KR 100246634 B1 KR100246634 B1 KR 100246634B1 KR 1019960023752 A KR1019960023752 A KR 1019960023752A KR 19960023752 A KR19960023752 A KR 19960023752A KR 100246634 B1 KR100246634 B1 KR 100246634B1
Authority
KR
South Korea
Prior art keywords
layer
wiring board
printed wiring
group
flat panel
Prior art date
Application number
KR1019960023752A
Other languages
English (en)
Other versions
KR970019784A (ko
Inventor
게이따로 야마기시
아끼오 고또
아끼히로 미우라
에이지 무까이
에이시 고후꾸
Original Assignee
히로 산쥬
가부시키가이샤 아드반스트 디스프레이
다니구찌 이찌로오
미쓰비시덴키 가부시키가이샤
기타오카 다카시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히로 산쥬, 가부시키가이샤 아드반스트 디스프레이, 다니구찌 이찌로오, 미쓰비시덴키 가부시키가이샤, 기타오카 다카시 filed Critical 히로 산쥬
Publication of KR970019784A publication Critical patent/KR970019784A/ko
Application granted granted Critical
Publication of KR100246634B1 publication Critical patent/KR100246634B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

전자장치에서 사용되는 프린트 배선판에 관한 것으로서, 고속동작으로 다량의 데이타를 취급해도 전기적으로 오동작이 없는 프린트 배선판과 플랫패널 디스플레이장치용의 플랫패널 디스플레이 구동회로용 프린트 배선판 및 플랫패널 디스플레이장치를 제공하기 위해, 가늘고 긴 형상을 갖는 다층으로 구성된 프린트 배선판으로서, 프린트 배선판에 탑재되는 IC의 단자와 접속되고, IC의 단자와 대응해서 각각이 1열 또는 여러열로 되고, 프린트 배선판의 긴쪽방향의 끝부에 형성되는 제1관통 VIA 및; 프린트 배선판의 신호층을 형성하는 제1층과 제2층의 신호배선을 접속하고, 그의 각각이 1열 또는 여러열로 되고, 끝부와 대향하는 측의 끝부에 형성되는 제2관통 VIA를 구비하고, 제1관통 VIA와 제2관통 VIA는 서로 어긋난 위치에 배치되고, 제1관통 VIA와 제2관통 VIA 사이의 신호배선은 IC의 동일 단자끼리를 접속하기 위해 프린트 배선판의 긴쪽방향에 대해 사선으로 형성되는 구성으로 하였다.
이렇게 하는 것에 의해, 전기특성이 양호한 전기부품을 얻을 수 있고 고정밀도인 플랫패널 디스플레이장치를 실현할 수 있다.

Description

프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치
제1도는 본 발명에 의한 프린트 배선판의 실시예 1의 구성을 도시한 도면.
제2도는 본 발명에 의한 프린트 배선판의 실시예 2의 구성을 도시한 도면.
제3도는 본 발명에 의한 프린트 배선판의 실시예 3의 구성을 도시한 도면.
제4도는 본 발명에 의한 프린트 배선판의 실시예 4의 구성을 도시한 도면.
제5도는 본 발명에 의한 프린트 배선판의 실시예 5의 구성을 도시한 도면.
제6도는 본 발명에 의한 프린트 배선판의 실시예 6의 구성을 도시한 도면.
제7도는 본 발명에 의한 프린트 배선판의 실시예 7의 구성을 도시한 도면.
제8도는 본 발명에 의한 프린트 배선판의 실시예 8의 구성을 도시한 도면.
제9도는 본 발명에 의한 프린트 배선판의 실시예 9의 구성을 도시한 도면.
제10도는 종래의 액정구동회로용 프린트 배선판의 접속관계를 도시한 도면.
제11도는 액정표시장치의 액정표시부와 액정구동회로용 프린트 배선판의 물리적 형상을 도시한 도면.
제12도는 종래의 액정구동회로용 프린트 배선판의 단면도.
제13도는 종래의 액정구동회로용 프린트 배선판의 각 층의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제1배선층 2 : 제2배선층
3 : 관통 VIA군 4 : 관통 VIA군
5 : 제1배선층상의 제1경사방향의 배선군
6 : 제2배선층상의 제2경사방향의 배선군
7 : 수신신호 배선군 8 : PAD군
9 : 표면층 10 : 내층의 배선층
11 : 전원층 12 : 접지층
13 : 전원플레인 14 : 접지플레인
15 : 관통 VIA군 16 : 관통 VIA군
17 : 표면층상의 제1-1의 경사방향의 배선군
18 : 표면층상의 제1-2의 경사방향의 배선군
19 : 관통 VIA군에 의해 생긴 구멍 20 : 급전층
본 발명은 전자장치에서 사용되는 프린트 배선판에 관한 것으로서, 특히 액정표시장치나 플라즈마 디스플레이장치 등의 플랫패널 디스플레이장치의 구동회로용의 프린트 배선판 및 이 플랫패널 디스플레이장치 구동회로용의 프린트 배선판을 사용한 플랫패널 디스플레이장치에 관한 것이다.
제10도는 종래의 대표적인 플랫패널 디스플레이장치인 액정표시장치에 사용되고 있는 액정구동회로용 프린트 배선판에 있어서의 입출력신호의 접속관계의 1예를 도시한 도면이다. 도면에 있어서, (101)은 액정구동회로용 프린트 배선판이 수신하는 표시데이타 신호군(이하, 수신신호군이라 한다), (102)는 액정구동회로용 프린트 배선판상의 논리적인 접속을 도시한 회로, (103)은 액정구동회로용 프린트 배선판에 탑재되는 후술하는 액정구동용 IC가 도시하지 않은 액정표시부로 송신되는 표시데이타 신호군(이하, 송신신호군이라 한다), (104)(1041∼104n)는 액정구동용 IC, (105)(1051∼105n)는 액정구동용 IC(104)(1041∼104n)의 n개의 IC의 핀번호(1번∼m번으로 한다) 탑재되고, 이들 모든 IC의 동일 번호의 핀에는 수신신호군(101)로부터의 신호가 병렬로 전기적으로 접속되어 있다.
제11도는 액정표시부와 액정구동회로용 프린트 배선판 및 이 액정구동회로용 프린트 배선판에 탑재되는 액정구동용 IC의 물리적 형상의 1예를 도시한 도면이다. 도면에 있어서, (104)는 액정구동용 IC로서, 가령 도면의 가장 좌측끝의 IC부터 1번째의 IC, 2번째의 IC, …, n번째의 IC와 같이 각각 (1041∼104n)으로 부호를 붙인다. (106)은 액정표시부, (107)은 제10도에 있어서의 수신신호군(101)과 접속회로(102)가 프린트배선된 액정구동회로용 프린트 배선판, (108)은 IC(104)가 탑재되어 있는 TCP(Tape Carrier Package), (109)는 TCP(108)을 접속하기 위한 PAD이다. 액정구동회로용 프린트 배선판(107)은 극단적인 장방형으로 되어 있고, 그 위에는 n개의 IC(1041∼104n)이 1열로 배열된다.
제10도와 제11도를 기본으로 신호의 흐름에 대해서 설명한다. 수신신호군(101)은 시스템부에서 액정구동회로용 프린트 배선판(107)로 송출되는 표시데이타로서, 단일 방향의 버스로 구성되어 있다. 액정구동회로용 프린트 배선판(107)상에서는 제10도에 도시한 접속관계((101) 및 (102))가 물리적이고 또한 전기적으로 실현되어 있다. 액정구동회로용 프린트 배선판(107)이 수취한 수신신호군(101)은 IC(104)(1041∼104n)를 거쳐서 액정표시부(106)으로 송신신호군(103)으로서 송출된다. 이 송신신호군(103)은 액정표시부(106)의 내부에 물리적이고 또한 전기적으로 실현되어 있다. TCP(108)은 IC(104)를 탑재하고, 한쪽이 액정구동회로용 프린트 배선판(107)에 또한 그 반대쪽이 액정표시부(106)에 각각 PAD(109)에 의해 물리적, 전기적으로 접속되어 있다.
제12도는 액정구동회로용 프린트 배선판(107)의 단면구성도이다. 이 액정구동회로용 프린트 배선판(107)은 4층으로 구성되어 있고, 도면에 있어서 (110)은 표면배선층(표면층이라고도 한다), (111)은 내층의 배선층(내층이라고도 한다), (112)는 전원층, (113)은 접지층, (114)는 표면층(110)상의 신호와 내층의 배선층(111)상의 신호를 접속하기 위한 관통 VIA이다.
제13도는 제12도에 도시한 층구성의 종래의 액정구동회로용 프린트 배선판(107)의 각 층의 평면도이다. 도면에 있어서, (115)는 PAD(109)와 관통 VIA(114)를 접속하기 위한 리이드선, (116)은 내층(111)상의 신호배선, (117)은 전원층(112)상의 전원플레인, (118)은 접지층(113)상의 접지플레인, (119)는 관통 VIA(114)가 여러개 배열되는 것에 의해 전원플레인(117) 및 접지플레인(118)에 생긴 구멍이다.
제11도, 제12도 및 제13도를 기본으로 신호의 흐름에 대해서 설명한다. 수신신호군(101)은 신호배선(116), 관통 VIA(114), 리이드선(115), PAD(109), TCP(108)을 거쳐서 전기적으로 IC(1041∼104n)의 단자로 전파된다.
또한, 전원 및 접지는 각각 전원 플레인(117)과 접지 플레인(118)에서 각 IC(104)의 전원핀 및 접지핀으로 관통 VIA(114)를 거쳐서 공급되고 있다.
또는, 제12도 및 제13도에 있어서의 전원층(112) 및 접지층(113)을 생략한 2층 프린트 배선판을 사용하고, 전원 및 접지도 플레인이 아니라 두껍지만 신호 배선(116)과 마찬가지의 선에 의해 공급하고 있다.
이상과 같은 종래의 액정구동회로용 프린트 배선판에 있어서는 이하의 문제점이 있었다. 우선, 전원층(112) 및 접지층(113)을 사용하지 않는 2층 구성의 프린트 배선판인 경우에는 신호배선(116)의 상하 어디에도 전원 플레인 또는 접지 플레인이 존재하지 않으므로, 신호배선(116)의 특성 임피던스가 결정되지 않는다. 또, 전원 및 접지가 선에 의해 공급되고 있으므로, IC(104)로 공급되는 전원 및 접지의 전위가 불안정하였다.
또, 전원층(112) 및 접지층(113)을 마련해서 4층 구성의 프린트 배선판으로 한 경우에도 액정구동회로용 프린트 배선판(107)은 극단적으로 가늘고 긴 다층 프린트 배선판에 의해 실현되고 있으므로 신호배선(116)은 제13도에 도시한 바와 같이 극단적으로 긴 평행선으로 되고, 이것에 의해 관통 VIA(114)가 경사방향으로 연속한 구성으로 되고, 장방형 플레인인 전원플레인(117) 및 접지플레인(118)을 횡단하는 구멍(119)가 탑재된 IC의 수분만큼 발생하는 것에 의해서 연속된 플레인으로 되지 않는다. 따라서, 부분적으로 전위차가 생기거나 전원이나 접지의 전위가 변동하여 충분한 급전을 실행할 수 없다는 문제점이 있었다.
또, 신호배선(116)의 방향에 대해서 연속되지 않은 플레인이 형성되므로, 신호배선(116)의 특성 임피던스가 불연속으로 되어 전송파형에 특성 임피던스 부정합에 의한 반사가 발생하거나, 신호배선으로부터 방사 노이즈가 억제되지 않아 외부로 누설되는 문제점이 있었다.
종래의 액정구동회로용 프린트 배선판에는 상기와 같은 전기적으로 불리한 점이 있었지만, 지금까지는 표시를 위한 동작속도가 지연되거나 표시에 필요로 되는 데이타량 그 자체가 적었기 때문에 실제의 표시기능에 대한 영향은 적었다. 그러나, 액정표시를 고정밀도로 실현하기 위해서는 화소수를 증가시킬 필요가 있고, 이에 따라 신호의 동작속도의 상승이나 방사 노이즈원인 신호수의 증가가 발생하는 것에 의해 상기와 같은 전기적 결점이 표시되는 화면에 영향을 미쳐 데이타의 화면표시가 곤란하게 됨과 동시에 외부로 전자파를 방사하므로, 외부기기를 오동작시키는 등의 위험이 있었다.
본 발명의 목적은 이상과 같은 문제점을 해결하기 위해 이루어진 것으로서, 고속동작으로 다량의 데이타를 취급하더라도 전기적으로 오동작이 없는 프린트 배선판과 플랫패널 디스플레이장치용의 플랫패널 디스플레이 구동회로용 프린트 배선판 및 플랫패널 디스플레이장치를 제공하는 것이다.
본 발명에 관한 프린트 배선판은 가늘고 긴 형상을 갖는 다층으로 구성된 프린트 배선판으로서, 상기 프린트 배선판에 탑재되는 IC의 단자와 접속되고 상기 IC의 단자와 대응해서 각각이 1열 또는 여러열로 되고 상기 프린트 배선판의 긴쪽방향의 끝부에 형성되는 제1관통 VIA 및 상기 프린트 배선판의 신호층을 형성하는 제1층과 제2층의 신호배선을 접속하고 그의 각각이 1열 또는 여러열로 되고 상기 끝부와 대향하는 측의 끝부에 형성되는 제2관통 VIA를 구비하고, 상기 제1관통 VIA와 상기 제2관통 VIA는 서로 어긋난 위치에 배치되고, 상기 제1관통 VIA와 상기 제2관통 VIA 사이의 신호배선은 상기 IC의 동일 단자 끼리를 접속하기 위해 상기 프린트 배선판의 긴쪽방향에 대해 사선으로(경사시켜서) 형성되도록 한 것이다.
또, 본 발명에 관한 프린트 배선판은 상기 제1층에 상기 제1관통 VIA과 접속해서 상기 IC를 접속하는 PAD를 상기 제1관통 VIA과 상기 프린트 배선판의 긴쪽방향의 끝부 사이에 형성해서 상기 제1층을 상기 프린트 배선판의 표면층으로 한 것이다.
또, 본 발명에 관한 프린트 배선판은 상기 표면층을 상기 PAD와 상기 제1 및 제2관통 VIA로 형성하고, 상기 표면층상의 신호배선을 새로 추가한 배설층상에 형성하도록 한 것이다.
또, 본 발명에 관한 프린트 배선판은 본 발명에 있어서 PAD 를 상기 제1층의 신호배선의 도중에 형성하도록 한 것이다.
또, 본 발명에 관한 프린트 배선판은 가늘고 긴 형상을 갖는 다층으로 구성된 프린트 배선판으로서, 상기 프린트 배선판에 탑재되는 IC의 단자와 접속되고, 상기 IC의 단자와 대응해서 각각이 1열 또는 여러열로 되고, 상기 프린트 배선판의 중앙부에 형성되는 제1관통 VIA를 구비하고, 상기 IC의 동일 단자끼리의 접속은 단 1개의 배선층만으로 실행하도록 한 것이다.
또, 본 발명에 의한 프린트 배선판은 상기 제1관통 VIA와 접속하는 PAD 및 상기 관통 VIA로 형성된 표면층, 상기 IC의 동일 단자끼리를 접속한 신호배선용의 신호배선층, 전원층 및 접지층을 갖도록 한 것이다.
또, 본 발명에 관한 프린트 배선판은 상기 신호배선층의 신호배선을 분할하고 신호배선을 새로 추가한 신호배선용의 층을 포함한 여러 층으로 실행하도록 한 것이다.
또, 본 발명에 관한 프린트 배선판은 상기 제1관통 VIA의 양측에 전원플레인과 접지플레인을 형성하는 것에 의해 상기 전원층과 접지층을 1개의 급전층으로 구성하도록 한 것이다.
또, 본 발명에 관한 프린트 배선판은 가늘고 긴 형상을 갖는 다층으로 구성된 프린트 배선판으로서, 상기 프린트 배선판에 탑재되는 IC의 단자와 접속되고, 상기 IC의 단자와 대응해서 각각이 1열 또는 여러열로 되고, 상기 프린트 배선판선판의 중앙부에 형성되는 PAD를 구비하고, 상기 IC의 동일 단자기리의 접속은 표면층에 의해서만 실행하도록 한 것이다.
또, 본 발명에 관한 플랫패널 디스플레이 구동회로용 프린트 배선판은 상기 본 발명에 의한 프린트 배선판을 플랫패널 디스플레이 구동회로용 프린트 배선판으로 사용하도록 한 것이다.
또, 본 발명에 의한 플랫패널 디스플레이장치는 본 발명에 의한 플랫패널 디스플레이 구동회로용의 프린트 배선판을 플랫패널 디스플레이 장치에 사용하도록 한 것이다.
[실시예 1]
제1도는 본 발명에 의한 프린트 배선판의 실시예 1을 도시한 도면이다. 도면에 있어서, (1)은 제1배선층(제1층), (2)는 제2배선층(제2층), (31)은 1번째 IC의 각 핀(단자라고도 한다. 도시하지 않음)에 접속되어 있는 관통 VIA군, (32)는 2번째 IC의 각 핀(도시하지 않음)에 접속되어 있는 VIA군, …, (3n)은 마지막인 n번째의 IC의 각 핀(도시하지 않음)에 접속되어 있는 관통 VIA군이다. (41)은 1번째 IC와 2번째 IC 사이의 배선 귀환용 관통 VIA군, (42)는 n-1번째와 IC와 n번째 IC사이의 배선 귀환용 관통 VIA군이다. (51)은 1번째 IC와 2번째 IC 사이의 제1경사방향의 배선군, (52)는 2번째 IC와 3번째 IC 사이의 제1경사방향의 배선군, …, (5n-1)은 n-1번째 IC와 n번째 IC 사이의 제1경사방향의 배선군이고, 이 제1경사방향의 배선군 (5)(51∼5n-1)는 제1배선층(1)상에 마련되어 있다. (61)은 1번째 IC와 2번째 IC 사이의 제2경사방향의 배선군, (62)는 2번째 IC와 3번째 IC 사이의 제2경사방향의 배선군, …, (6n-1)은 n-1번째 IC와 n번째 IC 사이의 제2경사방향의 배선군이고, 이 제2경사방향의 배선군(6)(61∼6n-1)은 제2배선층(2)상에 마련되어 있다. 관통 VIA군(3)(31∼3n-1)이 1개의 긴변을 따라 배열되고, 배선귀환용 관통 VIA군(4)(41∼4n-1)가 그의 대향하는 변을 따라 배열되어 있다.
또한, 설명의 편의상 도면의 가장 좌측 끝에 배치되는 IC를 1번째 IC로 하고, 순차 2번째 IC, …, n번째 IC인 것으로 한다. 이것은 이하의 실시예 2 이후에 있어서도 마찬가지이다.
이하, 도면을 참조하면서 본 실시예에 있어서의 신호의 접속관계에 대해 설명한다. 1번째 IC의 각 핀에 접속되어 있는 관통 VIA군(31)에서 제1배선층(1)내에 1번째 IC와 2번째 IC 사이의 제1경사방향의 배선군(51)이 마련되어 있다. 그 앞에는 1번째 IC와 2번째 IC 사이의 배선귀환용 관통 VIA군(41)에 연결되고, 또 제2배선층(2)내에 마련된 1번째 IC와 2번째 IC 사이의 제2경사방향의 배선군(61)에 연결되어 있다. 이 1번째 IC와 2번째 IC 사이의 제2경사방향의 배선군(61)의 앞은 2번째 IC의 각 핀에 접속되어 있는 관통 VIA군(32)에 연결되어 있다. 이들의연결방법은 1번째 IC부터 마지막의 n번째 IC까지 31→51→41→61→32→52→42→62→33→…→3n-1→5n-1→4n-1→6n-1→3n의 순서로 실행되고 있고, 2개의 배선층을 사용한 일필서(one-stroke-writing) 배선으로 되어 있다.
이상과 같이 본 실시예 1에 의하면, 신호배선을 일필서 배선으로 할 수 있으므로, 분기에 의한 반사가 거의 발생하지 않는 전기특성이 양호한 프린트 배선판을 얻을 수 있다.
또, 본 실시예에 의한 프린트 배선판을 전원층, 접지층을 사용한 다층 프린트 배선판에 적용한 경우, 모든 신호용 관통 VIA(31∼3n) 및 (41∼4n-1)을 프린트 배선판의 끝부에 배치할 수 있으므로, 종래예에 있어서의 전원층의 전원 플레인 및 접지층의 접지 플레인의 내부에 생긴 플레인을 횡단하는 구멍(119)가 존재하지 않게 된다. 또, 모든 신호배선이 경사방향이므로, 종래와 같이 전원 또는 접지 플레인 끝과 평행한 배선이 있는 경우에 보여지는 임피던스의 증가가 발생하지 않는다.
따라서, 본 실시예를 특히 액정구동회로용 프린트 배선판에 적용하면, 매우 전기특성이 양호한 프린트 배선판을 얻을 수 있다.
또한, 상기 실시예에 있어서는 모든 관통 VIA를 프린트 배선판의 긴변쪽의 끝부에 마련하도록 했지만, 부분적으로는 종래예에서 설명한 배치로 해도 상관없다.
또, 상기 실시예에 있어서는 관통 VIA를 1열로 했지만, 사용하는 IC에 따라 여러 열로 되는 경우도 있다.
또, 상기 실시에에 있어서는 프린트 배선판의 형상을 장방형으로 했지만, 반드시 장방형일 필요는 없고 장방형의 각부가 제거된 5각형이나 6각형이어도 좋고, 긴변부의 일부가 제거된 형상이라도 좋다.
이상의 것은 본 실시예 뿐만 아니라 이후의 실시예에 있어서도 마찬가지이다.
[실시예 2]
제2도는 본 발명에 의한 프린트 배선판의 다른 실시예를 도시한 도면으로서, 본 실시예는 실시예 1에서 설명한 본 발명의 개념을 4층의 프린트 배선판에 적용한 1예이다. 도면에 있어서, (7)은 시스템측에서 표시를 위해 송출되는 표시 데이타 신호의 배선군(이하, 수신신호 배선군이라 한다)이고, 논리적으로는 수신신호군(101)과 동일하고 이것을 물리적으로 실현한 것이다. (8)(81∼8n)은 IC가 탑재된 TCP(도시하지 않음)와 접속하기 위한 PAD군, (9)는 표면배선층, (10)은 내층의 배선층, (11)은 전원층, (12)는 접지층, (13)은 전원층(11)상의 전원플레인, (14)는 접지층(12)상의 접지 플레인이다. 관통 VIA군(3) 및 (4), 제1 및 제2경사방향의 배선군(5) 및 (6)은 실시예 1과 동일하다.
본 실시예에 있어서의 프린트 배선판의 층구성은 제12도에 도시한 종래예와 동일하고, 4층 프린트 배선판이다. 표면배선층(9)로서 제1도에 있어서의 제2배선층(2)를 사용하고, 내층의 배선층(10)으로서 제1도에 있어서의 제1배선층(1)을 사용하고 있다. 표면층(9)에는 제1도에 있어서의 제2경사방향의 배선군(61∼6n-1)이, 내면층(10)에는 제1도에 있어서의 제1경사방향의 배선군(51∼5n-1)이 배선되어 있다. (11), (12)는 각각 전원층, 접지층이다.
또, 표면층에서는 시스템으로부터 보내져 오는 표시데이타 신호(101)의 배선(7) 및 IC를 접속하기 위한 PAD(8)(81∼8n)도 수용하고 있다.
또한, 본 명세서중에서 표면층이라고 하는 것은 부품 IC(IC 접속용의 TCP)이 실정되는 층을 의미하며, 그 밖의 층을 내층으로 한다.
이상과 같이 본 실시예에 의한 프린트 배선판에 있어서도 실시예 1에서 기술한 것과 마찬가지라고 할 수 있다. 즉, 모든 신호용 관통 VIA(31∼3n) 및 (41∼4n-1)를 프린트 배선판의 끝부에 배치하는 것이 가능하므로, 전원층(11)의 전원플레인(13) 및 접지층(12)이 접지 플레인(14)의 내부에는 제13도에 도시한 종래예에서 보여지는 바와 같은 플레인을 횡단하는 구멍(119)가 존재하지 않게 되고, 또 모든 배선이 경사방향이므로 종래와 같이 전원 또는 접지 플레인 끝과 평행한 배선이 있는 경우에 보여지던 임피던스의 증가가 발생하지 않는다.
[실시예 3]
제3도는 본 발명에 의한 프린트 배선판의 또 다른 실시예를 도시한 도면이다. 도면에 있어서 (9)는 표면층이고 층간의 신호를 접속하기 위한 관통 VIA와 TCP를 접속하기 위한 PAD군(8)(81∼8n)만이 탑재되어 있다. (101)은 제1배선층으로서 제1도에 있어서의 제1배선층(1)과 동일하고, (102)는 제2배선층으로서 제1도에 있어서의 제2배선층과 동일하다.
실시예 2에 있어서는 표면층(9)를 배선층의 하나로서 사용하고 있었지만, 본 실시예에서는 표면층과 배선층을 분리한 구조로 되어 있다. 이것에 의해, 적층 순서를 변경해서 제1배선층 및 제2배선층의 양쪽을 전원 플레인과 접지 플레인 사이에 둔 구성으로 하는 것이 가능하게 되어 방사 노이즈에 대해서 한층 더 견고한 구조를 실현할 수 있다.
또, 본 실시예에 의하면 실시예 2에 비해 프린트 배선판의 폭을 PAD(18)의 길이만큼 작게 할 수 있다.
따라서, 본 실시예는프린트 배선판의 폭을 작게 하는 것이 요구되는 액정구동회로용 프린트 배선판에 매우 적합한 것이다.
[실시예 4]
제4도는 본 발명에 의한 프린트 배선판의 또 다른 실시예를 도시한 도면이다. 도면에 있어서, (81)은 1번째 IC의 PAD군, (82)는 2번째 IC PAD군, …, (8n)은 마지막인 n번째 IC의 PAD군, (151)은 1번째 IC와 2번째 IC 사이의 1번째 배선 귀환용 VIA군, (152)는 2번째 IC와 3번째 IC 사이의 1번째 배선 귀환용 VIA군, …, (15n-1)은 n-1번째 IC와 마지막 n번째 IC 사이의 1번째 배선 귀환용 VIA군, (161)은 1번째 IC와 2번째 IC 사이의 2번째 배선 귀환용 VIA군, (162)는 2번째 IC와 3번째 IC 사이의 2번째 배선 귀환용 VIA군, …, (16n-1)은 n-1번째 IC와 마지막의 n번째 IC사이의 2번째 배선 귀환용 VIA군, (171)은 2번째 IC를 향하도록 하는 1번째 IC의 PAD군(81)에서 나오는 제1-1의 경사방향의 배선군, (172)는 3번째 IC를 향하도록 2번째 IC의 PAD군(82)에서 나오는 제1-1의 경사방향의 배선군, …, (17n-1)은 n번째 IC를 향하도록 n-1번째 IC의 PAD군(8n-1)에서 나오는 제1-1의 경사방향의 배선군, (181)은 2번째 IC의 PAD군(82)로 들어가는 제1-2의 경사방향의 배선군, (182)는 3번째 IC의 PAD군(83)으로 들어가는 제1-2의 경사방향의 배선군, …, (18n-1)은 n번째 IC의 PAD군(8n)으로 들어가는 제1-2의 경사방향의 배선군이다. (6)(61∼6n-1)은 내층의 배선충(10)상에 형상된 실시예 1에 있어서의 제2경사방향의 배선군에 상당한다.
이하, 도면을 참조하면서 본 실시예에 있어서의 프린트 배선판의 신호의 접속관계에 대해서 설명한다. 표면층(9)를 제1배선층으로 하고, 동일층에 각 IC의 핀에 접속하는 PAD군(81∼8n)이 있다. 1층재의 IC의 PAD군(81)에서 제1-1의 경사방향의 배선군(171)이 나오고, 1번째 IC와 2번재 IC 사이의 1번째 배선귀환용 VIA군(151)에 연결된다. 다음에, 거기에서 제1배선층(10)으로 이동하고, 제2경사방향의 배선군(61)이 나와 1층째의 IC와 2층째의 IC 사이의 2번째 배선귀환용 VIA군(161)에 연결된다. 다음에, 거기에서 재차 제1배선층(9)로 이동하고, 제1-2의 경사방향의 배선군(181)이 나와 2번째 IC의 PAD군(82)에 연결된다. 이들의 연결방법이 1번째 IC부터 마지막 n번째 IC까지
81→171→151→61→161一181一82→172→152→62→162→182→83→…→8n-1→17n-1→15n-1→6n-1→16n-1→18n-1→8n의 순서로 실행되고 있다.
이상과 같이 본 실시예에 의하면, PAD와 제1배선층을 동일층에 마련하도록 했으므로 실시예 2와 마찬가지로 반드시 표면층을 제1배선층(9)로서 사용하지만, 본 실시예에서는 PAD군(8)을 프린트 배선판의 중앙부에 마련하도록 했으므로, 전원 플레인(13) 및 접지 플레인(14)의 폭을 작게 하는 일 없이 PAD(8)의 길이 분만큼 프린트 배선판의 폭을 작게 할 수 있다.
또, 실시예 3의 비해 프린트 배선판의 층수를 1개 줄일 수 있으므로 프린트 배선판의 두께를 얇게 할 수 있게 된다.
따라서, 본 실시예는 프린트 배선판이 폭을 작게 하고, 또한 두께를 얇게하는 것이 요구되는 액정구동용 프린트 배선판에 매우 적합한 것이다.
[실시예 5]
제5도는 본 발명에 의한 프린트 배선판의 또 다른 실시예를 도시한 도면이다. 도면에 있어서, (1)은 제1배선층, (3)(31∼3n)은 관통 VIA군이다.
이하, 도면을 참조하면서 본 실시예에 대해서 설명한다. 본 실시예는 단 하나의 절연층(1)을 사용하고 있다. 1번째부터 마지막 n번째 까지의 각 IC의 PAD(도시하지 않음)에 연결되는 각 관통 VIA군(3)(31∼3n)이 프린트 배선판의 중앙부근에 긴변과 평행하게 등간격으로 배열되어 있다. 1번째 IC의 각 핀에 연결되는 관통 VIA군(31)부터 우선 도면중 상측 방향으로 배선이 실행되고, 다음에 도면중 우측방향으로 구부러지고, 다음에 도면중 하측 방향으로 구부러지고, 다음에 도면중 우측방향으로 구부러지고, 마지막에 도면중 상측 방향으로 구부러지고, 2번째 IC의 각 핀에 연결되는 관통 VIA군(32)까지 배선되어 있다. 이것이 마지막 n번째 IC의 각 핀에 연결되는 관통 VIA군(3n)에 연결될 때까지 반복되고 있다.
또한, 배선은 반드시 상하좌우 방향에서만 실행할 필요는 없고, 경사 또는 곡선의 배선으로 마찬가지의 접속을 실행해도 좋다.
이상과 같이 본 실시예에 의하면, 관통 VIA를 프린트 배선판의 중앙부에 집중시킬 수 있으므로 종래예에 있어서의 프린트 배선판을 횡단하는 관통 VIA열이 존재하지 않게 되므로, 본 실시예를 액정구동회로용 프린트 배선판 등의 다층 프린트 배선판에 적용하는 것에 의해 매우 전기특성이 양호한 프린트 배선판을 제공할 수 있다.
[실시예 6]
제6도는 본 발명에 의한 프린트 배선판의 또 다른 실시예를 도시한 도면이다. 본 실시예는 실시예 5를 다층 프린트 배선판에 적용한 1예이다. 도면에 있어서 (9)는 표면층으로서, 관통 VIA군과 PAD군이 형성되어 있다. (10)은 내층의 배선층, (11)은 전원층, (12)는 접지층, (13)은 전원 플레인, (14)는 접지 플레인, (19)는 관통 VIA군에 의해 생긴 구멍이다.
본 실시예의 층구성은 제2도에 도시한 실시예 2와 동일하고, 4층 프린트 배선판이다. 본 실시예에 있어서는 모든 신호용 관통 VIA를 프린트 배선판의 중앙부근에 긴변과 평행하게 집중시킬 수 있다. 따라서, 제13도에 도시한 종래예에서는 전원층(112)의 전원 플레인(117) 및 접지층(113)의 접지 플레인(118)을 횡단하는 경사방향의 구멍(119)가 존재하였지만, 본 실시예에 있어서는 전원층(11)의 전원 플레인(13) 및 접지층(12)의 접지 플레인(14)를 횡단하는 구멍(19)는 제6도에 도시한 바와 같이 프린트 배선판의 중앙부에 긴변방향과 평행하게 1열로 배열되므로, 급전의 견고함을 손상시키지 않는 형상으로 되어 있다. 또, 적층 순서를 변경하는 것에 의해 내층의 배선층(10)을 전원 플레인과 접지 플레인 사이에 끼울 수도 있어 방사 노이즈에 대해서 견고한 구조를 실현할 수 있다.
따라서, 본 실시예를 채용하는 것에 의해 매우 전기특성이 양호한 액정구동회로용 프린트 배선판을 얻을 수 있다.
[실시예 7]
제7도는 본 발명에 의한 프린트 배선판의 또 다른 실시예를 도시한 도면이다. 본 실시예에 있어서는 실시예 6에 대해서 신호의 배선층을 1층 증가시키고 신호배선을 2개의 계통으로 분할하여 각각 배선하도록 하고 있다. 표면층(9)에는 각 IC탑재용의 PAD를 마련하고, 그것에 접속되는 관통 VIA를 중앙부근에 긴변과 평행하게 배치한다. 제1내층배선층(101)에 있어서는 각 IC의 PAD에 접속되어 있는 관통 VIA중에서 1개 걸러 실시예 5의 제5도와 마찬가지의 배선이 실행되고 있다. 제1내층배선층(101)에서 배선이 실행되어 있지 않은 관통 VIA에 대해서, 제2내층배선층(102)에 있어서 마찬가지로 실시예 5의 제5도와 마찬가지 배선이 실행되어 있다.
따라서, 본 실시예에 의하면 실시예 6과 마찬가지로 적층 순서를 변경해서 내층의 제1배선층(101) 및 제2배선층(102)를 전원층(11) 및 접지층(12) 사이에 끼워서 방사 노이즈에 대해서 견고한 구조를 실현할 수 있다. 또, 본 실시예에 의하면 실시예 6에 비해 1 배선층당의 신호수가 1/2로 되므로, 본 실시예를 적용한 액정구동회로용 프린트 배선판에서는 신호배선 영역이 폭을 최대 1/2 작게 할 수 있어 결과로서 프린트 배선판이 폭을 작게 할 수 있다.
또, 배선층을 더욱 증가시키는 것에 의해 1층당의 신호선 수는 더욱 감소하여 점점 프린트 배선판의 폭을 작게 할 수 있다.
[실시예 8]
제8도는 본 발명에 의한 프린트 배선판의 또 다른 실시예를 도시한 도면이다. 도면에 있어서, (20)은 전원 플레인(13)과 접지 플레인(14)의 양쪽을 포함한 급전층이다. 본 실시예는 실시예 7에 있어서의 전원층(11)과 접지층(12)를 1개의 층으로 한 것이다.
이하, 도면을 참조하면서 본 실시예에 대해서 설명한다. 표면층(9), 제1내층 배선층(101), 제2내층 배선층(102)는 제7도에 도시한 실시예 7과 완전히 동일하다. 급전층(20)은 제7도에 도시한 실시예 7에 있어서의 전원층(11)(또는 접지층(12))의 플레인 중의 관통 VIA에 생긴 구멍(19)를 도면중 좌측끝에서 우측끝까지 연결하는 것에 의해 1개의 층에 2개의 플레인을 마련한 것이다.
이상과 같이 본 실시예에 의하면, 1개의 층에 전원 플레인(13)과 접지 플레인(14)를 구성할 수 있으므로, 실시예 7에 비해 다층 프린트 배선판의 층수를 1층 적게 할 수 있어 본 실시예를 액정구동회로용 프린트 배선판에 적용하는 것에 의해 저렴한 액정구동회로용 프린트 배선판을 제공할 수 있다.
[실시예 9]
제9도는 본 발명에 의한 프린트 배선판의 또 다른 실시예를 도시한 도면이다. 본 실시예는 제4도에 도시한 실시예 4와 제5도에 도시한 실시예 5의 기술사상을 통합한 것이다. 도면에 있어서, (8)(81∼8n)은 프린트 배선판의 중앙부에 마련된 PAD군, (9)는 표면층이다.
이하, 도면을 참조하면서 본 실시예에 대해서 설명한다. 프린트 배선판의 표면층(9)의 중앙부근에 1번째부터 마지막 n번째까지의 각 IC탑재용 PAD군(81∼8n)이 마련되어 있다. 각 PAD군(8) 사이 (81과 82사이, 82과 83사이, …, 8n-1과 8n사이)의 배선은 실시예 5에 있어서의 제5도에 도시한 각 관통 VIA군(3) 사이(31과 32사이, 32과 33사이, …, 3n-1과 3n사이)의 배선방법과 동일하다.
본 실시예에 의하면, 신호의 배선층을 1개의 층으로 실현할 수 있으므로, 본 실시예를 전원층과 접지층을 포함한 다층 프린트 배선판에 적용한 경우, 제도에 도시한 실시예 6에 비해 제6도에 있어서의 표면층(9) 및 내층의 배선층(10)의 양쪽의 역할을 단 1개의 층으로 실현할 수 있어 층수가 삭감된다. 또, 제6도에 있어서의 표면층(9)과 내층의 배선층(10)을 연결하는 신호용 관통 VIA군(3)(31∼3n)이 불필요하게 되고 전원 플레인(13)이나 접지 플레인(14)의 구멍은 급전용으로만 되어 점점 급전이 강화된다.
또, 1개의 급전층에 전원 플레인과 접지 플레인을 마련하는 실시예 8을 본 실시예에 대해 적용하는 것에 의해서, 관통 VIA군(3)에 의한 구멍(19)의 폭이 불필요한 분만큼 각 플레인의 폭을 넓일 수 있다.
이상의 각 실시예에 있어서는 프린트 배선판을 예로 들어 설명했지만, 이 실시예에서 필요한 프린트 배선판을 액정표시장치나 플라즈마 디스플레이장치를 비롯한 플랫패널 디스플레이장치의 구동회로용 프린트 배선판에 적용하는 것은 용이하다.
이상과 같이 본 발명에 의하면, 가늘고 긴 다층 프린트 배선판에 있어서, 신호접속용의 관통 VIA를 상기 프린트 배선판의 긴쪽방향의 끝부측에 긴쪽방향과 평행하게 마련하고 또한 각 VIA 사이의 접속을 상기 프린트 배선판의 긴쪽 방향에 대해 사선으로(경사시켜서) 실행하도록 했으므로, 전기특성이 양호한 프린트 배선판을 얻을 수 있다.
또, 다층 프린트 배선판의 층구성을 증가시켜 표면층에 신호배선용의 배선을 마련하지 않도록 했으므로, IC접속을 위한 PAD의 길이분만큼 프린트 배선판의 폭을 작게 할 수 있다.
또, IC의 접속용 PAD를 프린트 배선판의 중앙부에 마련하도록 했으므로, 전원 플레인 및 접지 플레인의 폭을 작게 하지 않고도 프린트 배선판의 폭을 작게 할 수 있다.
또, 신호접속용의 관통 VIA를 프린트 배선판의 중앙부에 프린트 배선판의 긴쪽방향과 평행하게 마련하도록 했으므로, 전원 플레인, 접지 플레인에 있어서 플레인이 분리되지 않아 전기특성이 양호한 프린트 배선판을 얻을 수 있다.
또, 신호접속용의 관통 VIA를 프린트 배선판의 중앙부에 프린트 배선판의 긴쪽방향과 평행하게 마련하도록 함과 동시에 표면층에는 신호접속용의 배선을 마련하지 않고 또 신호선 수를 분할해서 2개의 층으로 배선하도록 했으므로, 신호선이 차지하는 영역의 1/2의 폭 만큼 프린트 배선판의 폭을 작게 할 수 있다.
또, 신호접속용의 관통 VIA를 프린트 배선판의 중앙부에 프린트 배선판의 긴쪽방향과 평행하게 마련하도록 함과 동시에 1개의 층으로 전원 플레인과 접지 플레인을 형성한 급전층을 마련하도록 했으므로, 프린트 배선판의 층수를 삭감할 수 있다.
또, 프린트 배선판의 중앙부에 IC 접속을 위한 PAD를 마련하고, 이 표면층에 의해서만 신호배선을 하도록 했으므로, 신호용의 관통 VIA가 불필요하게 되어 층수의 삭감을 도모할 수 있음과 동시에 급전의 강화를 도모할 수 있다.
또, 이상과 같은 프린트 배선판을 액정표시장치를 비롯한 플랫패널 디스플레이장치의 구동회로용 프린트 배선판에 적용하는 것에 의해서, 종래의 플랫패널 디스플레이 구동회로용 프린트 배선판의 문제점을 해결하고 전원이나 접지가 균일한 플레인으로 되어 충분히 견고한 급전을 실현할 수 있으며, 방사 노이즈에 대해서도 견고하게 되고 또한 신호배선의 특성임피던스의 제어가 용이하게 되어 고정밀도의 플랫패널 디스플레이장치를 실현할 수 있다.

Claims (3)

  1. 가늘고 긴 형상을 갖는 다층으로 구성된 프린트 배선판으로서, 상기 프린트 배선판에 탑재되는 IC의 단자와 접속되고, 상기 IC의 단자와 대응해서 각각이 1열 또는 여러열로 되고, 상기 프린트 배선판의 긴쪽방향의 끝부에 형성되는 제1관통 VIA 및; 상기 프린트 배선판의 신호층을 형성하는 제1층과 제2층의 신호배선을 접속하고, 그의 각각이 1열 또는 여러열로 되고, 상기 끝부와 대향하는 측의 끝부에 형성되는 제2관통 VIA를 구비하고, 상기 제1관통 VIA와 상기 제2관통 VIA는 서로 어긋난 위치에 배치되고, 상기 제1관통 VIA와 상기 제2관통 VIA 사이의 신호배선은 상기 IC의 동일 단자끼리를 접속하기 위해 상기 프린트 배선판의 긴쪽방향에 대해 사선으로 형성되는 것을 특징으로 하는 프린트 배선판.
  2. 가늘고 긴 형상을 갖는 다층으로 구성된 프린트 배선판으로서, 상기 프린트 배선판에 탑재되는 IC의 단자와 접속되고, 상기 IC의 단자와 대응해서 각각이 1열 또는 여러열로 되고, 상기 프린트 배선판의 중앙부에 형성되는 제1관통 VIA를 구비하고, 상기 IC의 동일 단자끼리의 접속은 단 1개의 배선층만으로 실행되는 것을 특징으로 하는 프린트 배선판.
  3. 가늘고 긴 형상을 갖는 다층으로 구성된 프린트 배선판으로서, 상기 프린트 배선판에 탑재되는 IC의 단자와 접속되고, 상기 IC의 단자와 대응해서 각각이 1열 또는 여러열로 되고, 상기 프린트 배선판의 중앙부에 형성되는 PAD를 구비하고, 상기 IC의 동일 단자끼리의 접속은 표면층에 의해서만 실행되는 것을 특징으로 하는 프린트 배선판.
KR1019960023752A 1995-09-21 1996-06-26 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치 KR100246634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24300295A JP3263705B2 (ja) 1995-09-21 1995-09-21 プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置
JP95-243002 1995-09-21

Publications (2)

Publication Number Publication Date
KR970019784A KR970019784A (ko) 1997-04-30
KR100246634B1 true KR100246634B1 (ko) 2000-03-15

Family

ID=17097434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023752A KR100246634B1 (ko) 1995-09-21 1996-06-26 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치

Country Status (5)

Country Link
US (1) US5771158A (ko)
EP (1) EP0765053A3 (ko)
JP (1) JP3263705B2 (ko)
KR (1) KR100246634B1 (ko)
TW (1) TW318995B (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067594A (en) 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US6423909B1 (en) * 2001-02-27 2002-07-23 Hewlett-Packard Company Circuit board construction for differential bus distribution
JP4063533B2 (ja) * 2001-12-10 2008-03-19 日本碍子株式会社 フレキシブル配線板
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
TWI269213B (en) * 2004-01-07 2006-12-21 Elan Microelectronics Corp A capacitor type touch pad using thin film and the process thereof
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US20050275750A1 (en) 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7276393B2 (en) 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
TWI246384B (en) * 2004-11-22 2005-12-21 Benq Corp Multi-layer printed circuit board layout and manufacturing method thereof
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
JP5073194B2 (ja) * 2005-03-14 2012-11-14 株式会社リコー フラットパネルディスプレイおよびその作製方法
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
US8711570B2 (en) * 2011-06-21 2014-04-29 Apple Inc. Flexible circuit routing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60149079A (ja) * 1984-01-13 1985-08-06 シャープ株式会社 表示体ユニツト接続装置
US4772820A (en) * 1986-09-11 1988-09-20 Copytele, Inc. Monolithic flat panel display apparatus
JPH043025A (ja) * 1990-04-20 1992-01-08 Casio Comput Co Ltd 表示パネルの接続構造
JP2920843B2 (ja) * 1991-03-13 1999-07-19 株式会社日立製作所 液晶表示装置

Also Published As

Publication number Publication date
EP0765053A3 (en) 1998-04-08
US5771158A (en) 1998-06-23
JP3263705B2 (ja) 2002-03-11
TW318995B (ko) 1997-11-01
EP0765053A2 (en) 1997-03-26
JPH0992986A (ja) 1997-04-04
KR970019784A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
KR100246634B1 (ko) 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치
US4434321A (en) Multilayer printed circuit boards
KR100774896B1 (ko) 액정 패널과 직접 접속된 유연성 기판 상에 탑재된 구동ｉｃ를 구비한 액정 표시 장치
CN106597713B (zh) 一种阵列基板和显示面板
CN107623991B (zh) 柔性膜、电路板组件及显示装置
KR940007578A (ko) 액정 표시 장치 및 반도체 소자의 실장 구조 및 반도체 소자의 실장 방법 및 전자 광학 및 전자인자 장치
US20230137683A1 (en) Chip on film assembly, display panel, and display module
CN109155308B (zh) 堆叠式传输线
EP0466376B1 (en) Driver circuit package for liquid crystal display
JPH0715148A (ja) 多層回路基板
US6052171A (en) Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings
JPH06334104A (ja) 等長等負荷バス配線
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
US7133106B2 (en) Liquid crystal display device with flexible printed circuit board
GB2092830A (en) Multilayer Printed Circuit Board
KR100339019B1 (ko) 차동 신호 배선 방법 및 차동 신호 배선을 갖는 인쇄회로기판이 실장된 액정 표시 장치
CN100565280C (zh) 液晶显示设备
KR100644846B1 (ko) 다층 배선을 갖는 칩 온 플랙시블 서킷 및 이를 적용한액정표시모듈
JPH07325315A (ja) 表示装置
JP2004304134A (ja) 配線基板及びその製造方法
CN114115783B (zh) 分布式sop显示面板及显示***
US20230209709A1 (en) Display panel and manufacturing method thereof
CN216291565U (zh) 一种柔性电路板及其电子设备
KR100715970B1 (ko) 메모리 모듈
CN220272087U (zh) 一种单边出线Mini-LED板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 17

EXPY Expiration of term