KR100244469B1 - 반도체 메모리 - Google Patents

반도체 메모리 Download PDF

Info

Publication number
KR100244469B1
KR100244469B1 KR1019970018532A KR19970018532A KR100244469B1 KR 100244469 B1 KR100244469 B1 KR 100244469B1 KR 1019970018532 A KR1019970018532 A KR 1019970018532A KR 19970018532 A KR19970018532 A KR 19970018532A KR 100244469 B1 KR100244469 B1 KR 100244469B1
Authority
KR
South Korea
Prior art keywords
burn
test
signal
output signal
control unit
Prior art date
Application number
KR1019970018532A
Other languages
English (en)
Other versions
KR19980083284A (ko
Inventor
김성훈
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970018532A priority Critical patent/KR100244469B1/ko
Publication of KR19980083284A publication Critical patent/KR19980083284A/ko
Application granted granted Critical
Publication of KR100244469B1 publication Critical patent/KR100244469B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리에 관한 것으로, 종래의 반도체 메모리는 번인 테스트시 반도체 메모리에 전압을 인가하는 전원 제어부의 본딩상태에 따라 번인 테스트 시간이 다르며, 번인 테스트시간을 일정하게 하는 경우에는 각 반도체 메모리의 리프레시 주기에 따라 워드라인에 인가되는 전압 스트레스 시간이 변화하여 일률적인 테스트 및 그 테스트 결과의 신뢰성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 반도체 메모리의 번인 테스트 모드를 감지하여 출력신호를 출력하는 번인 감지부와, 상기 번인 감지부의 출력신호와 전원 제어부의 출력신호를 인가 받아 소정의 조합을 통해 번인 테스트시에 항상 일정한 값을 출력하도록 옵션 제어부를 전원 제어부의 출력전압을 인가 받는 패드와; 상기 패드와 전원전압의 사이에 접속된 저항과; 상기 패드에 인가되는 전압을 지연출력하는 지연부와; 상기 지연부의 출력신호와 상기 번인 감지부의 출력신호를 오아조합하여 출력하는 오아게이트로 구성하여 각기 다른 리프레시 주기를 갖는 경우에도 번인 테스트시에 일정한 리프레시 주기를 갖도록 함으로써, 번인 테스트시 리프레시 주기가 다른 반도체 메모리의 일률적인 테스트가 가능한 효과와 아울러 그 테스트의 신뢰도를 증가시키는 효과가 있다.

Description

반도체 메모리
본 발명은 반도체 메모리에 관한 것으로, 특히 본딩(bonding) 또는 마스크 옵션(mask option)에 따라 서로 다른 리프레시 주기를 갖는 경우에도 반도체 메모리의 워드라인에는 동일한 전압이 인가되도록 하여 번인시간을 단축하는데 적당하도록 한 반도체 메모리에 관한 것이다.
일반적으로, 반도체 메모리는 초기고장의 방지를 위하여 실제 사용하는 전압보다 높은 전압을 인가하는 번인 테스트를 실시하여 그 테스트 결과에 따라 이상이 있는 메인 메모리셀은 반도체 메모리에 여분으로 제조된 메모리셀로 대체됨으로써 제품화되며, 이와 같은 종래의 반도체 메모리를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 반도체 메모리의 블록 구성도로서, 이에 도시한 바와 같이 전원제어부(1)의 본딩패드상태에 따라 서로 다른 전압을 인가 받아 리프레시주기를 결정하는 옵션 제어부(2)와; 로우 어드레스 스트로브(
Figure kpo00001
), 칼럼 어드레스 스트로브(
Figure kpo00002
), 쓰기 인에이블신호(
Figure kpo00003
), 읽기 인에이블신호(
Figure kpo00004
) 및 어드레스신호(ADD)를 입력받고 상기 옵션 제어부(2)의 출력신호에 따라 워드라인 제어신호를 출력하는 워드라인 제어부(3)와; 상기 워드라인 제어부(3)의 워드라인 제어신호를 입력받아 디코딩하여 워드라인 선택신호를 출력하는 워드라인 디코더(4)와; 로우 어드레스 스트로브(), 칼럼 어드레스 스트로브(
Figure kpo00006
), 쓰기 인에이블신호(
Figure kpo00007
), 읽기 인에이블신호(
Figure kpo00008
) 및 어드레스신호(ADD)를 입력받고 상기 옵션 제어부(2)의 출력신호에 따라 비트라인 제어신호를 출력하는 비트라인 제어부(6)와; 상기 비트라인 제어부(6)의 비트라인 제어신호를 입력받아 디코딩하여 비트라인 선택신호를 출력하는 비트라인 디코더(7)와; 상기 워드라인 선택신호 및 비트라인 선택신호에 따라 특정 메모리셀이 선택되어 그 특정 메모리셀에 데이터를 저장하거나 저장된 데이터를 출력하는 메모리셀부(5)와; 상기 메모리셀부(5)의 데이터 입출력을 제어하는 입출력 제어부(8)로 구성된다. 또한, 도2는 상기 옵션 제어부의 회로도로서, 이에 도시한 바와 같이 상기 전원 제어부(1)의 전압을 인가 받는 패드(PAD)와; 상기 패드(PAD)와 전원전압(VCC)에 접속된 저항(R1)과; 상기 패드(PAD)에 인가되는 신호를 반전출력하는 인버터(INV1)로 구성된다.
이하, 상기와 같이 구성된 종래 반도체 메모리의 동작을 상세히 설명한다.
먼저, 전원 제어부(1)의 상태에 따라 옵션 제어부(2)는 리프레시 주기를 결정한다. 즉, 전원 제어부(1)의 본딩상태가 접지전압(VSS)에 접속되어 있으면, 상기 도2에 도시한 인버터(INV1)는 패드(PAD)에 인가된 상기 전원 제어부(1)의 접지전압(VSS)을 반전하여 고전위의 출력신호를 출력한다. 이때, 상기 저항(R1)의 일측에 인가되는 전원전압(VCC)은 인버터(INV1)의 출력에 영향을 주지 않는다. 또한, 전원 제어부(1)의 본딩상태가 오픈이 되면, 상기 인버터(INV1)는 저항(R1)의 일측에 인가되는 전원전압(VCC)의 영향으로 저전위의 출력신호를 출력한다. 상기와 같이 인버터(INV1)의 출력신호는 상기 전원 제어부(1)의 본딩상태에 따라 고전위 또는 저전위의 출력신호를 출력하게 되며, 출력신호가 고전위인 경우에는 리프레시 주기는 4K, 즉 4096사이클마다 메모리셀부(5)의 워드라인 하나를 동작시키게 되며, 출력신호가 저전위인 경우에는 리프레시 주기는 2K, 즉 2048사이클마다 메모리셀부(5)의 워드라인 하나를 동작시키게 된다.
그 다음, 상기 옵션 제어부(2)의 출력신호와, 로우 어드레스 스트로브(
Figure kpo00009
) 및 어드레스신호(ADD)를 인가 받은 워드라인 제어부(3)는 제어신호를 출력하고, 상기 제어신호를 디코딩하여 워드라인 선택신호를 출력하는 워드라인 디코더(4)에 의해 메모리셀부(5)의 특정 워드라인이 선택된다.
그 다음, 상기 옵션 제어부(2)의 출력신호와, 칼럼 어드레스 스트로브(
Figure kpo00010
) 및 어드레스신호(ADD)를 입력받아 처리하여 출력하는 비트라인 제어부(6)의 제어신호를 디코딩하여 비트라인 선택신호를 출력하는 비트라인 디코더(7)에 의해 상기 워드라인이 선택된 특정 메모리셀의 데이터가 입출력 제어부(8)를 통해 출력된다.
또한, 상기와 같은 동작을 하는 반도체 메모리의 초기고장여부를 테스트하기 위해 실제 사용하는 전원전압의 값보다 높은 값의 전원을 인가하는 번인 테스트시에는 상기 옵션 제어부(2)의 출력신호에 따라 그 번인 테스트시간이 변화하게 된다. 즉, 번인 테스트시간을 12시간으로 정해 놓은 경우에는 리프레시 주기가 4K인 경우 1개의 워드라인이 약 10.5초(12시간/4096)동안 번인 테스트시의 높은 전압을 인가 받게 되며, 리프레시 주기가 2K인 경우 1개의 워드라인이 약 42초(12시간/2048)동안 높은 전압을 인가 받게 된다. 따라서 동일한 반도체 메모리를 번인 테스트하기 위해서는 리프레시 주기가 길수록 테스트시간이 증가한다.
상기한 바와 같이 종래의 반도체 메모리는 번인 테스트시 반도체 메모리에 전압을 인가하는 전원 제어부의 본딩상태에 따라 번인 테스트시간이 다르며, 번인 테스트시간을 일정하게 하는 경우에는 각 반도체 메모리의 리프레시 주기에 따라 워드라인에 인가되는 전압 스트레스 시간이 변화하여 일률적인 테스트가 불가능하고, 그 테스트 결과의 신뢰성이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 반도체 메모리의 리프레시 주기에 관계없이 번인 테스트시에는 일정한 시간의 전압 스트레스를 워드라인에 인가하는 반도체 메모리의 제공에 그 목적이 있다.
도1은 종래 반도체 메모리의 블록구성도.
도2는 도1에 있어서, 옵션 제어부의 회로도.
도3은 본 발명에 의한 반도체 메모리의 블록구성도.
도4는 도3에 있어서, 옵션 제어부의 회로도.
*도면의 주요 부분에 대한 부호의 설명*
1:전원 제어부3:워드라인 제어부
4:워드라인 디코더5:메모리셀부
6:비트라인 제어부7:비트라인 디코더
8:입출력 제어부9:옵션 제어부
10:번인 감지부11:지연부
상기와 같은 목적은 번인 테스트 모드로 동작함을 인식하여 그에 따른 출력신호를 출력하는 번인 테스트 감지부와, 그 번인 테스트 감지부의 출력신호를 인가 받아 전원 제어부의 본딩상태에 따른 리프레시 주기를 결정하는 신호를 조합하여 일정한 출력신호를 출력하도록 옵션 제어부를 구성함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 반도체 메모리를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명에 의한 반도체 메모리의 블록도로서, 이에 도시한 바와 같이 그 본딩상태에 따라 접지전압(VSS)을 인가하거나, 오픈되는 전원 제어부(1)와; 번인 테스트 모드를 감지하여 출력신호를 출력하는 번인 감지부(10)와; 상기 전원 제어부(1)의 본딩상태에 따라 인가되는 서로 다른 전압과, 상기 번인 감지부(10)의 출력신호를 소정의 조합을 통해 리프레시주기를 결정하여 출력하는 옵션 제어부(9)와; 로우 어드레스 스트로브(
Figure kpo00011
), 칼럼 어드레스 스트로브(
Figure kpo00012
), 쓰기 인에이블신호(
Figure kpo00013
), 읽기 인에이블신호(
Figure kpo00014
) 및 어드레스신호(ADD)를 입력받고 상기 옵션 제어부(9)의 출력신호에 따라 워드라인 제어신호를 출력하는 워드라인 제어부(3)와; 상기 워드라인 제어부(3)의 워드라인 제어신호를 입력받아 디코딩하여 워드라인 선택신호를 출력하는 워드라인 디코더(4)와; 로우 어드레스 스트로브(
Figure kpo00015
), 칼럼 어드레스 스트로브(
Figure kpo00016
), 쓰기 인에이블신호(
Figure kpo00017
), 읽기 인에이블신호(
Figure kpo00018
) 및 어드레스신호(ADD)를 입력받고 상기 옵션 제어부(9)의 출력신호에 따라 비트라인 제어신호를 출력하는 비트라인 제어부(6)와; 상기 비트라인 제어부(6)의 비트라인 제어신호를 입력받아 디코딩하여 비트라인 선택신호를 출력하는 비트라인 디코더(7)와; 상기 워드라인 선택신호 및 비트라인 선택신호에 따라 특정 메모리셀이 선택되어 그 특정 메모리셀에 데이터를 저장하거나 저장된 데이터를 출력하는 메모리셀부(5)와; 상기 메모리셀부(5)의 데이터 입출력을 제어하는 입출력 제어부(8)로 구성된다.
또한, 도4는 상기 옵션 제어부(9)의 회로도로서, 이에 도시한 바와 같이 상기 전원 제어부(1)의 출력전압을 인가 받는 패드(PAD)와; 상기 패드(PAD)와 전원전압(VCC)에 접속된 저항(R1)과; 상기 패드(PAD)에 인가되는 전압을 지연출력하는 상호 직렬접속된 인버터(INV1),(INV2)를 포함하는 지연부(11)와; 상기 지연부(11)의 출력신호와 상기 번인 감지부(10)의 출력신호를 오아조합하여 출력하는 오아게이트(OR1)로 구성된다.
이하, 상기와 같이 구성된 본 발명에 의한 반도체 메모리의 동작을 설명한다.
먼저, 번인 테스트시가 아닌 경우에 전원 제어부(1)는 그 본딩상태에 따라 접지전압(VSS)을 인가하거나 오픈된다. 이에 따라 옵션 제어부(9)의 지연부(11)를 통해 저전위 또는 고전위의 신호를 인가 받고, 번인 감지부(10)의 저전위 출력신호를 인가 받은 오아게이트(OR1)는 상기 옵션 제어부(9)의 상태에 따라 고전위 또는 저전위의 출력신호를 출력하게 된다. 그리고, 상기 옵션 제어부(9)의 출력신호와, 로우 어드레스 스트로브(
Figure kpo00019
) 및 어드레스신호(ADD)를 인가 받은 워드라인 제어부(3)는 제어신호를 출력하고, 상기 제어신호를 디코딩하여 워드라인 선택신호를 출력하는 워드라인 디코더(4)에 의해 메모리셀부(5)의 특정 워드라인이 선택되며, 상기 옵션 제어부(9)의 출력신호와, 칼럼 어드레스 스트로브(
Figure kpo00020
) 및 어드레스신호(ADD)를 입력받아 처리하여 출력하는 비트라인 제어부(6)의 제어신호를 디코딩하여 비트라인 선택신호를 출력하는 비트라인 디코더(7)에 의해 상기 워드라인이 선택된 특정 메모리셀의 데이터가 입출력 제어부(8)를 통해 출력된다.
그 다음, 번인 테스트시에는 전원 제어부(1)는 그 본딩상태에 따라 접지전원(VSS)을 인가하거나 오픈된다. 이에 따라 옵션 제어부(9)의 지연부(11)를 통해 저전위 또는 고전위의 신호를 인가 받고, 일반적인 동작상태의 전원전압보다 높은 전원전압이 인가됨을 감지하는 번인 감지부(10)의 고전위 출력신호를 인가 받은 오아게이트(OR1)는 상기 옵션 제어부(9)의 상태에 관계없이 항상 고전위의 출력신호를 출력하게 된다. 그리고, 상기의 옵션 제어부(9)의 상태에 관계없이 항상 고전위신호를 출력하는 옵션 제어부(9)의 출력신호는 리프레시 주기로 워드라인 제어부(3) 및 비트라인 제어부(6)에 입력되어 상기 워드라인 제어부(3) 및 비트라인 제어부(6)는 제어신호를 출력하며, 그 제어신호는 워드라인 디코더(4) 및 비트라인 디코더(7)에서 디코딩되어 메모리셀부(5)의 특정메모리셀에 포함되는 모스 트랜지스터의 게이트에 평상의 전원전압값보다 높은 전원전압을 인가하여 그 셀의 이상유무를 판단하게 된다.
상기한 바와 같이 본 발명에 의한 반도체 메모리는 각기 다른 리프레시 주기를 갖는 경우에도 번인 테스트시에 일정한 리프레시 주기를 갖도록 함으로써, 번인 테스트시 리프레시 주기가 다른 반도체 메모리의 일률적인 테스트가 가능한 효과와 아울러 그 테스트의 신뢰도를 향상시키는 효과가 있다.

Claims (2)

  1. 번인 테스트 모드를 감지하는 번인 감지수단과, 본딩상태에 따라 다른 출력신호를 출력하는 전원 제어수단과, 상기 전원 제어수단과 번인 감지수단의 출력신호를 인가 받아 소정의 조합을 통해 번인 테스트시 일정한 리프레시 주기값을 결정하여 출력하는 옵션 제어수단과, 상기 일정한 리프레시 주기값과 소정의 신호를 인가 받아 워드라인 제어신호 및 비트라인 제어신호를 출력하는 워드라인 제어수단 및 비트라인 제어수단과, 상기 워드라인 제어수단 및 비트라인 제어수단의 제어신호를 인가 받아 디코딩하여 다수의 메모리셀을 포함하는 메모리셀부의 특정 워드라인을 선택하는 워드라인 선택신호 및 특정 비트라인을 선택하는 비트라인 선택신호를 출력하는 워드라인 디코더 및 비트라인 디코더를 포함하여 된 것을 특징으로 하는 반도체 메모리.
  2. 제 1항에 있어서, 상기 옵션 제어수단은 전원 제어수단의 출력전압을 인가 받는 패드와, 상기 패드와 전원전압을 잇는 저항과; 상기 패드에 인가되는 전압을 지연출력하는 지연수단과; 상기 지연수단의 출력신호와 상기 번인 감지수단의 출력신호를 오아조합하여 출력하는 오아게이트로 구성하여 된 것을 특징으로 하는 반도체 메모리.
KR1019970018532A 1997-05-13 1997-05-13 반도체 메모리 KR100244469B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018532A KR100244469B1 (ko) 1997-05-13 1997-05-13 반도체 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018532A KR100244469B1 (ko) 1997-05-13 1997-05-13 반도체 메모리

Publications (2)

Publication Number Publication Date
KR19980083284A KR19980083284A (ko) 1998-12-05
KR100244469B1 true KR100244469B1 (ko) 2000-02-01

Family

ID=19505750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018532A KR100244469B1 (ko) 1997-05-13 1997-05-13 반도체 메모리

Country Status (1)

Country Link
KR (1) KR100244469B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810612B1 (ko) * 2006-06-16 2008-03-06 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법

Also Published As

Publication number Publication date
KR19980083284A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US5079744A (en) Test apparatus for static-type semiconductor memory devices
US8040751B2 (en) Semiconductor memory device
EP0488612A1 (en) A semiconductor memory with inverted write-back capability and method of testing using inverted write-back
JP4685482B2 (ja) メモリモジュール
KR100228530B1 (ko) 반도체 메모리 장치의 웨이퍼 번인 테스트회로
KR0180265B1 (ko) 반도체 장치
KR100592349B1 (ko) 반도체 장치, 그 시험 방법 및 반도체 집적 회로
KR100197784B1 (ko) 멀티비트 테스트시에 인접하는 비트선의 전위를 반전시켜 동작할수 있는 반도체기억장치
KR19990007406A (ko) 동기식 반도체 기억장치
KR940005697B1 (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
US5774472A (en) Semiconductor memory device capable of realizing stable test mode operation
JP3728356B2 (ja) 半導体装置
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
US6546510B1 (en) Burn-in mode detect circuit for semiconductor device
KR100244469B1 (ko) 반도체 메모리
US20070127300A1 (en) Bun-in test method semiconductor memory device
US6651022B2 (en) Semiconductor device capable of test mode operation
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
KR19980083772A (ko) 반도체 메모리
KR100301044B1 (ko) 패키지하의내부신호제어가능반도체장치와테스트방법
KR0172439B1 (ko) 반도체 메모리장치의 결함 워드라인 검출회로 및 그 방법
KR950010627B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR100261875B1 (ko) 안정한 테스트 모드 동작을 실현 가능한 반도체기억 장치
JP2836855B2 (ja) プログラム可能な論理素子のテスト回路
KR100307291B1 (ko) 반도체메모리의번-인모드제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee