KR20140118005A - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents
유기 발광 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20140118005A KR20140118005A KR1020130033079A KR20130033079A KR20140118005A KR 20140118005 A KR20140118005 A KR 20140118005A KR 1020130033079 A KR1020130033079 A KR 1020130033079A KR 20130033079 A KR20130033079 A KR 20130033079A KR 20140118005 A KR20140118005 A KR 20140118005A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- repair
- pixel
- organic light
- active layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000008439 repair process Effects 0.000 claims abstract description 110
- 239000010409 thin film Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 29
- 230000002950 deficient Effects 0.000 claims description 14
- 230000001678 irradiating effect Effects 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims 8
- 239000010410 layer Substances 0.000 description 131
- 239000011229 interlayer Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
리페어를 용이하게 하기 위하여 본 발명의 실시예는, 기판 상에 구비되며 복수개의 박막 트랜지스터를 포함하는 화소 회로부; 및 상기 화소 회로부와 전기적으로 연결된 유기 발광 소자; 를 포함하며, 상기 화소 회로부와 상기 유기 발광 소자는 반도체를 포함하는 리페어부를 통해 연결되는, 유기 발광 표시 장치를 개시한다.
Description
본 발명의 실시예는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치, 액정 디스플레이 장치 등과 같은 평판 표시 장치는 복수개의 화소들을 포함한다. 각 화소들은 박막 트랜지스터(Thin Film Transistor: TFT) 및 커패시터를 포함하는 화소 회로부를 포함하며, 각각의 화소 회로부들은 유기 발광 소자(OLED)와 연결된다.
평판 표시 장치가 고해상도화 될수록 화소들의 숫자가 많아지고 집적도가 향상된다. 또한, 평판 표시 장치가 대형화될수록 불량인 화소가 발생할 확률이 높아진다. 특히, 대형화된 평판 표시 장치는 모 기판(mother substrate)에 형성할 수 있는 패널의 개수가 적으므로, 불량이 발생한 패널이 포함된 모 기판을 모두 폐기할 시 생산 수율에 큰 영향을 미치게 된다. 따라서, 고해상도 및 대형화된 평판 표시 장치에 적합한 화소의 리페어(repair) 구조 및 방법이 요구된다.
본 발명의 실시예는 리페어가 용이한 유기 발광 표시 장치 및 그 제조 방법을 제공하고자 한다.
상기와 같은 과제를 해결하고자 하는 본 발명의 일 실시예에 따르면, 기판 상에 구비되며 복수개의 박막 트랜지스터를 포함하는 화소 회로부; 및 상기 화소 회로부와 전기적으로 연결된 유기 발광 소자; 를 포함하며, 상기 화소 회로부와 상기 유기 발광 소자는 반도체를 포함하는 리페어부를 통해 연결된다.
상기 화소 회로부는 제1박막 트랜지스터를 포함하며, 상기 제1박막 트랜지스터는 상기 반도체를 포함하며 소스 영역, 채널 영역 및 드레인 영역을 구비하며 상기 리페어부와 일체로 이루어지는 제1 활성층; 및 상기 제1 활성층과 제1절연막을 통해 절연되며 상기 채널 영역에 대응하여 배치되는 제1 게이트 전극; 을 포함한다.
상기 화소 회로부는 상기 제1박막 트랜지스터와 연결된 제2박막 트랜지스터를 포함하며, 상기 제2박막 트랜지스터는 상기 반도체를 포함하며 상기 제1활성층 및 상기 리페어부와 일체로 이루어지는 제2 활성층; 및 상기 제2 활성층과 상기 제1절연막을 통해 절연되는 제2 게이트 전극; 을 포함한다.
상기 유기 발광 소자는 상기 제1절연막 상에 배치된 하부 전극; 상기 하부 전극 상에 형성된 중간층; 및 상기 중간층 상에 형성되어 상기 하부 전극과 대향하는 상부 전극; 을 포함한다.
상기 제1게이트 전극 및 상기 제2게이트 전극을 덮는 제2절연막; 및 상기 제2절연막 상에 배치되고 일단이 상기 제1절연막 및 상기 제2절연막을 관통하여 상기 리페어부와 접속하고 타단이 상기 하부 전극과 접속하는 컨택부; 를 더 포함한다.
상기 리페어부의 두께는 상기 컨택부의 두께보다 얇다.
상기 리페어부 상에는 상기 제1절연막, 상기 제2절연막 및 제3절연막이 순차적으로 배치되며, 상기 제3절연막 상에 상기 상부 전극이 구비된다.
상기 화소 회로부를 덮는 평탄화막을 더 포함하며, 상기 유기 발광 소자는 상기 평탄화막 상에 배치된 하부 전극; 상기 하부 전극 상에 형성된 중간층; 및 상기 중간층 상에 형성되어 상기 하부 전극과 대향하는 상부 전극; 을 포함한다.
상기 리페어부 상에는 상기 제1절연막, 제2절연막, 평탄화막, 및 제3절연막이 순차적으로 배치되며, 상기 제3절연막 상에 상기 상부 전극이 구비된다.
상기 제1활성층, 상기 제2활성층 및 상기 리페어부는 다결정 실리콘을 포함한다.
상기와 같은 과제를 해결하고자 하는 본 발명의 일 실시예에 따르면, 기판 상에 서로 연결된 제1활성층, 제2활성층 및 리페어부를 형성하는 단계; 상기 제1활성층, 제2활성층 및 리페어부 상에 형성된 제1절연막 상에 제1게이트 전극 및 제2게이트 전극을 형성하고, 상기 제1절연막 상에 하부 전극도 함께 형성하는 단계; 상기 제1게이트 전극 및 제2게이트 전극 상에 형성된 제2절연막 상에 리페어부 및 하부 전극과 접속하는 컨택부를 형성하는 단계; 상기 컨택부 상에 형성된 제3절연막에 개구부를 형성하여 상기 하부 전극을 노출하는 단계; 노출된 상기 하부 전극 상에 중간층 및 상부 전극을 형성하여 화소를 제조하는 단계; 상기 화소의 명점 불량 여부를 검사하는 단계; 및 명점 불량이 발생한 상기 화소의 상기 리페어부에 레이저를 조사하는 단계; 를 포함한다.
상기 제1활성층, 상기 제2활성층 및 상기 리페어부는 다결정 실리콘을 포함한다.
상기 레이저를 조사하는 단계는 상기 리페어부를 절단하여 상기 화소를 암점화하는 것이다.
상기 레이저를 조사하는 단계는 상기 레어저를 상기 기판의 방향에서 조사한다.
상기 리페어부의 두께는 상기 컨택부의 두께보다 얇다.
상기 리페어부 상에는 상기 제1절연막, 상기 제2절연막 및 상기 제3절연막이 순차적으로 배치되며, 상기 제3절연막 상에 상기 상부 전극이 구비된다.
상기와 같은 과제를 해결하고자 하는 본 발명의 일 실시예에 따르면, 기판 상에 서로 연결된 제1활성층, 제2활성층 및 리페어부를 형성하는 단계; 상기 제1활성층, 제2활성층 및 리페어부 상에 형성된 제1절연막 상에 제1게이트 전극 및 제2게이트 전극을 형성하는 단계; 상기 제1게이트 전극 및 제2게이트 전극 상에 순차적으로 형성된 제2절연막 및 평탄화막 상에 상기 리페어부와 접속하는 하부 전극을 형성하는 단계; 상기 평탄화막 상에 형성된 제3절연막에 개구부를 형성하여 상기 하부 전극을 노출하는 단계; 노출된 상기 하부 전극 상에 중간층 및 상부 전극을 형성하여 화소를 제조하는 단계; 상기 화소의 명점 불량 여부를 검사하는 단계; 및 명점 불량이 발생한 상기 화소의 상기 리페어부에 레이저를 조사하는 단계; 를 포함한다.
상기 제1활성층, 상기 제2활성층 및 상기 리페어부는 다결정 실리콘을 포함한다.
상기 레이저를 조사하는 단계는 상기 리페어부를 절단하여 상기 화소를 암점화하는 것이다.
상기 레이저를 조사하는 단계는 상기 레어저를 상기 기판의 방향에서 조사한다.
상기 리페어부 상에는 상기 제1절연막, 상기 제2절연막, 상기 평탄화막, 및 상기 제3절연막이 순차적으로 배치되며, 상기 제3절연막 상에 상기 상부 전극이 구비된다.
상술한 본 발명의 실시예에 의하면 반도체로 이루어지는 리페어부를 이용하여 명점 불량이 검사된 화소를 암점화함으로써, 유기 발광 표시 장치의 용이한 리페어가 가능한 효과가 있다.
도 1의 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 포함된 화소의 회로도이다.
도 2는 본 발명의 다른 실시예에 의한 유기 발광 표시 장치에 포함된 화소의 회로도이다.
도 3은 도 2에 도시된 화소의 개략적인 평면도이다.
도 4는 도 3의 평면도에서 Ⅳ-Ⅳ선을 따라 절단한 단면도이다.
도 5는 도 4의 도면에서 레이저 리페어가 수행되는 것을 나타낸 것이다.
도 6은 도 4에 도시된 화소의 다른 실시예를 나타낸 단면도이다.
도 7은 도 6의 도면에서 레이저 리페어가 수행되는 것을 나타낸 것이다.
도 8은 본 발명의 비교예를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 의한 유기 발광 표시 장치에 포함된 화소의 회로도이다.
도 3은 도 2에 도시된 화소의 개략적인 평면도이다.
도 4는 도 3의 평면도에서 Ⅳ-Ⅳ선을 따라 절단한 단면도이다.
도 5는 도 4의 도면에서 레이저 리페어가 수행되는 것을 나타낸 것이다.
도 6은 도 4에 도시된 화소의 다른 실시예를 나타낸 단면도이다.
도 7은 도 6의 도면에서 레이저 리페어가 수행되는 것을 나타낸 것이다.
도 8은 본 발명의 비교예를 도시한 단면도이다.
본 명세서에서는 본 발명을 명확하게 설명하기 위하여 본 발명과 관계없는 부분은 도시 및 기재를 생략하거나, 간략히 기재하거나 도시하였다. 또한, 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께 및 넓이를 확대하거나, 과장되게 도시하였다.
본 명세서에서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 도면 부호를 붙였다. 본 명세서에서 “제1”, “제2” 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 “위에” 또는 “상에” 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
도 1의 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 포함된 화소(1)의 회로도이다. 도 2는 본 발명의 다른 실시예에 의한 유기 발광 표시 장치에 포함된 화소(2)의 회로도이다.
유기 발광 표시 장치는 화상이 표시되는 표시 영역 및 그 주변의 주변 영역으로 구획된다. 표시 영역에는 복수개의 배선들 및 복수개의 화소(1,2)들이 배치된다. 각 화소(1,2)는 적색, 녹색 또는 청색 중 하나의 색을 발광할 수 있다. 그러나, 본 발명이 이에 한정된 것은 아니며 상술한 색 이외에 보라색, 주황색 또는 백색 등을 발광할 수도 있다. 이 경우에는 각 화소(1,2) 별로 별도의 유기 발광층이 형성된 것이다.
그러나, 본 발명은 이에 한정되지 않고, 유기 발광층이 화소(1,2) 전체에 공통으로 형성될 수 있다. 예를 들어, 적색, 녹색, 및 청색의 광을 방출하는 복수의 유기 발광층이 수직으로 적층되거나 혼합되어 형성되어 백색광을 방출할 수 있다. 물론, 백색광을 방출하기 위한 색의 조합은 상술한 바에 한정되지 않는다. 한편, 이 경우 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나 컬러필터가 별도로 구비될 수 있다.
하나의 화소(1,2)는 복수개의 배선들에 연결되며 배선들로부터 각종 신호 및 전압을 전달받아 구동한다. 화소(1,2)는 배선들과 연결되며 각종 전자 소자를 포함하는 화소 회로부(111,112) 및 회소 회로부(111,112) 와 연결된 유기 발광 소자(OLED)를 포함한다.
화소 회로부(111,112) 는 적어도 두 개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함한다.
예를 들어 도 1을 참조하면, 화소 회로부(111)는 게이트단이 주사 신호(Sn)를 공급받고 소스단으로 데이터 신호(Dm)를 공급받는 스위칭 박막 트랜지스터(Ts)를 포함한다. 스위칭 박막 트랜지스터(Ts)의 드레인단은 구동 박막 트랜지스터(T1)의 게이트단과 연결된다. 구동 박막 트랜지스터(T1)의 소스단은 전원 전압(ELVDD)을 공급받으며 드레인단은 유기 발광 소자(OLED)와 연결된다. 또한, 스위칭 박막 트랜지스터(Ts)의 드레인단과 구동 박막 트랜지스터(T1)의 소스단 사이에는 스토리지 커패시터(Cst)가 연결된다.
이러한 2개의 트랜지스터 및 1개의 커패시터를 포함하는 화소 회로(111)는, 주사 신호(Sn)에 의해 스위칭 박막 트랜지스터(Ts)가 턴온 되어 데이터 신호(Dm)에 대응하는 전압을 스토리지 커패시터(Cst)에 충전하고, 구동 박막 트랜지스터(T1)는 충전된 전압에 대응하는 전류를 유기 발광 소자(OLED)로 전달한다.
그러나, 본 발명의 일 실시예는 이에 한정되지 않는다. 화소 회로부(112)는 세 개 이상의 트랜지스터 및 두 개 이상의 커패시터를 포함할 수 있다.
예를 들어 도 2를 참조하면, 화소 회로부(112)는 스위칭 박막 트랜지스터(Ts), 구동 박막 트랜지스터(T1) 외에도 공통 제어 박막 트랜지스터(T2)를 더 포함한다. 또한, 화소 회로부(112)는 스토리지 커패시터(Cst) 외에도, 보상 커패시터(CVth)를 더 포함할 수 있다.
공통 제어 박막 트랜지스터(T2)의 게이트단으로는 공통 제어 신호(Gt)가 인가되며 공통 제어 박막 트랜지스터(T2)의 소스단은 구동 박막 트랜지스터(T1)의 게이트단과 연결되고, 공통 제어 박막 트랜지스터(T2)의 드레인단은 구동 박막 트랜지스터(T1)의 드레인단에 연결된다. 구동 박막 트랜지스터(T1)는 시간의 경과에 문턱 전압이 변화할 수 있다. 공통 제어 박막 트랜지스터(T2)는 공통 제어 신호(Gt)에 따라 구동 박막 트랜지스터(T1)를 다이오드 연결시켜 구동 박막 트랜지스터(T1)의 문턱 전압을 보상한다. 보상 커패시터(CVth)는 스위칭 박막 트랜지스터(Ts)와 구동 박막 트랜지스터(T1) 사이에 연결된다.
도 1 및 도 2에 도시된 화소(1,2)에서 볼 수 있는 바와 같이, 화소 회로부(111,112)와 유기 발광 소자(OLED)는 서로 전기적으로 연결된다. 그런데, 화소(1,2)를 제작하는 과정 중에 특정 부위의 패턴 불량, 예기치 못한 막 특성의 변화 또는 이물질의 개입 등에 의해 특정 화소(1,2)에 과전류가 유입되어 해당 화소(1,2)에 명점 불량이 발생할 수 있다. 명점 불량이 발생한 유기 발광 표시 장치는 양품 처리가 불가능하다. 그렇다고 명점 불량이 발생한 유기 발광 표시 장치 전체를 폐기한다면 수율 및 경제적으로 손해가 크다. 따라서, 명점을 암점화하는 리페어(repair) 과정이 요구된다. 암점화 리페어 과정은 회소 회로부(111,112)와 유기 발광 소자(OLED) 사이의 연결 부분을 컷팅(cutting)함으로써 수행될 수 있다.
본 발명의 일 실시예에 의하면, 화소 회로부(111,112)와 유기 발광 소자(OLED) 사이에 리페어부(113)를 배치하여, 화소(1,2)의 리페어를 용이하게 수행할 수 있다. 이하에서 도 3 및 도 4를 참조하여 자세하게 알아본다.
도 3은 도 2에 도시된 화소(2)의 개략적인 평면도이다. 도 4는 도 3의 평면도에서 Ⅳ-Ⅳ선을 따라 절단한 단면도이다. 이하에서는 도 3 및 도 4를 참조하여, 리페어부(113)를 포함한 유기 발광 표시 장치의 제조 과정을 순차적으로 설명한다. 또한, 도 5는 도 4의 도면에서 레이저 리페어가 수행되는 것을 나타낸 것이다. 따라서, 도 5를 참조하여 리페어부(113)를 통한 리페어 과정도 함께 설명하도록 한다.
먼저 기판(10)을 준비한다. 기판(10)은 투명한 유리 또는 투명한 플라스틱으로 이루어질 수 있다. 기판은 구부리거나 접힐 수 있는 투명한 플라스틱 필름이거나, 투명한 박막 유리일 수도 있다. 리페어 공정에서는 기판(10)의 방향으로 레이저를 조사하여 리페어를 수행해야 하므로 기판(10)은 투명한 소재여야 한다.
기판(10) 상에는 불순물의 침투를 방지하고 표면을 평탄하게 하기 위해 절연 물질로 버퍼층(11)을 형성할 수 있다. 버퍼층(11)은 필수 구성 요소는 아니다.
이하에서는 구동 박막 트랜지스터(T1) 및 공통 제어 박막 트랜지스터(T2)와 유기 발광 소자(OLED)를 위주로 설명하도록 한다. 도 2에 개시된 바와 같이 리페어부(113)와 연관성이 큰 부분이 구동 박막 트랜지스터(T1) 및 공통 제어 박막 트랜지스터(T2)와 유기 발광 소자(OLED)이기 때문이다. 구동 박막 트랜지스터(T1) 및 공통 제어 박막 트랜지스터(T2)는 각각 활성층(A1,A2) 및 게이트 전극(G1,G2)을 포함하며, 활성층(A1,A2)의 소스 영역(S1,S2)이 소스 전극 역할을 하고, 활성층(A1,A2)의 드레인 영역(D1,D2)이 드레인 전극 역할을 한다. 즉, 구동 박막 트랜지스터(T1) 및 공통 제어 박막 트랜지스터(T2)는 탑 게이트 타입(top gate type) 또는 바텀 게이트 타입(bottom gate type)이 아니고, 소스 전극 및 드레인 전극이 활성층과 동일한 레이어로 존재하는 구조를 가진다.
버퍼층(11) 상에는 각 박막 트랜지스터(T1,T2)의 위치에 대응하도록 반도체층을 형성한다. 반도체층은 각각의 박막 트랜지스터(T1,T2)를 구성하는 활성층(A1,A2) 및 리페어부(113)를 포함한다. 각각의 활성층(A1,A2) 및 리페어부(113)는 서로 연결되어 있으며 일체로 형성된다. 활성층(A1,A2) 및 리페어부(113)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(poly silicon), 또는 G-I-Z-O [(In2O3)a(Ga2O3)b(ZnO)c](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)와 같은 산화물 반도체로 형성될 수 있다. 바람직하게, 활성층(A1,A2) 및 리페어부(113)는 비정질 실리콘을 어닐링하여 형성된 다결정 실리콘(poly-silicon)으로 이루어질 수 있다. 이 경우 구동 박막 트랜지스터(T1)에 포함될 구동 활성층(A1) 및 공통 제어 박막 트랜지스터(T2)에 포함될 공통 제어 활성층(A2)의 양 단은 도핑되어 각각 구동 소스 영역(S1), 발광 제어 소스 영역(S2), 구동 드레인 영역(D1) 또는 발광 제어 드레인 영역(D2)으로 될 수 있다.
활성층(A1,A2) 및 리페어부(113)는 수백 옴스트롱의 두께를 가질 수 있다. 바람직하게 활성층(A1,A2) 및 리페어부(113)는 약 400 내지 500 옴스트롱의 두께를 가질 수 있다. 이렇게 최소한의 두께를 가짐으로써, 리페어부(113)는 레이저 컷팅이 용이하게 이루어질 수 있다.
한편 도 3에 도시된 바와 같이 리페어부(113)의 너비는 활성층(A1,A2)의 너비보다 얇게 형성될 수 있다. 이렇게 최소한의 너비를 가짐으로써, 리페어부(113)는 레이저 컷팅이 용이하게 이루어질 수 있다.
한편, 리페어부(113)는 활성층(A1,A2)과 동시에 형성되기 때문에 반도체 물질로 이루어진다. 따라서, 레이저로 리페어부(113)를 컷팅할 때 잔막(residual layer)이 남아있더라도 잔막이 도체가 아니므로 잔막으로 인해 쇼트 불량이 일어나는 문제를 방지할 수 있다.
다음으로 반도체층을 덮도록 기판(10)의 전체적으로 게이트 절연막(13)을 형성한다. 게이트 절연막은 단일층(13) 또는 다층의 유기물 또는 무기물로 이루어질 수 있으며, 예를 들어 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)로 이루어질 수 있다.
다음으로, 게이트 절연막(13) 상에 구동 활성층(A1)에 대응하도록 구동 게이트 전극(G1)이 형성되고, 공통 제어 활성층(A2)에 대응하도록 공통 제어 게이트 전극(G2)이 형성된다. 한편, 게이트 전극들(G1,G2)과 동시에 유기 발광 표시 소자(OLED)의 위치에 대응하는 게이트 절연막(13) 상에 하부 전극(21)을 포함하는 하부 전극 패턴(미도시)이 형성된다. 게이트 전극(G1,G2) 및 하부 전극 패턴(미도시)은 투명 도전성 산화물층 및 저저항 금속층의 적층 구조를 가진다. 예컨대, 투명 도전성 산화물층은 인듐틴옥사이드(ITO)를 포함하며, 저저항 금속층은 몰리브덴(Mo)과 알루미늄(Al)의 다층을 포함할 수 있다. 게이트 전극(G1,G2) 및 하부 전극 패턴(미도시)은 수천 옴스트롱의 두께로 형성될 수 있다.
도 3 및 도 4에 도시된 구조는 마스크 저감을 위한 구조로써, 게이트 전극(G1,G2)과 하부 전극(21)을 포함한 하부 전극 패턴을 동시에 형성한다. 이에 따라 유기 발광 표시 장치에서 각 레이어를 패터닝할 때 사용하는 마스크 또는 리소그래피 과정을 줄일 수 있는 효과가 있다.
다음으로, 게이트 전극(G1,G2) 및 하부 전극 패턴을 덮도록 층간 절연막(15)이 형성된다. 층간 절연막(15)은 단일층 또는 다층의 유기물 또는 무기물로 이루어질 수 있으며, 예를 들어 실리콘산화물 또는 실리콘질화물로 이루어질 수 있다. 그리고 절연막들(13,15)에 컨택부(116)를 형성하기 위한 준비 공정을 수행한다. 예컨대, 리페어부(113)의 일부를 노출하도록 게이트 절연막(13) 및 층간 절연막(15)에 제1컨택홀(C1)을 형성하고, 하부 전극 패턴의 일부를 노출하도록 층간 절연막(15)에 제2컨택홀(C2)을 형성한다. 이와 동시에 하부 전극 패턴의 적어도 가장자리를 노출하도록 층간 절연막(15)에 제1개구부(O1)를 함께 형성한다.
다음으로, 층간 절연막(15) 상에 컨택부(116)를 형성한다. 컨택부(116)는 리페어부(113)와 하부 전극(21)을 직접적으로 전기적 접속하는 부분이다. 컨택부(116)의 일단은 제1컨택홀(C1)을 통해 리페어부(113)와 접속하고, 타단은 제2컨택홀(C2)을 통해 하부 전극 패턴 또는 하부 전극(21)과 접속한다. 컨택부(116)는 배선, 예를 들어 데이터 라인(DL)과 동일한 층에 형성될 수 있다. 따라서, 컨택부(116)는 배선 저항을 줄이기 위한 몰리브덴과 알루미늄의 다층을 포함하는 저저항 물질로 이루어질 수 있다. 또한, 데이터 라인(DL)은 배선 저항을 줄이기 위해 수천 옴스트롱의 두께로 두껍게 이루어질 수 있다. 컨택부(116)도 데이터 라인(DL)과 동시에 형성되므로 수천 옴스트롱의 두께를 가질 수 있다.
한편, 도 3 및 도 4에 도시된 컨택부(116)는 일 실시예에 불과하며 본 발명은 이에 한정되지 않는다. 즉, 컨택부(116)는 데이터 라인(DL)과 동일층 외에도 다양한 레이어에 형성될 수 있다. 예컨대 컨택부(116)는 게이트 전극과 동일한 레이어에 형성될 수도 있다. 컨택부(116)는 리페어부와 하소 전극을 전기적으로 연결하는 구조라면 어느 레이어에 형성되어도 무관하다.
한편, 컨택부(116)를 형성함과 동시에 제1개구부(O1)에 의해 노출된 하부 전극 패턴을 구성하는 저저항 금속층을 제거함으로써, 하부 전극(21)을 형성한다. 즉, 하부 전극 패턴 중 투명 도전성 산화물층만 남긴다. 따라서, 하부 전극(21)은 투명 도전성 산화물로 이루어질 수 있다. 유기 발광 표시 장치가 기판(10)의 방향으로 발광하는 배면 발광 형(bottom emission type)인 경우 하부 전극(21)은 투명 전극으로 이루어진다. 그러나, 유기 발광 표시 장치가 기판(10)의 반대 방향으로 발광하는 전면 발광 형 (top emission type)인 경우 하부 전극(21)은 반사 전극으로 이루어지며, 투명 도전성 산화물층 이외에 은(Ag)과 같은 반사 금속층을 더 포함할 수 있을 것이다.
다음으로, 컨택부(116)를 덮도록 층간 절연막(15) 상에 전체적으로 화소 정의막(19)을 형성한다. 화소 정의막(19)은 단일층 또는 다층의 유기물 또는 무기물로 이루어질 수 있으며, 예를 들어 폴리이미드로 이루어질 수 있다. 그리고, 제2개구부(O2)를 형성하여 화소 전극(21)의 적어도 가장자리를 노출한다.
다음으로, 노출된 화소 전극(21)에 유기 발광층을 포함하는 중간층(22)을 형성한다.
그리고, 중간층(22)을 덮도록 화소 정의막(19) 전체적으로 상부 전극(23)을 형성한다. 유기 발광 표시 장치가 기판(10)의 방향으로 발광하는 배면 발광형인 경우 상부 전극(23)은 반사 전극으로 이루어져 금속 물질을 두껍게 형성할 수 있다. 그러나, 유기 발광 표시 장치가 기판(10)의 반대 방향으로 발광하는 전면 발광형인 경우 상부 전극(23)은 투명 전극으로 이루어지며 금속 물질을 얇게 증착하거나, 투명 도전성 산화물로 이루어질 수 있다.
상술한 공정에 의해 화소(2)가 형성되며, 이러한 공정은 개략적으로 기술되었고 부수적인 공정 단계가 더 포함될 수 있다.
다음으로, 화소(2)의 명점 불량 여부를 검사한다. 도 1 및 도 2 와 관련된 부분에서 상술한 바와 같이 화소(2)의 제조 공정 중에 명점 불량이 발생할 수 있으며 이와 같은 명점 불량은 다음의 방법으로 검사할 수 있다. 예를 들어, 전자빔을 이용하여 화소(2)에 흐르는 전류를 측정하고, 측정된 전류 중 과전류가 감지되면 명점 불량을 판단할 수 있다.
명점 불량이 발생한 화소(2)를 특정한 경우, 도 5와 같이 리페어를 수행한다. 상세히, 명점을 암점화하는 리페어 과정이 수행된다. 리페어 과정은 리페어부(113)에 레이저를 조사하여 리페어부(113)를 컷팅함으로써, 화소 회로부(112)와 유기 발광 표시 소자(OLED)의 전기적 연결을 절단하여 해당 화소(2)를 암점화하는 것이다. 도 5에 도시된 바와 같이 레이저는 기판(10)의 방향에서 조사된다. 레이저는 다양한 타입이 사용될 수 있으며, 예를 들어 약 수천 nm 파장을 가진 YAG(yttrium aluminum garnet) 레이저가 사용될 수 있다.
본 발명의 일 실시예에 의하면, 리페어부(113)는 게이트 전극(G1,G2)이 형성된 레이어 및 데이터 라인(DL)이 형성된 레이어에 비하여 기판(10)에 가깝게 형성된다. 활성층(A1,A2)과 동일층에 형성된 리페어부(113)는 기판(10)에 가장 가깝게 배치된 패턴이다. 이와 같이 리페어부(113)를 기판(10)에 가깝게 형성함으로써, 리페어 시 다른 레이어의 패턴이 레이저에 의해 손상되는 것을 방지할 수 있다.
한편, 리페어부(113) 상에는 게이트 절연막(13), 층간 절연막(15) 및 화소 정의막(19)이 순차적으로 형성되고, 화소 정의막(19) 상에 상부 전극(23)이 형성된다. 리페어부(113)와 상부 전극(23) 사이에 두꺼운 절연막이 개재된 형태이다. 따라서, 리페어부(113)에 레이저를 조사할 동안 상부 전극(23)에 데미지를 줄 확률이 현저히 낮아진다.
도 6의 화소(3)는 도 4에 도시된 화소(2)의 다른 실시예를 나타낸 단면도이다. 도 7은 도 6의 화소(3)에서 레이저 리페어가 수행되는 것을 나타낸 것이다. 도 6의 실시예는 도 4의 실시예와 달리 마스크 저감 구조를 적용하지 않은 유기 발광 표시 장치를 나타낸 것이다. 이하에서는 도 4에서 서술한 내용과 상이한 부분을 위주로 기재한다.
먼저 기판(10)을 준비하고 기판(10) 상에 버퍼층(11)을 형성한다.
버퍼층(11) 상에는 각 박막 트랜지스터(T1,T2)의 위치에 대응하도록 반도체층을 형성한다. 반도체층은 각각의 박막 트랜지스터(T1,T2)를 구성하는 활성층(A1,A2) 및 리페어부(113)를 포함한다. 각각의 활성층(A1,A2) 및 리페어부(113)는 서로 연결되어 있으며 일체로 형성된다. 바람직하게, 활성층 및 리페어부는 비정질 실리콘을 어닐링하여 형성된 다결정 실리콘(poly-silicon)으로 이루어질 수 있다. 활성층(A1,A2) 및 리페어부(113)와 관련된 사항은 도 4에 기술한 내용과 동일하므로 중복되는 서술은 생략한다.
다음으로 반도체층을 덮도록 기판(10)의 전체적으로 게이트 절연막(13)을 형성한다.
다음으로, 게이트 절연막(13) 상에 구동 활성층(A1)에 대응하도록 구동 게이트 전극(G1)이 형성되고, 공통 제어 활성층(A2)에 대응하도록 공통 제어 게이트 전극(G2)이 형성된다. 한편, 도 6에서는 마스크 저감 구조를 사용하지 않으므로 도 4와 달리 게이트 전극과 하부 전극 패턴을 함께 형성하지 않는다. 또한 게이트 전극(G1,G2)은 저저항 금속층의 구조를 가진다.
다음으로, 게이트 전극(G1,G2)을 덮도록 층간 절연막(15) 및 평탄화막(17)이 형성된다. 평탄화막(17)은 단일층 또는 다층의 유기물 또는 무기물로 이루어질 수 있으며, 예를 들어 실리콘산화물 또는 실리콘질화물로 이루어질 수 있다. 도시되지 않았으나, 층간 절연막(15)과 평탄화막(17) 사이에는 데이터 라인(DL)과 같은 배선이 형성될 수 있다. 도시되지 않았으나, 데이터 라인(DL)은 컨택 구조를 통해 스위칭 박막 트랜지스터(Ts)와 연결될 수 있다.
다음으로, 리페어부(113)의 일부를 노출하도록 게이트 절연막(13), 층간 절연막(15), 및 평탄화막(17)에 제1컨택홀(C1)을 형성한다.
다음으로, 유기 발광 소자(OLED)의 위치에 대응하는 평탄화막(17) 상에 하부 전극(21)을 형성한다. 하부 전극(21)은 제1컨택홀(C1)을 통해 리페어부(113)와 전기적으로 연결되도록 형성한다. 한편, 본 발명은 도 6에 도시된 바에 한정되지 않는다. 예를 들어, 리페어부(113)와 하부 전극(21) 사이에 컨택부가 더 형성될 수 있다. 이때 컨택부는 데이터 라인(DL)과 동일한 레이어에 형성할 수 있다. 컨택부는 몰리브덴과 알루미늄의 다층을 포함하는 저저항 물질로 이루어질 수 있다. 한편, 컨택부는 데이터 라인(DL)과 동일층 외에도 다양한 레이어에 형성될 수 있다. 컨택부는 리페어부(113)와 하부 전극(21)을 전기적으로 연결하는 구조라면 어느 레이어에 형성되어도 무관하다.
다음으로, 하부 전극(21)을 덮도록 평탄화막(17) 상에 전체적으로 화소 정의막(19)을 형성한다. 그리고, 제2개구부(O2)를 형성하여 하부 전극(21)의 적어도 가장자리를 노출한다.
다음으로, 노출된 하부 전극(21)에 유기 발광층을 포함하는 중간층(22)을 형성한다.
그리고, 중간층(22)을 덮도록 화소 정의막(19) 전체적으로 상부 전극(23)을 형성한다.
상술한 공정에 의해 화소(3)가 형성되며, 이러한 공정은 개략적으로 기술되었고 부수적인 공정 단계가 더 포함될 수 있다.
다음으로, 화소(3)의 명점 불량 여부를 검사한다. 그리고 명점 불량이 발생한 화소(3)를 특정한 경우, 도 7과 같이 리페어를 수행한다. 상세히, 명점을 암점화하는 리페어 과정이 수행된다. 리페어 과정은 리페어부(113)에 레이저를 조사하여 리페어부(113)를 컷팅함으로써, 화소 회로부와 유기 발광 표시 장치의 전기적 연결을 절단하여 해당 화소(3)를 암점화하는 것이다. 도 7에 도시된 바와 같이 레이저는 기판(10)의 방향에서 조사된다. 레이저는 다양한 타입이 사용될 수 있으며, 예를 들어 약 수천 nm 파장을 가진 YAG(yttrium aluminum garnet) 레이저가 사용될 수 있다.
도 6 및 도 7에 도시된 본 발명의 일 실시예에 의하면, 리페어부(113) 상에는 게이트 절연막(13), 층간 절연막(15), 평탄화막(17) 및 화소 정의막(19)이 순차적으로 형성되고, 화소 정의막(19) 상에 상부 전극(23)이 형성된다. 리페어부(113)와 상부 전극(23) 사이에 두꺼운 절연막이 개재된 형태이다. 따라서, 리페어부(113)에 레이저를 조사할 동안 상부 전극(23)에 데미지를 줄 확률이 현저히 낮아진다.
도 8은 본 발명의 비교예를 도시한 단면도이다.
도 8을 참조하면, 화소 회로부와 유기 발광 소자(OLED)는 데이터 라인(DL)과 동일한 레이어의 저저항 금속층으로 연결되어 있다. 명점 불량 화소에서 리페어를 수행하는 경우 저저항 금속층에 레이저를 조사하여 컷팅해야 한다. 그러나, 데이터 라인(DL)은 라인 저항을 줄이기 위해 저저항 금속층을 두껍게 형성한다. 따라서, 데이터 라인(DL)과 동일한 레이어의 저저항 금속층은 수천 옴스트롱의 두께를 가진다. 예를 들어 약 4000 내지 6000 옴스트롱의 두께를 가질 수 있다.
도 8의 비교예의 경우 레이저로 컷팅해야 하는 저저항 금속층의 두께가 두꺼워 컷팅이 완벽하게 이루어 지기 어려우며, 도전 물질이 저저항 금속층의 잔막이 남을 경우 쇼트 불량이 발생하는 문제가 있다. 그러나 본 발명의 실시예의 리페어부(113)는 활성층(A1,A2)과 동시에 형성되어 두께가 수백 옴스트롱으로 도 8의 저저항 금속층에 비해 얇아 컷팅이 용이하다. 또한 본 발명의 실시예에 의한 리페어부(113)는 반도체 물질로 이루어지므로 잔막이 남아도 쇼트 불량이 일어나지 않는다.
도 8의 비교예의 경우 저저항 금속층과 상부 전극(23) 사이에 화소 정의막(19) 만이 개재되어 있다. 따라서, 레이저 조사시 상부 전극(23)이 데미지를 입을 위험이 크다. 그러나 본 발명의 실시예의 경우 리페어부(113)와 상부 전극(23) 사이에 적어도 층간 절연막(15), 평탄화막(17), 화소 정의막(19) 등이 개재되어 리페어시 상부 전극(23)이 데미지를 입을 확률이 작다.
본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다.
113: 리페어부
116: 컨택부
T1: 구동 박막 트랜지스터
T2: 공통 제어 박막 트랜지스터
116: 컨택부
T1: 구동 박막 트랜지스터
T2: 공통 제어 박막 트랜지스터
Claims (21)
- 기판 상에 구비되며 복수개의 박막 트랜지스터를 포함하는 화소 회로부; 및
상기 화소 회로부와 전기적으로 연결된 유기 발광 소자;
를 포함하며,
상기 화소 회로부와 상기 유기 발광 소자는 반도체를 포함하는 리페어부를 통해 연결되는, 유기 발광 표시 장치. - 제1항에 있어서,
상기 화소 회로부는 제1박막 트랜지스터를 포함하며,
상기 제1박막 트랜지스터는
상기 반도체를 포함하며 소스 영역, 채널 영역 및 드레인 영역을 구비하며 상기 리페어부와 일체로 이루어지는 제1 활성층; 및
상기 제1 활성층과 제1절연막을 통해 절연되며 상기 채널 영역에 대응하여 배치되는 제1 게이트 전극;
을 포함하는, 유기 발광 표시 장치. - 제2항에 있어서,
상기 화소 회로부는 상기 제1박막 트랜지스터와 연결된 제2박막 트랜지스터를 포함하며,
상기 제2박막 트랜지스터는
상기 반도체를 포함하며 상기 제1활성층 및 상기 리페어부와 일체로 이루어지는 제2 활성층; 및
상기 제2 활성층과 상기 제1절연막을 통해 절연되는 제2 게이트 전극;
을 포함하는, 유기 발광 표시 장치. - 제3항에 있어서,
상기 유기 발광 소자는
상기 제1절연막 상에 배치된 하부 전극;
상기 하부 전극 상에 형성된 중간층; 및
상기 중간층 상에 형성되어 상기 하부 전극과 대향하는 상부 전극;
을 포함하는, 유기 발광 표시 장치. - 제4항에 있어서,
상기 제1게이트 전극 및 상기 제2게이트 전극을 덮는 제2절연막; 및
상기 제2절연막 상에 배치되고 일단이 상기 제1절연막 및 상기 제2절연막을 관통하여 상기 리페어부와 접속하고 타단이 상기 하부 전극과 접속하는 컨택부;
를 더 포함하는, 유기 발광 표시 장치. - 제5항에 있어서,
상기 리페어부의 두께는 상기 컨택부의 두께보다 얇은, 유기 발광 표시 장치. - 제5항에 있어서,
상기 리페어부 상에는 상기 제1절연막, 상기 제2절연막 및 제3절연막이 순차적으로 배치되며, 상기 제3절연막 상에 상기 상부 전극이 구비되는, 유기 발광 표시 장치. - 제3항에 있어서,
상기 화소 회로부를 덮는 평탄화막을 더 포함하며,
상기 유기 발광 소자는
상기 평탄화막 상에 배치된 하부 전극;
상기 하부 전극 상에 형성된 중간층; 및
상기 중간층 상에 형성되어 상기 하부 전극과 대향하는 상부 전극;
을 포함하는, 유기 발광 표시 장치. - 제8항에 있어서,
상기 리페어부 상에는 상기 제1절연막, 제2절연막, 평탄화막, 및 제3절연막이 순차적으로 배치되며, 상기 제3절연막 상에 상기 상부 전극이 구비되는, 유기 발광 표시 장치. - 제1항에 있어서,
상기 리페어부는 다결정 실리콘으로 이루어지는, 유기 발광 표시 장치. - 기판 상에 서로 연결된 제1활성층, 제2활성층 및 리페어부를 형성하는 단계;
상기 제1활성층, 제2활성층 및 리페어부 상에 형성된 제1절연막 상에 제1게이트 전극 및 제2게이트 전극을 형성하고, 상기 제1절연막 상에 하부 전극도 함께 형성하는 단계;
상기 제1게이트 전극 및 제2게이트 전극 상에 형성된 제2절연막 상에 리페어부 및 하부 전극과 접속하는 컨택부를 형성하는 단계;
상기 컨택부 상에 형성된 제3절연막에 개구부를 형성하여 상기 하부 전극을 노출하는 단계;
노출된 상기 하부 전극 상에 중간층 및 상부 전극을 형성하여 화소를 제조하는 단계;
상기 화소의 명점 불량 여부를 검사하는 단계; 및
명점 불량이 발생한 상기 화소의 상기 리페어부에 레이저를 조사하는 단계;
를 포함하는, 유기 발광 표시 장치의 제조 방법. - 제11항에 있어서,
상기 제1활성층, 상기 제2활성층 및 상기 리페어부는 다결정 실리콘을 포함하는, 유기 발광 표시 장치의 제조 방법. - 제11항에 있어서,
상기 레이저를 조사하는 단계는 상기 리페어부를 절단하여 상기 화소를 암점화하는 것인, 유기 발광 표시 장치의 제조 방법. - 제11항에 있어서,
상기 레이저를 조사하는 단계는 상기 레이저를 상기 기판의 방향에서 조사하는, 유기 발광 표시 장치의 제조 방법. - 제11항에 있어서,
상기 리페어부의 두께는 상기 컨택부의 두께보다 얇은, 유기 발광 표시 장치의 제조 방법. - 제11항에 있어서,
상기 리페어부 상에는 상기 제1절연막, 상기 제2절연막 및 상기 제3절연막이 순차적으로 배치되며, 상기 제3절연막 상에 상기 상부 전극이 구비되는, 유기 발광 표시 장치의 제조 방법. - 기판 상에 서로 연결된 제1활성층, 제2활성층 및 리페어부를 형성하는 단계;
상기 제1활성층, 제2활성층 및 리페어부 상에 형성된 제1절연막 상에 제1게이트 전극 및 제2게이트 전극을 형성하는 단계;
상기 제1게이트 전극 및 제2게이트 전극 상에 순차적으로 형성된 제2절연막 및 평탄화막 상에 상기 리페어부와 접속하는 하부 전극을 형성하는 단계;
상기 평탄화막 상에 형성된 제3절연막에 개구부를 형성하여 상기 하부 전극을 노출하는 단계;
노출된 상기 하부 전극 상에 중간층 및 상부 전극을 형성하여 화소를 제조하는 단계;
상기 화소의 명점 불량 여부를 검사하는 단계; 및
명점 불량이 발생한 상기 화소의 상기 리페어부에 레이저를 조사하는 단계;
를 포함하는, 유기 발광 표시 장치의 제조 방법. - 제17항에 있어서,
상기 제1활성층, 상기 제2활성층 및 상기 리페어부는 다결정 실리콘을 포함하는, 유기 발광 표시 장치의 제조 방법. - 제17항에 있어서,
상기 레이저를 조사하는 단계는 상기 리페어부를 절단하여 상기 화소를 암점화하는 것인, 유기 발광 표시 장치의 제조 방법. - 제17항에 있어서,
상기 레이저를 조사하는 단계는 상기 레어저를 상기 기판의 방향에서 조사하는, 유기 발광 표시 장치의 제조 방법. - 제17항에 있어서,
상기 리페어부 상에는 상기 제1절연막, 상기 제2절연막, 상기 평탄화막, 및 상기 제3절연막이 순차적으로 배치되며, 상기 제3절연막 상에 상기 상부 전극이 구비되는, 유기 발광 표시 장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130033079A KR20140118005A (ko) | 2013-03-27 | 2013-03-27 | 유기 발광 표시 장치 및 그 제조 방법 |
| US13/960,672 US9153632B2 (en) | 2013-03-27 | 2013-08-06 | Organic light emitting device display and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130033079A KR20140118005A (ko) | 2013-03-27 | 2013-03-27 | 유기 발광 표시 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140118005A true KR20140118005A (ko) | 2014-10-08 |
Family
ID=51619907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130033079A KR20140118005A (ko) | 2013-03-27 | 2013-03-27 | 유기 발광 표시 장치 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9153632B2 (ko) |
| KR (1) | KR20140118005A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102162789B1 (ko) * | 2013-05-21 | 2020-10-08 | 삼성디스플레이 주식회사 | 박막트랜지스터, 이를 구비하는 디스플레이 장치 및 박막트랜지스터 제조방법 |
| JP2017096998A (ja) * | 2015-11-18 | 2017-06-01 | 株式会社ジャパンディスプレイ | 表示装置 |
| US9911762B2 (en) * | 2015-12-03 | 2018-03-06 | Innolux Corporation | Display device |
| CN108550609B (zh) * | 2018-05-14 | 2021-02-12 | 昆山国显光电有限公司 | 显示面板及其制作方法、显示装置 |
| CN110459578B (zh) * | 2019-08-21 | 2022-06-10 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法和修复方法、显示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2776360B2 (ja) | 1996-02-28 | 1998-07-16 | 日本電気株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
| JP2002341379A (ja) | 2001-05-17 | 2002-11-27 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びその製造方法 |
| WO2004068446A1 (ja) * | 2003-01-27 | 2004-08-12 | Toshiba Matsushita Display Technology Co., Ltd. | 有機ｅｌディスプレイの製造方法 |
| KR100611159B1 (ko) * | 2003-11-29 | 2006-08-09 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 |
| JP2005252228A (ja) * | 2004-02-05 | 2005-09-15 | Sharp Corp | 表示装置及びその製造方法 |
| JP2005250448A (ja) * | 2004-02-05 | 2005-09-15 | Sharp Corp | 電子素子、表示素子及びその製造方法 |
| KR100719696B1 (ko) | 2005-10-21 | 2007-05-17 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 및 그 제조방법 |
| KR100720142B1 (ko) * | 2005-11-25 | 2007-05-18 | 삼성전자주식회사 | 표시 장치와 표시장치의 제조방법 |
| KR100932989B1 (ko) | 2008-08-20 | 2009-12-21 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101762344B1 (ko) | 2010-07-27 | 2017-07-31 | 삼성디스플레이 주식회사 | 유기 전계 발광 표시 장치 |
| KR101286094B1 (ko) * | 2010-09-15 | 2013-07-15 | 엘지디스플레이 주식회사 | 유기전계발광소자의 제조 방법 및 수리방법 |
| JP5967887B2 (ja) * | 2010-11-24 | 2016-08-10 | キヤノン株式会社 | 有機ｅｌ表示装置の減光化方法及び有機ｅｌ表示装置の製造方法 |
| EP2672317B1 (en) * | 2011-01-31 | 2015-04-29 | Sharp Kabushiki Kaisha | Liquid crystal display panel and production method for same |
| KR101303476B1 (ko) * | 2012-03-08 | 2013-09-05 | 엘지디스플레이 주식회사 | 액정표시장치 어레이 기판 및 그 제조방법 |
| KR101910113B1 (ko) * | 2012-03-16 | 2018-10-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
-
2013
- 2013-03-27 KR KR1020130033079A patent/KR20140118005A/ko not_active Application Discontinuation
- 2013-08-06 US US13/960,672 patent/US9153632B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9153632B2 (en) | 2015-10-06 |
| US20140291624A1 (en) | 2014-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761644B2 (en) | Organic electroluminescent device and repairing method thereof | |
| KR100666639B1 (ko) | 더미 셀을 구비하는 평판표시장치 및 그의 제조방법 | |
| US20100207106A1 (en) | Structure for repairing pixel of organic light emitting display device and method of repairing the same | |
| US20210384481A1 (en) | Display substrate, preparation method and repair method therefor and display apparatus | |
| JP4466755B2 (ja) | アクティブマトリックス型表示装置 | |
| US7385652B2 (en) | Display device and defect-restoration method therefor | |
| KR102013319B1 (ko) | 평판 표시 장치 및 이의 제조 방법 | |
| US8665251B2 (en) | Display device and method of manufacturing the same | |
| KR100630982B1 (ko) | 표시 패널의 제조 방법 및 표시 패널 | |
| KR20180079011A (ko) | 연결 클래드 전극을 포함하는 유기 발광 표시 장치 | |
| KR20140118005A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101723255B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR100676355B1 (ko) | 표시 장치 | |
| US20050110736A1 (en) | Display device | |
| KR102490892B1 (ko) | 표시 장치 및 그 제조 방법. | |
| US20140332767A1 (en) | Thin film transistor and organic light emitting diode display including the same | |
| KR20140044566A (ko) | 박막 트랜지스터 기판, 박막 트랜지스터 기판 리페어 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 리페어 방법 | |
| JP2010072397A (ja) | アクティブマトリックス型表示装置 | |
| KR102440025B1 (ko) | 유기전계 발광소자 | |
| CN113097225B (zh) | 阵列基板及其制作方法 | |
| CN114784076A (zh) | 显示面板和显示面板的修复方法 | |
| KR20050105871A (ko) | 유기 전계 발광 표시 소자의 제조방법 | |
| KR20170035397A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application | ||
| E801 | Decision on dismissal of amendment |