KR100239226B1 - 반도체 웨이퍼 연마 방법 및 그 연마패드 - Google Patents

반도체 웨이퍼 연마 방법 및 그 연마패드 Download PDF

Info

Publication number
KR100239226B1
KR100239226B1 KR1019910010889A KR910010889A KR100239226B1 KR 100239226 B1 KR100239226 B1 KR 100239226B1 KR 1019910010889 A KR1019910010889 A KR 1019910010889A KR 910010889 A KR910010889 A KR 910010889A KR 100239226 B1 KR100239226 B1 KR 100239226B1
Authority
KR
South Korea
Prior art keywords
layer
polishing
wafer
elastic
polishing pad
Prior art date
Application number
KR1019910010889A
Other languages
English (en)
Other versions
KR920001644A (ko
Inventor
모어리 피어스 존
허리 렌테른 피터
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR920001644A publication Critical patent/KR920001644A/ko
Application granted granted Critical
Publication of KR100239226B1 publication Critical patent/KR100239226B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/22—Lapping pads for working plane surfaces characterised by a multi-layered structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Polishing Bodies And Polishing Tools (AREA)

Abstract

본 발명은, 반도체 웨이퍼 연마방법 및 연마패드에 관한 것이다. 연마 패드는 연마층 및 강성층을 포함한다. 연마층에 인접한 강성층이 연마층에 제어된 강도를 제공한다. 강성층에 인접한 탄성층이 강성층에 실제로 균일한 압력을 제공한다. 작용중 강성층 및 탄성층에 탄성 급힘 압력을 가하여 연마층에 제어된 굽힘을 발생시킨으로써, 상기 연마층이 웨이퍼 표면의 국부상에서 제어된 강도를 유지되는 동안 웨이퍼 표면의 전체 지형(topography)에 일치한다.

Description

반도체 웨이퍼 연마 방법 및 그 연마패드
제1도는 선행 기술에 따라 가공된 반도체 웨이퍼의 평면도.
제2도는 본 발명에 따르는 제1도의 웨이퍼의 선(2－2')을 따라 취한 단면도.
제3도는 제2도의 선(3'－3')을 따라 취한 웨이퍼상의 고밀도 영역의 확대 단면도.
제4도는 선행 기술에 따른 연마패드를 포함하는 웨이퍼 연마 패드의 단면도.
제5도는 선행 기술에 따른 연마층 및 탄성층을 지니는 연마 패드의 단면도.
제6도는 본 발명에 따른 얇은 연마층, 강성층 및 탄성층을 지닌 3층 연마패드의 단면도.
제7도는 제6도의 선(6'－6')을 따라 취한 웨이퍼의 저밀도 영역의 확대 단면도.
[발명의 배경]
1. 발명의 분야
본 발명은, 반도체 웨이퍼와 같은 불규칙한 표면을 연마하고 평탄화하는 방법 및 3층 연마패드에 관한 것이다.
2. 발명의 배경
반도체 웨이퍼는, 도가니(crucible)에서 회전되는 실리콘 융해물로 부터 시드(seed)를 추출함으로써 형성된 단결정 실리콘의 주괴(ingot)로 부터 절단된다. 그 주괴는 다이아몬드 절삭날에 의해 별개의 웨이퍼로 절단된다. 절단 작업이후, 적어도 하나의 웨이퍼 표면은 비교적 편평한 흠집이 없는 표면으로 연마된다. 그러나 제조의 불규칙성 때문에, 웨이퍼의 두께가 다양해진다. 예컨대, 6인치 웨이퍼의 두께는 0.650 내지 0.700mm의 범위로 될 수 있다. 더욱이, 각 웨이퍼의 두께는 웨이퍼를 가로질러 3.0㎛ 만큼 변할 수 있다.
집적 회로 반도체 디바이스 제조에 있어서, 웨이퍼의 연마 표면 영역은, 집적 회로(IC)가 형성된 복수개의 위치로 세분된다. 일련의 웨이퍼 제조 및 처리단계가 각각의 IC를 제조하는데 사용된다. 그 이후, 각각의 IC는 웨이퍼로 부터 절단 또는 스크라이빙(scribing)되고 개별적으로 패키징 및 테스트되어 디바이스 제조공정을 완성한다.
제조하는 동안 마스킹 및 공정단계는, 웨이퍼 표면상에 불규칙한 지형(topography)의 형성을 초래한다. 예컨대, 금속화 이후 불규칙한 지형 표면이 초래되는바, 상기 금속화는 도전 금속 층으로 웨이퍼 표면을 피복한 후 원치않은 피복 금속층 부분을 에칭시켜 각각의 IC상에 금속화 상호접속 패턴을 형성하는 시퀀스를 포함한다.
금속 상호 접속부와 금속이 제거된 웨이퍼 표면 사이의 높이차(h)는, 통상의 단(段)으로 지칭된 불규칙한 웨이퍼 표면을 결과로 한다. 초고밀도 집적 회로(VLSI) IC상의 단은 평균 높이가 1㎛ 또는 2 이상일 수 있으며 약 1㎛ 내지 1mm 이상의 측표면 치수를 지닌다. 제 1 금속층이 형성된 전형적인 VLSI 칩은 수백만개의 단을 포함할 수 있으며, 전체의 웨이퍼는 수백개의 IC를 포함할 수 있다.
제 1 도에는, 가공된 반도체 웨이퍼(10)의 사시도가 도시되어 있다. 웨이퍼(10)는 복수개의 IC(12)를 포함한다. 각각의 IC(12)는, 대개 높은 등급의 디바이스 집적화 부분을 지니는 중심 영역(14) 및, 전형적으로 비교적 낮은 등급의 디바이스 집적화 부분을 지니는 외부 주변 영역(16)을 포함한다. 각각의 IC는 스크라이브 선(scribe lines;18)에 의해 상호 분리된다.
제 2 도에는, 선(2'－2')으로 취해진 제 1 도 웨이퍼의 단면도가 도시되어 있다. 웨이퍼(10)의 단면도는 전형적으로 금속화 이후 웨이퍼 상에 형성된 여러 특징부를 예시한다.
첫째, 웨이퍼의 두께는 일정하지 않다. 웨이퍼(10)의 중심 영역(30)은 두께(T2)를 갖는 웨이퍼의 주변영역(32)보다 두꺼운 두께(T1)를 지닌다. 웨이퍼(10)는 단지 예시적인 것 일뿐이며, 웨이퍼의 두께가 변할 수 있는 영역은 웨이퍼의 상이한 부분에서 변할 수 있는 것에 주목해야 한다.
둘째, 각각의 IC(12)의 더 높은 비율의 중심영역(14)은 그 영역내의 높은 등급의 디바이스 집적도 때문에 상승된다. 역으로, 각각의 IC의 낮은 비율의 주변 영역(16)은 낮은 등급의 디바이스 집적도 때문에 중심 영역(14)에 대해 더 낮아진다. 후술에서, 중심영역(14) 및 주변영역(16)은 각각 고밀도 영역(14) 및 저밀도 영역(16)으로 지칭된다.
셋째, 고밀도 영역(14)에서의 높은 등급의 디바이스 집적도는 웨이퍼 표면상에 다수의 단(段;34)을 형성한다. 고밀도 영역(14)내의 각각의 단(34) 사이의 갭(gap)은 1 미크론(micron) 또는 그 미만의 측방 치수를 지니는 것이 일반적이다. 역으로, 저밀도 영역(16)내의 낮은 등급의 디바이스 집적도는 그 영역에 비교적 적은 수의 단(34)을 형성한다. 저밀도 영역(16) 내의 단 사이의 갭은 1 미크론 내지 1mm로 될 수 있으며, 두개의 고밀도 영역(14) 사이의 갭은 0.5 내지 3.0mm의 측방치수로 될 수 있다 (주의, 두께(T1대 T2)의 불일치, 단(34)의 높이 및 측방 치수 및, 웨이퍼 크기에 대한 단 사이의 갭은 명확성을 위해 크게 확대 시켰음).
넷째, 이산화규소와 같은 유전층(19)이 화학적 데포지션 또는 다른 공지된 기술로 웨이퍼 표면상에 데포지트된다. 유전층(19)은 하부 웨이퍼 표면과 동일한 지형인 것으로 추측된다.
제 3 도에는, 제 2 도에 도시된 웨이퍼(10)의 단면도의 선(3'－3') 사이의 고밀도 영역(14)의 단면도이다. 이 조립 단면도는, 웨이퍼 지형의 불규칙 부분이 랫치 업(latch up)을 방지하고 디바이스 밀도를 증가시키도록 VLSI 회로에 사용된 통상적인 기술인 트렌치 격리에 의해 형성되는 것을 예시한다. 제 3 도의 조립 단면도는, 웨이퍼(10) 내의 n － 웰(43)에 성장된 n － 채널 디바이스(40) 및 p - 채널 디바이스(42) 를 포함한다. 유전성 트렌치(44)가 기판(10)내의 디바이스(40, 42)를 분리한다. 제 1금속화층(45)이 디바이스(40,42)에 전기 접속된다. 유전층(19)이 디바이스(40, 42)의 상부 표면을 덮으며, 트렌치(44) 상부의 웨이퍼의 지형은 웨이퍼 표면 잔여부 상에서 상승된다.
웨이퍼 표면상의 금속화 및 트랜치 격리로 인한 평탄화의 소실은, 웨이퍼 제조동안 중요한 문제점을 초래한다. 예컨데, 고밀도 영역(14) 및 저밀도 영역(16)상의 각각의 단(34)은 광학적 석판 인쇄 중 초점 문제를 초래할 수 있다. 금속화 및 트랜치 격리 이후 웨이퍼 표면상에 데포지트된 유전층(19)이 웨이퍼 표면의 불규칙 부분이라는 추측 때문에, 표면 평탄화의 결손은 금속 상호 접속부의 연속층을 제공하기가 어렵거나 불가능함으로써, 실제적으로 디바이스 제조에 사용될 수 있는 금속화 층의 수를 제한해야 한다.
제조 공정에서의 금속화 및/또는 다른 선택된 단계이후 웨이퍼 표면상의 유전층(19)을 연마하는 방법은 웨이퍼 표면 지형을 평탄화하기 위한 하나의 공지된 방법으로 된다. 유전층(19)이 웨이퍼 표면을 덮기 때문에, 그층은 평탄화를 위한 균일한 조성물층을 제공한다.
제 4 도에는, 표준적인 웨이퍼 연마 장치의 단면도가 도시돼 있다. 연마 장치(20)는 연마패드(23) 지지용 플래튼(21), 측벽(25a, 25b)을 지니는 웨이퍼 척(24) 및 탄성 패드(26)를 포함한다. 웨이퍼(10)의 후방 및 비가공 표면(27)은 탄성 패드(26)에 기대지며 또한 측벽(25a, 25b)에 의해 웨이퍼 척(24)내에 배치된다. 따라서 웨이퍼의 가공될 표면(28)은 작동중 연마패드(23)에 접촉 노출된다.
플래튼(21)이 제 1 축(29a)에 대해 회전한다. 웨이퍼 척(24) 및 웨이퍼(10)는 축(29a)에 평행한 제 2 축(29b)에 대해 회전한다. 부재(61)가, 회전 웨이퍼 척(24)을 연마패드(23) 표면상에 수평하게 횡단 이동시킨다. 웨이퍼(10)가 회전됨으로써, 가공 될 표면(28)은 연마패드(23)의 연마 표면을 횡단한다.
작업 중, 콜로이드 실리카층 및 또 다른 적절한 연마제가 웨이퍼(10)상의 유전층과 연마패드(23)사이에 유입된다. 연마 작동하에 슬러리(slurry)와 유전층 사이의 반응은 웨이퍼 표면상의 유전성의 화학적 기계적 제거를 결과로 한다. 이상적으로, 유전 재료는 웨이퍼 표면상의 저밀도 영역(16)에서 보다 고밀도 영역(14)상에서 더 빨리 제거될 것이다. 따라서, 웨이퍼 표면의 지형은 연마 및 평탄화될 것이다. 실제로, 현재의 기술 분야에 공지된 연마 패드를 사용하면 보다 적은 이상적인 결과가 획득된다.
제 5 도에는, 선행 기술에 따르는 2 층 연마패드가 도시돼 있다. 그 패드(36)는, 탄성층(37) 및 그 탄성층을 덮는 연마층(38)을 포함한다. 연마층이 웨이퍼의 가공될 표면에 접촉 배치되면, 그 연마층은 고밀도 영역(14)과 접촉 유지된다. 고밀도 영역(14)내의 갭들의 측방 거리는 1 미크론 범위로 되기 때문에, 연마층(38)은 고밀도 영역(14)내의 갭을 브리지(bridge) 시킨다.
그러나 탄성층(37)이 연마층(38)을 저밀도 영역(16)내로 강제함으로써, 연마층(38)은 저밀도 영역(16)의 국부지형에 일치하게 된다.
2 층 연마패드(36)는 다수의 결점을 지닌다. 우레탄과 같은 종래 기술에 공지된 연마층(38) 재료들은 충분히 견고하지 않음으로써, 일반덕적으로 연마층(38)으로 하여금 저밀도 영역(16) 및 약 1mm 측방 치수보다 큰 어떤 갭에 일치하게 한다. 그 결과로써, 연마패드(36)가 고밀도 영역(14) 및 저밀도 영역(16)으로 부터 유전재료를 제거하는 비율 또는, 1mm 내지 그 이상의 측방 치수를 지닌 어떠한 갭은 실제로 동일하다. 따라서, 제 5 도의 패드가 웨이퍼의 배치부분상에 견고하게 유지될 측방거리로써 한정되며, 너무 작아 웨이퍼 표면의 평탄화를 달성하지 못하는 약 1mm 의 교정 가공(leveling) 길이를 지닌다.
또한 연마패드(36)의 견고성의 결핍은, 상이한 디바이스의 집적밀도 영역상에서의 균일치 않은 비율의 유전성 재료의 제거를 결과로 한다. 고밀도 및 저밀도 영역 모두에서의 연마력은 실제로 동일하기 때문에, 저밀도 영역에 인가된 연마 압력은 저밀도 영역 내의 웨이퍼 지형과 접촉하는 연마패드의 작은 표면적으로 인해 고밀도 영역내의 연마 압력 보다 크다. 그 결과로서, 유전성 재료는 저밀도 영역(16)에서 더 빨리 제거된다. 일정하지 않은 제거율이 웨이퍼 표면상에 유전층(19)의 과도한 제거를 초래할 수 있어, 하부 디바이스를 파괴할 수 있다.
더욱이, 연마층은 웨이퍼 표면을 연마하고 패드의 연마 표면에 견고성을 제공하는 2 중 역할을 수행한다. 그러므로, 2 층 패드의 기계적 특성은 패드의 마모 및 사용으로 인한 변화로 손상을 입을 수 있다. 따라서 2 층 연마패드는 시간이 경과함에 따라 평탄화 능력의 변화를 초래할 것이다. 이는, 웨이퍼 제품의 일관성을 필요로 하기 때문에 바람직하지 못하다.
유럽 특허 출원 공개 제 0223920 호에는, 개선된 연마 슬러리로써 화학적 － 기계적 연마 기술을 이용하는 반도체 웨이퍼 연마 방법이 설명돼 있다. 연마 패드 재료는, 연마 하중하에 변형되지 않도록 충분한 견고성을 지닌 폴리에스터 재료로 형성된다.
반도체 제조업자는 또한, SOG(spin on glass)와 같은 다른 웨이퍼 평탄화 방법을 사용한다. SOG 공정에서, 유리의 방식층(sacrificial layer) 은 유전층(19)상에서 회전된다. 이상적으로, 유리는 저밀도 영역(16)에서 유동 및 충전되어 경화전에 갈라진다. 이후, 유리층 및 유전층(19)이 동일 비율로 백에칭되어, 후방에서 평탄한 웨이퍼 표면을 지닌다. 또한 SOG 기술은 주요 결함을 지닌다. 첫째, 유리는 단지 약 40 미크론까지의 갭을 채울 수 있을 뿐이다. 40 미크론 또는 그 이상의 갭에는 유리가 부분적으로 채워질 뿐이다. 둘째, 유리 및 유전층의 에칭 비율은 동일하지 않다. 결국, 저밀도 영역(16)과 같은 더 큰 갭은 충전되지 않은 상태로 남아 있게되어 고밀도 영역(14)수준으로 되지 못하며, 그 표면은 백에칭 후 평탄하지 않은 상태로 남겨진다.
평탄화 기술 이전의 결점은 칩 수율을 현저하게 감소시키며 IC 제조비용을 크게 증가시킨다. 웨이퍼 표면을 평탄화하는 결점은, 웨이퍼상에 IC를 형성하는데 사용될 수 있는 연속 금속화층의 수를 제한한다. 결국, 평탄치 않은 웨이퍼 표면은 그 웨이퍼 표면상의 가장 작은 특징부로 형성된 임계적 사이즈를 한정하는바, 그 사이즈는 웨이퍼 표면상에 형성될 수 있는 기하학적 게이트 길이로써 정의될 수 있다. 더 작은 특징부의 사이즈는 더 얕은 깊이의 영역을 지닌 석판 인쇄 공구를 필요로 하는바, 이는 웨이퍼 표면의 더 우수한 평탄화를 필요로 한다.
[발명의 요약]
본 발명은 반도체 웨이퍼 연마용 연마패드 및 그 반도체 웨이퍼를 연마하기위한 연마패드 사용 방법을 제공한다. 본 발명의 연마패드는 연마층, 강성층 및 탄성층을 포함한다. 연마층에 인접한 강성층은 연마층에 제어된 강도를 제공한다. 강성층에 인접한 탄성층은 강성층에 실제로 균일한 압력을 제공한다. 작동 중, 강성층 및 탄성층은 연마층에 압력을 가해 연마층에 제어된 굽힘을 유도하여 웨이퍼 표면의 전체(golbal)지형에 일치시키는 반면, 웨이퍼 포면의 국부 지형상에서 제어된 강도를 유지시킨다.
본 발명의 연마패드는 다양한 장점을 제공한다.
첫째, 패드의 제어된 굽힘은 웨이퍼 두께 변화를 보상한다.
둘째, 강성층의 제어된 강도는 패드에게 웨이퍼 표면상에 짧고 긴 범위의 측방치수 모두를 갖는 갭을 브리지할 수 있도록 제공한다.
셋째, 탄성층이 일부의 연마 압력을 저밀도 영역으로 부터 이격되게 재 분배하여 그 영역의 과도한 연마를 방지한다.
넷째, 강성층 및 연마층이 구별되기 때문에 패드 사용시 강성층의 강도 및 다른 기계적 특성이 변하지 않는다. 따라서 웨이퍼의 평탄화가 달성된다.
본 발명의 연마패드는 웨이퍼 표면의 전체지형에 걸쳐 평탄화를 제공한다. 광학적 석판 인쇄 중 초점의 문제 및 웨이퍼 표면상에 배치될 수 있는 금속화 층수의 제한을 포함하는 종래의 평탄화 기술에 연관된 문제점들이 제거되며, 사용으로 인한 패드 강도의 변화가 제거 된다.
[발명의 상세한 설명]
제 6 도에는 본 발명에 따른 연마층(52), 강성층(54) 및 탄성층(56)을 지니는 연마패드(50)가 도시돼 있다. 그 연마패드(50)는, 제 4 도의 연마 장치(20)에서 작동하도록 설계된다. 상기 세 개의 층은, 본 기술 분야에 공지된 접착제로 연마 장치(20)의 플래튼(21)에 및 서로 접합된다. 제 1 － 5 도에 대하여 설명된 바와같은 동일하거나 유사한 기능을 수행하는 요소들이 제 6 도에서 동일한 참조번호로 표시돼 있다.
연마층(52)은 우레탄 또는 우레탄 조성물과 같은 우수한 연마 특성을 갖는 재료 및 다른 재료로 구성된다. 연마층(52)은 또한 얇으며 비교적 비압축성이다. 본 발명의 바람직한 실시예에 있어서, 연마층(52)은 단지 0.003인치의 두께이며, 또한 평방 인치당 600 내지 2000 lb(파운드)의 압축모듈(compression modulus)을 지닌다. 다른 두께의 연마층(52)은, 사용된 연마층 재료가 상기 층의 두께 차를 보상하는 압축모듈을 지니는 경우에 사용될 수 있다.
강성층(54)은 연마층(52)에 제어된 강도를 제공하여 지지한다. 강성층(54)은 슬러리에 의한 화학적 침식에 저항력이 있으며, 연마 장치(20)의 플래튼(21)을 덮기에 충분히 큰 시이트(sheet)로 달성될 수 있는 재료로 형성되어야 한다. 강성층(54)이 웨이퍼 표면에 직접 노출되지 않기 때문에 그층의 기계적 성질이 연마패드(50)의 사용에 의해 변화하지 않는다. 따라서 연마층(52)은 제조 분위기에서 웨이퍼를 일정하게 평탄화 시킬 수 있다.
본 발명의 하나의 실시예에 있어서, 강성층은 스테인레스 강으로 형성되며, 또한 15 E 6 내지 30 E 6 psi 의 탄성모듈 및 0.010 내지 0.018 인치의 두께를 지닌다. 다른 실시예에 있어서, 강성층(54)의 재료로서 폴리에스터, 마일라 및 유리섬유 같은 다른 재료들이 사용될 수 있다. 이 같은 재료들은 강(steel)보다 낮은 탄성모듈을 지니기 때문에, 강 강성층 보다 두껍게 돼야 할 것이다.
탄성층(56)은, 강성층(54)에 비교적 작은 탄성 압력이라도 제공할 수 있는 압축성 재료로 형성된다. 본 발명의 바람직한 실시예에 있어서 탄성층(56)은 300 － 600 psi 압축모듈 및 0.030 － 0.100 인치의 두께를 지닌 우레탄 주입 펠트로 형성된다. 탄성층이 연마 기계(20)의 강성 플래튼(21)과 패드(50)의 강성층(54)사이의 기계적 격리를 제공한다. 다른 실시예에 있어서, 상이한 두께의 패드는, 사용되는 재료가 보상 탄성을 지니는 경우에 사용될 수 있다.
3 층 연마패드(50)는 탄성 굽힘 모드로 작동하도록 설계된다. 강성층(54)이 연마 표면에 탄성 굽힘 압력을 가하여 연마 표면에 제어된 굽힘을 유도함으로써, 연마 표면은 웨이퍼 표면의 전체 지형에 일치하는 반면 웨이퍼 표면의 국부 지형상에 제어된 강도를 유지한다.
탄성 굽힘 모드에 있어서, 강성층(54)은 탄성층(56)에 인접한 표면에서 비교적 균일한 탄성 압력을 받는다. 강성층(54)이 연마층(52)에 균일한 압력을 제공함으로써, 연마층(52)이 웨이퍼 전체 지형에 일치하도록 연마층을 제어된 양으로 굽혀지게 한다. 제 6 도에 도시된 바와같이, 연마층(52) 및 강성층(54)의 만곡부는, 패드(50)가 웨이퍼의 두께 변화(T1대T2)에 일치하도록 어떻게 굽혀지는가의 여부를 예시한다. 본 발명의 배경에 예시된 바와같이 가공된 웨이퍼의 두께는 웨이퍼 전체에서 3.0㎛ 까지 변할 수 있다.
연마층(52)은 충분히 얇아 강성층(54)의 만곡부에 완전히 일치한다. 연마층(52)은 강성층(54)의 강성에 해를 끼치거나 그것을 변화시키지 않는다. 그러므로 연마층(52)이 웨이퍼의 국부화된 부분상에 저밀도 영역(16)으로 형성된 갭들을 브리지시키는 반면, 고밀도 영역(14)과 연마 접촉을 유지한다. 강성층(54)은 저밀도 영역(16)으로 부터 이격되어 일부 연마 압력을 고밀도 영역(14)에 재분배한다. 따라서 저밀도 영역에 인가된 연마 압력 및 힘이 제어됨으로써 그 영역으로 부터의 과도한 유전층의 제거를 방지한다. 강성층(54)의 기계적 성질은, 패드의 교정 가공 길이가 웨이퍼 표면상에서 0.1mm 내지 2.0cm 인 갭들을 브리지시킬 수 있도록 선택될 수 있다. 바람직한 실시예에 있어서, 강성층(54)의 강성은, 패드(50)의 교정 가공 길이가 웨이퍼 표면상의 가장 큰 측방 갭과 동일하게 설정되도록 선택될 수 있는바, 대부분의 경우 상기 측방 갭은 두 개의 고밀도 영역(14) 사이에서 존재하는 갭으로서, 이 갭은 0.7cm 이다.
선택적으로, 전형적으로 1㎛ 의 갭을 지니는 고밀도 영역에 있어서 연마 패드(50)는 굽혀지지 않는다. 따라서 강성 연마 표면은 고밀도 영역(14)이 배치된 웨이퍼의 국부(들)상에 제공된다.
제 7 도에는, 제 6 도의 선 6' － 6' 을 따라 취한 웨이퍼의 저밀도 영역의 단면도가 예시돼 있다. 그 단면도는, 제 1 고밀도 영역(14A), 제 2 고밀도 영역(14B) 및, 측방 치수(L)를 갖는 저밀도 영역(16)을 도시한다. 고밀도 영역(14)에 배치된 단(34)들은 일반적으로 1㎛ 간격으로 이격된다. 단(34)들은 대개 평균 높이(h ＝ 1.0㎛)를 지닌다. 두 개의 인접한 고밀도 영역(14)사이의 저밀도 영역(16)은 대개 웨이퍼 표면상에 가장 큰 측방 치수의 갭들이다. 그러나 두 개의 고밀도 영역(14)사이의 측방 거리(L)는 0.1mm 내지 2.0cm 일 수 있는바, 이는 웨이퍼 상에 제조된 IC 형태에 의존한다.
웨이퍼 표면상의 큰 갭 때문에, 연마패드(50)는 갭의 중심을 향해 하향으로 점차로 굽혀진다. 본 발명의 바람직한 실시예에 있어서, 연마패드가 충분한 연마 압력을 가할 것임으로, 연마층(52)은 약 1/2 h 또는 50% 의 평균 단높이 또는 제 7 도에 도시된 웨이퍼에 대해 약 0.5㎛ 만큼 굽혀진다.
본 발명의 변형 실시예에 있어서, 패드(50)에 가해진 압력양은, 패드(50)가 주어진 웨이퍼상의 단들 높이의 약 5 내지 95%와 동일한 양만큼 굽혀질 정도로 충분해야 한다. 연마패드에 바람직한 굽힘을 제공하는데 필요한 압력 양은 1 내지 15psi 일 수 있으며, 실제 패드굽힘 양은 0.1 내지 2.0 미크론일 수 있는바, 이는 웨이퍼의 물리적 특성에 의존한다.
강성층(54)에 의한 연마층(52)에서 발생된 편향 또는 굽힘부(F)의 양은 빔굽힘 방정식에 의해 근사하게 계산될 수 있는바 ; 즉
F ＝ CPW4/Et3(1)
식 중, W는 패드에 의해 회전되는 웨이퍼상의 특정부분의 측방치수이며, C는 상수, P는 선택된 연마 압력, E는 강성층 재료의 탄성모듈이며, t 는 강성층의 두께이다. 상수(C)의 값은 선택된 저밀도 영역(16)의 형상 또는 치수에 의존한다. W가 스크라이브선(18)과 같은 길고 좁은 영역의 폭이라면, C의 값은 5/32 이다. 그러나, 짧은 저밀도 영역(16)(예컨대 동일한 폭 및 길이를 지니는 정방형 저밀도 영역)이 선택된다면, 보다 작은 C값이 적합할 수 있다.
유사하게, 강성층(54)에 대한 필요두께(t)는 식(1)을 재배열하여 t에 대해 풀어서 계산될 수 있는바 ; 즉
t ＝ [ 2 CPW4/Eh ]1/3
바람직한 실시예에 있어서, 탄성모듈(E ＝ 25 E 6psi), 연마압력 P ＝ 6psi ; h ＝ 1㎛ ; C ＝ 5/32의 전형적인 값 및 W ＝ 5mm 및 굽힘(F ＝ h/2 ＝ 1/2 미크론)을 지니는 스테인레스 강 강성층(54)을 사용하면, 강성층(54)의 두께(t)는 0.14 인치와 대등하게 가까워진다.
본 발명의 다른 실시예들이 본원에 설명된 본 발명의 설명 및 실시예의 고찰로 부터 본 기술 분야의 숙련자에게 명백하게 될 것이다. 예컨대, 탄성굽힘 모드로 작동하고 3 층 이상 또는 그 미만을 가진 패드가 사용될 수 있다. 본원에 기술된 동일하거나 유사한 기능적 특성을 지니는 겔(gel), 다양한 금속, 플라스틱, 에폭시 등과 같은 상이한 재료들은 그같은 패드에 사용될 수 있다. 부가적으로, 본원에 기술된 바와같이 변화하는 물리적 및 기능적 특성을 갖는 개별적 층을 지니는 연마패드가 사용될 수 있다 (즉, 탄성층은 그 층의 기부에 제 1 등급의 탄성 및 그 층의 상부에 제 2 등급의 탄성을 지닌다). 본 명세서는 단지 예시적인바, 본 발명의 진실한 사상 및 범위는 첨부된 청구범위에 의해 한정된다.

Claims (7)

  1. 반도체 웨이퍼의 표면에 형성되어 상기 웨이퍼 표면의 측방갭에 의해 서로 분리되는 디바이스 집적밀도영역을 갖는 반도체를 선택적으로 연마 및 평탄화 하기 위한 연마패드에 있어서, (a) 상기 웨이퍼의 표면을 연마 및 평탄화하기 위해 마찰이 없는 연마표면을 갖는 연마층; (b) 상기 연마층에 인접위치되는 선택된 강도의 비탄성 강성층; 및 (c) 상기 강성층에 인접위치되는 탄성층을 포함하고, 상기 강성층의 비탄성 강도는 탄성모듈 및 두께를 갖는 재료를 선택하여 이루어지며, 이에 의해 상기 탄성층에 인가된 실제의 균일한 압력은 상기 탄성층과 상기 강성층이 함께 상기 연마층에 탄성굽힘압력을 인가할 수 있게 함으로써 상기 연마패드가 상기 웨이퍼의 표면에서 가장 큰 측방갭과 동일한 교정가공길이를 갖는 것을 특징으로 하는 연마패드.
  2. 제1항에 있어서, 상기 강성층의 강도는 상기 연마패드의 교정가공길이가 0.5mm 내지 2.0cm사이에 있도록 선택되는 것을 특징으로 하는 연마패드.
  3. 반도체 웨이퍼의 표면에 형성되는 평균높이(h)를 가진 다수의 이격된 단을 갖는 반도체 웨이퍼를 선택적으로 연마 및 평탄화하기 위한 연마패드에 있어서, (a) 상기 웨이퍼의 표면을 연마 및 평탄화하기 위해 마찰이 없는 연마표면을 갖는 연마층; (b) 상기 연마층에 인접위치되는 선택된 강도의 비탄성 강성층; 및 (c) 상기 강성층에 인접위치되는 탄성층을 포함하고, 상기 강성층의 비탄성 강도는 탄성모듈 및 두께를 갖는 재료를 선택하여 이루어지며, 이에 의해 상기 탄성층에 인가된 실제의 균일한 압력은 상기 탄성층과 상기 강성층이 함께 상기 연마층에 탄성굽힘압력을 인가할 수 있게 함으로써, 상기 단들 사이의 간격에서 상기 연마표면이 상기 웨이퍼의 표면에 있는 단의 평균높이(h)의 5 － 95%로 굽혀지는 것을 특징으로 하는 연마패드.
  4. 제3항에 있어서, 상기 연마표면은 상기 웨이퍼의 표면에서 단의 평균높이(h)의 약 50%로 굽혀지는 것을 특징으로 하는 연마패드.
  5. 제3항에 있어서, 상기 연마표면은 0.003 인치 두께미만인 것을 특징으로 하는 연마패드.
  6. 제3항에 있어서, 상기 탄성층은 평방인치당 300 내지 600 파운드의 압축모듈을 갖는 재료를 포함하는 것을 특징으로 하는 연마패드.
  7. 제6항에 있어서, 상기 탄성층은 0.030 내지 0.060인치의 두께인 것을 특징으로 하는 연마패드.
KR1019910010889A 1990-06-29 1991-06-28 반도체 웨이퍼 연마 방법 및 그 연마패드 KR100239226B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54650090A 1990-06-29 1990-06-29
US546,500 1990-06-29

Publications (2)

Publication Number Publication Date
KR920001644A KR920001644A (ko) 1992-01-30
KR100239226B1 true KR100239226B1 (ko) 2000-01-15

Family

ID=24180712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010889A KR100239226B1 (ko) 1990-06-29 1991-06-28 반도체 웨이퍼 연마 방법 및 그 연마패드

Country Status (4)

Country Link
EP (1) EP0465868B1 (ko)
JP (1) JP3115025B2 (ko)
KR (1) KR100239226B1 (ko)
DE (1) DE69122441T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890003856B1 (ko) * 1985-09-10 1989-10-05 가부시끼 가이샤 도시바 세라믹스 소결체용 금속화 조성물
US5257478A (en) * 1990-03-22 1993-11-02 Rodel, Inc. Apparatus for interlayer planarization of semiconductor material
EP0607441B1 (en) * 1992-02-12 1998-12-09 Sumitomo Metal Industries, Ltd. Abrading device and abrading method employing the same
JP3024417B2 (ja) * 1992-02-12 2000-03-21 住友金属工業株式会社 研磨装置
US6439979B1 (en) 1992-02-12 2002-08-27 Tokyo Electron Limited Polishing apparatus and polishing method using the same
US5564965A (en) * 1993-12-14 1996-10-15 Shin-Etsu Handotai Co., Ltd. Polishing member and wafer polishing apparatus
KR100189970B1 (ko) * 1995-08-07 1999-06-01 윤종용 웨이퍼 연마장치
TW334379B (en) * 1995-08-24 1998-06-21 Matsushita Electric Ind Co Ltd Compression mechanism for grinding machine of semiconductor substrate
US5692950A (en) * 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
JP4048396B2 (ja) * 1998-04-21 2008-02-20 旭硝子株式会社 板状材への加圧方法及び加圧装置
KR100892924B1 (ko) 2000-12-01 2009-04-09 도요 고무 고교 가부시키가이샤 연마 패드
US7025668B2 (en) 2002-06-18 2006-04-11 Raytech Innovative Solutions, Llc Gradient polishing pad made from paper-making fibers for use in chemical/mechanical planarization of wafers
WO2004105113A1 (ja) * 2003-05-26 2004-12-02 Nikon Corporation Ｃｍｐ研磨用研磨体、ｃｍｐ研磨装置、ｃｍｐ研磨方法、及び半導体デバイスの製造方法
CN102554768B (zh) * 2012-02-10 2018-02-09 上海华虹宏力半导体制造有限公司 识别化学机械研磨设备的研磨性能的方法
JP6016301B2 (ja) 2013-02-13 2016-10-26 昭和電工株式会社 単結晶ＳｉＣ基板の表面加工方法、その製造方法及び単結晶ＳｉＣ基板の表面加工用研削プレート
CN112497019B (zh) * 2020-11-27 2021-09-07 河北工业大学 一种气动柔顺打磨末端执行器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE652171C (de) * 1937-10-26 Robert Bosch Akt Ges Schleifteller mit elastischer Unterlage fuer das Schleifblatt
US4450652A (en) * 1981-09-04 1984-05-29 Monsanto Company Temperature control for wafer polishing
AU568564B2 (en) * 1983-08-31 1988-01-07 Minnesota Mining And Manufacturing Company Combination abrading tool and magnetic abrasive sheet
EP0167679B1 (en) * 1984-07-13 1988-03-30 Nobuhiko Yasui Polishing apparatus

Also Published As

Publication number Publication date
EP0465868A2 (en) 1992-01-15
EP0465868A3 (en) 1992-02-26
DE69122441T2 (de) 1997-04-24
JP3115025B2 (ja) 2000-12-04
DE69122441D1 (de) 1996-11-07
JPH0677185A (ja) 1994-03-18
EP0465868B1 (en) 1996-10-02
KR920001644A (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
US5287663A (en) Polishing pad and method for polishing semiconductor wafers
KR100239226B1 (ko) 반도체 웨이퍼 연마 방법 및 그 연마패드
US5965941A (en) Use of dummy underlayers for improvement in removal rate consistency during chemical mechanical polishing
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
US6517426B2 (en) Composite polishing pad for chemical-mechanical polishing
US5212910A (en) Composite polishing pad for semiconductor process
US5389579A (en) Method for single sided polishing of a semiconductor wafer
US6344409B1 (en) Dummy patterns for aluminum chemical polishing (CMP)
TW576772B (en) Two step chemical mechanical polishing process
KR101062088B1 (ko) 화학 기계 연마용 연성 서브패드의 사용 방법
US5923996A (en) Method to protect alignment mark in CMP process
KR100552435B1 (ko) 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법
KR100394572B1 (ko) 복합특성을 가지는 씨엠피 패드구조와 그 제조방법
JPH10180618A (ja) Ｃｍｐ装置の研磨パッドの調整方法
JPH09232417A (ja) 厚さが均一な再充填層を有する半導体デバイス
US6544107B2 (en) Composite polishing pads for chemical-mechanical polishing
US20210402556A1 (en) Cmp polishing pad with uniform window
US6465897B1 (en) Method for photo alignment after CMP planarization
US6942549B2 (en) Two-sided chemical mechanical polishing pad for semiconductor processing
KR950007015A (ko) 트렌치 평탄화법에 의해 서브 마이크론적으로 접합된 soi
US20040242132A1 (en) Polishing element, cmp polishing device and productionj method for semiconductor device
Pei et al. A grinding-based manufacturing method for silicon wafers: an experimental investigation
KR101052325B1 (ko) Ｃｍｐ 패드 컨디셔너 및 그 제조방법
KR100307276B1 (ko) 폴리싱 방법
US7108591B1 (en) Compliant wafer chuck

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101014

Year of fee payment: 12

EXPY Expiration of term