KR950007015A - 트렌치 평탄화법에 의해 서브 마이크론적으로 접합된 soi - Google Patents

트렌치 평탄화법에 의해 서브 마이크론적으로 접합된 soi Download PDF

Info

Publication number
KR950007015A
KR950007015A KR1019940020414A KR19940020414A KR950007015A KR 950007015 A KR950007015 A KR 950007015A KR 1019940020414 A KR1019940020414 A KR 1019940020414A KR 19940020414 A KR19940020414 A KR 19940020414A KR 950007015 A KR950007015 A KR 950007015A
Authority
KR
South Korea
Prior art keywords
layer
polishing
wafer
silicon
oxide layer
Prior art date
Application number
KR1019940020414A
Other languages
English (en)
Inventor
제이. 마크락홀란 크레이그
엘. 리볼리 앤토니
Original Assignee
테오도르 이 갈랜쎄이
해리스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테오도르 이 갈랜쎄이, 해리스 코포레이션 filed Critical 테오도르 이 갈랜쎄이
Publication of KR950007015A publication Critical patent/KR950007015A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

실리콘 온 인슐레이터 기판(8)은 트렌치 에치 공정의 사용에 의한 균일한 두께의 실리콘 섬(18) 및 실리콘섬(18)을 위한 두께 제어부 및 연마정지부 역할을 할 질화규소층(20)을 갖는다.

Description

트렌치 평탄화법에 의해 서브 마이크론적으로 접합된 SOI
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 평탄화된 SOI웨이퍼의 부분단면도.

Claims (11)

  1. 상표면과 하표면을 가진 핸들 웨이퍼와 상표면과 하표면을 가진 장치 웨이퍼를 가진 기판을 제공(준비)하며, 상기 장치웨이퍼의 하표면을 상기 핸들 웨이퍼의 상표면에 대향하여 배치하며, 이때 산화물층을 핸들 웨이퍼와 장치웨이퍼 사이에 위치시켜 각 웨이퍼의 대향표면에 접합되게 하며, 장치 웨이퍼의 상표면위에 복수개의 장치 영역을 형성시켜 장치 영역들 사이의 간격부에서는 상기 산화물층이 노출되도록 상기 복수개의 장치영역을 서로서로 이격시켜 획정하며, 장치 영역과 노출된 산화물층을 소정두께의 연속 비단절 연마정지층으로 피복하며, 장치 영역을 덮는 연속 비단절 연마 정지층 및 장치 영역을 산화물층위의 연마정치층의 두께로 평탄화시키는 단계들로 되어 있는 것을 특징으로 하는 실리콘 온 인슐레이터 공정.
  2. 제1항에 있어서, 상기 장치 웨이퍼의 상표면을 패터닝(패턴 형성)하여 산화물층을 노출시키는 것을 특징으로 하는 공정.
  3. 제2항에 있어서, 질화규소의 층을 퇴적시켜 장치영역 및 노출된 산화물표면을 피복하는 것을 특징으로 하는 공정.
  4. 제1항 내지 제3항중의 어느 한항에 있어서, 장치영역을 화학적 및 기계적공정에 의해 평탄화하여 연속비단절 연마정지층 및 장치영역의 일부를 제거하고 그리하여 장치영역의 높이를 연마정지층의 두께와 거의 같은 높이로 감소시키는 것을 특징으로 하는 공정.
  5. 핸들 실리콘 기판을 준비하며, 마이크로전자 장치를 형성하기에 적합한 실리콘 기판을 준비하며, 산화물층을 제공하여 그 산화물층이 한 기판의 표면을 다른 기판의 표면에 접합되게 함으로써 장치기판을 핸들기판에 접합시키며, 장치 기판의 두께를 감소시켜 소정두께법위의 장치실리콘의 층을 형성하며, 피일드 영역과 장치 영역을 획정하기 위해 장치층을 제1레지스트 층으로 마스크하며(피복하며), 장치실리콘층의 비 마스크부분을 제거하여 피일드 영역을 형성시키는 동시에 두 장치영역 사이에 산화물층을 노출시키며, 장치영역 및 산화물층위에 소정두께의 연속 비단절 연마정지층을 형성시키며, 연속 비단절 연마정지층과 장치실리콘의 일부를 제거하여 장치실리콘을 산화물층위의 연마정지층까지 낮아지도록 평탄화시키는 단계들로 되어 있는 것을 특징으로 하는 실리콘 온 인슐레이터기판을 형성하는 공정.
  6. 제5항에 있어서, 장치기판을 바람직하게는 두께 변화의 범위가 1 내지 3마이크론인 한 두께로 감소시키고 연속비단절 연마정지층은 약 5000옹스트롬인 것을 특징으로 하는 공정.
  7. 제6항에 있어서, 질화실리콘을 포함하여 실리콘층을 화학 및 기계적 연마에 의해 연마정지층의 두께로 평탄화시키며, 실리콘층의 마모제거는, 실리카 농도가 최초 실리카 농도로부터 최초 실리카 농도와 상이한 최종 실리카 농도로 변하는 가변 실리카 농도의 슬러리로 행하는 것을 특징으로 하는 공정.
  8. 제7항에 있어서, 실리카의 최종농도가 약 2:1실리카농도인 것을 특징으로 하는 공정.
  9. 제1항 내지 제7항중의 어느 한항에 있어서, 정지층과 피복된 장치 영역을 연마만에 의해 제거하며, 평탄화단계는 제1압력 및 제1마모슬러리로 연마하고 그 즉후 제2압력 및 제2마모슬러리로 연마하는 것으로 되어 있으며, 바람직하게는 제1압력은 제2압력보다 높고 제1슬러리는 제2슬러리보다 더 마모력이 큰 것을 특징으로 하는 공정.
  10. 상표면과 하표면을 가진 핸들 웨이퍼와 상표면과 하표면을 가진 장치 웨이퍼를 가진 기판을 준비하며, 이때 상기 장치웨이퍼의 하표면을 상기 핸들 웨이퍼의 상표면에 대향하여 배치시키고, 핸들웨이퍼와 장치 웨이퍼 사이에 산화물층을 위치시켜 각 웨이퍼의 대향 표면들에 접합되게 하며, 복수개의 장치 영역을 장치 웨이퍼의 상표면위에 형성시키며, 이때 상기 장치 영역들은 서로 이격되게 하고 또한 그 하표면은 산화물층과 접속되고 상표면은 산화물층으로부터 이격되게 하여 장치 영역들 사이의 간격부에 있어 산화물층 부분이 노출되게 하며, 문양형성 또는 정지층 일부의 제거에 앞서, 장치영역 및 노출된 산화물층을 소정두께의 연속 비단절 연마정지층으로 피복하며, 상기 연속 비단절 정지층 및 상기 장치영역들을 산화물층위의 연마정지층의 두께까지 연마하는 것으로 사실상 되어 있는 단계에 의해 장치 영역들을 평탄화시키는 단계들로 되어있는 것을 특징으로 하는 실리콘 온 인슐레이터 공정.
  11. 제10항에 있어서, 상기 연마하는 단계는 제1마모슬러리를 제1연마 압력에서 사용한 다음 제2마모슬러리를 제2연마압력에서 사용하는 것으로 되어 있으며, 제1마모슬러리는 제2마모슬러리보다 마모력이 크고 제1연마압력은 제2연마압력보다 높은 것을 특징으로 하는 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940020414A 1993-08-18 1994-08-18 트렌치 평탄화법에 의해 서브 마이크론적으로 접합된 soi KR950007015A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/108.358 1993-08-18
US08/108,358 US5585661A (en) 1993-08-18 1993-08-18 Sub-micron bonded SOI by trench planarization

Publications (1)

Publication Number Publication Date
KR950007015A true KR950007015A (ko) 1995-03-21

Family

ID=22321743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020414A KR950007015A (ko) 1993-08-18 1994-08-18 트렌치 평탄화법에 의해 서브 마이크론적으로 접합된 soi

Country Status (6)

Country Link
US (1) US5585661A (ko)
EP (1) EP0639858A3 (ko)
JP (1) JPH07153725A (ko)
KR (1) KR950007015A (ko)
CN (1) CN1050929C (ko)
CA (1) CA2130149A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039590A (ko) * 1999-04-29 2001-05-15 마에다 시게루 작업대상물을 폴리싱하는 방법 및 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111962B2 (ja) * 1992-11-27 1995-11-29 日本電気株式会社 選択平坦化ポリッシング方法
US6979632B1 (en) * 1995-07-13 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Fabrication method for thin-film semiconductor
KR100209365B1 (ko) * 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
US5698474A (en) * 1996-02-26 1997-12-16 Hypervision, Inc. High speed diamond-based machining of silicon semiconductor die in wafer and packaged form for backside emission microscope detection
KR100241537B1 (ko) * 1996-06-21 2000-02-01 김영환 반도체 소자의 층간 절연막 평탄화 방법
US5953612A (en) * 1997-06-30 1999-09-14 Vlsi Technology, Inc. Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device
US6074921A (en) * 1997-06-30 2000-06-13 Vlsi Technology, Inc. Self-aligned processing of semiconductor device features
US6143613A (en) * 1997-06-30 2000-11-07 Vlsi Technology, Inc. Selective exclusion of silicide formation to make polysilicon resistors
DE19733391C2 (de) 1997-08-01 2001-08-16 Siemens Ag Strukturierungsverfahren
US6259135B1 (en) 1999-09-24 2001-07-10 International Business Machines Corporation MOS transistors structure for reducing the size of pitch limited circuits
FR2812451B1 (fr) * 2000-07-28 2003-01-10 St Microelectronics Sa Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US7491622B2 (en) 2006-04-24 2009-02-17 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer formed using an inductively coupled plasma
US7670895B2 (en) 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US7528078B2 (en) 2006-05-12 2009-05-05 Freescale Semiconductor, Inc. Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer
US7749829B2 (en) 2007-05-01 2010-07-06 Freescale Semiconductor, Inc. Step height reduction between SOI and EPI for DSO and BOS integration
CN104891430B (zh) * 2015-04-17 2016-09-28 上海华虹宏力半导体制造有限公司 硅片键合方法
DE102015106441B4 (de) * 2015-04-27 2022-01-27 Infineon Technologies Ag Verfahren zum Planarisieren eines Halbleiterwafers
CN106252219A (zh) * 2016-07-29 2016-12-21 浙江大学 一种制备高平整度绝缘层上半导体结构的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699359B2 (ja) * 1987-11-20 1998-01-19 ソニー株式会社 半導体基板の製造方法
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
JP2831745B2 (ja) * 1989-10-31 1998-12-02 富士通株式会社 半導体装置及びその製造方法
US5091331A (en) * 1990-04-16 1992-02-25 Harris Corporation Ultra-thin circuit fabrication by controlled wafer debonding
JP2833305B2 (ja) * 1991-12-05 1998-12-09 富士通株式会社 半導体基板の製造方法
US5264395A (en) * 1992-12-16 1993-11-23 International Business Machines Corporation Thin SOI layer for fully depleted field effect transistors
US5262346A (en) * 1992-12-16 1993-11-16 International Business Machines Corporation Nitride polish stop for forming SOI wafers
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039590A (ko) * 1999-04-29 2001-05-15 마에다 시게루 작업대상물을 폴리싱하는 방법 및 장치

Also Published As

Publication number Publication date
CA2130149A1 (en) 1995-02-19
EP0639858A3 (en) 1996-10-09
CN1115495A (zh) 1996-01-24
CN1050929C (zh) 2000-03-29
JPH07153725A (ja) 1995-06-16
EP0639858A2 (en) 1995-02-22
US5585661A (en) 1996-12-17

Similar Documents

Publication Publication Date Title
KR950007015A (ko) 트렌치 평탄화법에 의해 서브 마이크론적으로 접합된 soi
TW262565B (en) A method for eliminating window mask process in the fabrication of a semiconductor wafer when chemical-mechanical polish planarization is used
US5965941A (en) Use of dummy underlayers for improvement in removal rate consistency during chemical mechanical polishing
US6417108B1 (en) Semiconductor substrate and method of manufacturing the same
EP0413547B1 (en) Process for producing semiconductor device substrate
US5665202A (en) Multi-step planarization process using polishing at two different pad pressures
US6110820A (en) Low scratch density chemical mechanical planarization process
US6051477A (en) Method of fabricating semiconductor device
CA2125465A1 (en) Method of Making Integrated Circuits
WO2002001620A3 (en) Two step chemical mechanical polishing process
WO1992009098A3 (en) Process for forming extremely thin integrated circuit dice
US5923996A (en) Method to protect alignment mark in CMP process
TW327242B (en) Method of global planarization in fabricating integrated circuit devices
JP3115025B2 (ja) 半導体ウエハの研磨用パッド及び研磨方法
EP0744766A3 (en) Two-step chemical mechanical polish surface planarization technique
US6020249A (en) Method for photo alignment after CMP planarization
US5366924A (en) Method of manufacturing an integrated circuit including planarizing a wafer
US5911111A (en) Polysilicon polish for patterning improvement
KR970013076A (ko) 반도체장치의 제조방법
US6517416B1 (en) Chemical mechanical polisher including a pad conditioner and a method of manufacturing an integrated circuit using the chemical mechanical polisher
KR100307276B1 (ko) 폴리싱 방법
EP0791954A2 (en) Method for planarizing a semiconductor layer
US6551922B1 (en) Method for making a semiconductor device by variable chemical mechanical polish downforce
US5948698A (en) Manufacturing method of semiconductor device using chemical mechanical polishing
NL1007819C2 (nl) Chemisch-mechanische polijstwerkwijzen waarbij gebruik wordt gemaakt van slurriemengsels met lage pH.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee