KR100233831B1 - 모스페트 중첩 소자 제조 방법 - Google Patents
모스페트 중첩 소자 제조 방법 Download PDFInfo
- Publication number
- KR100233831B1 KR100233831B1 KR1019960058192A KR19960058192A KR100233831B1 KR 100233831 B1 KR100233831 B1 KR 100233831B1 KR 1019960058192 A KR1019960058192 A KR 1019960058192A KR 19960058192 A KR19960058192 A KR 19960058192A KR 100233831 B1 KR100233831 B1 KR 100233831B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- region
- forming
- insulating film
- mosfet
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래에는 게이트와 n- 확산영역을 완전히 중첩시키기 위해 주로 산화막 측벽폭을 이용하여 역 T형 구조로 게이트를 만들었으며, 공정이 매우 복잡한 단점이 있었다. 이러한 문제점을 해결하기 위해 게이트와 n- 혹은 p- 확산 영역을 완전히 중첩시키기 위해 게이트 채널 영역을 U형 혹은 V형으로 형성하여 게이트 가장자리와 중첩된 부위의 산화막 두께를 차별화하는 공정을 수행함으로써 종래의 LDD 구조보다 높은 전류 구동력과 신뢰성 특성이 개선될 뿐만 아니라, 종래의 중첩 소자보다는 게이트 전극 가장자리의 산화막 두께를 공정상에서 조절하여 게이트와 n- 혹은 p- 확산 영역간의 중첩 캐패시턴스(overlap capacitance)를 감소시켜 소자의 성능을 향상시킬 수 있는 모스페트(MOSFET) 중첩 소자 제조 방법이 제시된다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 디프 서브마이크론급 MOSFET에 응용될 수 있는 소자 제조 공정으로서 게이트와 n- 혹은 p- 소오스/드레인의 확산 영역이 완전히 중첩되는 MOSFET중첩 소자 제조 방법에 관한 것이다.
게이트와 n-소오스/드레인이 완전히 중첩되는 구조의 종래의 MOSFET는 n-영역과 게이트를 완전 중첩시키기 위해 산화막 측벽폭(oxide sidewall spacer)을 이용하여 역 T형 구조로서 만들거나 게이트 가장자리에 경사 이온주입하여 제작하였다. 또한 역 T형 게이트 구조를 형성한 후 게이트 가장자리에 열산화막 공정을 하여 중첩 캐패시터를 감소시키기도 하였지만 제조 공정이 복잡하다.
따라서, 본 발명은 게이트와 n- 혹은 p-소오스/드레인간의 중첩 캐패시턴스를 감소시켜 소자의 성능을 개선시키고 간단한 제조 공정의 T형 게이트 구조를 갖는 MOSFET 중첩 소자 제조 방법을 제공하는데 그목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 활성 영역이 정의된 실리콘 기판 상부에 제1절연막을 형성하는 단계와, 상기 제1절연막상에 불순물 이온을 주입하여 상기 실리콘 기판에 확산 영역을 형성하는 단계와, 상기 절연막 상부에 감광막을 도포한 후 트렌치 마스크를 사용하여 사진 전사 및 식각 공정으로 상기 제1절연막 및 실리콘 기판을 소정 깊이로 식각하여 게이트 채널 영역을 형성하는 단계와, 상기 게이트 채널 영역에 불순물 이온을 주입하는 단계와, 상기 감광막을 제거한 후 게이트 절연막을 성장시키는 단계와, 전체 구조 상부에 게이트 전극막을 증착한 후 게이트 마스크를 사용하여 게이트 패턴을 형성하는 단계와, 전체 구조 상부에 불순물 이온 주입 및 열처리 공정을 수행하여 소오스/드레인 영역을 형성하는 단계와, 전체 구조 상부에 제2절연막을 증착한 후 선택된 영역에 콘택 영역을 형성하는 단계와, 상기 콘택 영역을 식각하고 금속 배선을 형성한 후 합금 공정을 수행하는 단계로 이루어진 것을 특징으로 한다.
제1(a)도 내지 제1(d)도는 본 발명에 따른 MOSFET중첩 소자 제조 방법을 순서적으로 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판(Silicon substrate) 2 : 절연막(Insulator)
3 : n형 불순물 이온주입(n-type impurity ion implantation)
4 : p형 불순물 이온주입(p-type impurity ion implantation)
5 : n-확산층(n-diffused layer) 6 : P-확산층(p-diffused layer)
7 : 감광막(Photoresist) 8 : 게이트 절연막(Gate insulator)
9 : 게이트 전극막(Gate electrode layer) 10 : n+확산충(n+diffused layer)
11 : p+확산층(p+diffused layer) 12 : 금속배선(metal)
본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1(a)도 내지 제1(b)도는 본 발명에 따른 MOSFET 중첩 소자 제조 방법을 순서적으로 도시한 단면도로서, 실시예로 설명한 제조 공정은 nMOSFET이다. 그리고 도시된 단면도에서 ( ) 안에 표시한 것은 pMOSFET의 제조 공정 경우이다.
제1(a)도에 도시된 바와 같이, 실리콘 기판(1)상에 종래의 MOSFET 제조 공정을 이용하여 활성 영역(active region)을 형성한다. 이어서 박형의 절연막(2)을 형성한 후, n형 불순물 이온(3)을 주입하여 n-확산 영역(5)을 형성한다. pMOSFET 공정의 경우 p형 불순물 이온(4)을 주입하여 p-확산 영역(6)을 형성한다.
제1(b)도에 도시된 바와 같이, 전체 구조 상부에 감광막(7)을 도포한 후 트렌치 마스크를 사용하여 사진 전사 및 식각 공정으로 게이트 채널 영역을 형성한다. 게이트 채널 영역은 실리콘 기판(1)에 형성된 확산 영역(5)보다 깊게 형성되며 U형 및 V형으로 형성된다. 이어서 소자의 문턱 전압 조절을 위해 p형 불순물 이온(4)을 주입한다. pMOSFET의 경우 n형 불순물 이온(3)을 주입한다. 여기서 소자의 게이트 채널 영역을 형성한 다음 감광막을 제거하고 박형의 절연막을 형성시킨 후 문턱 전압 조절을 위해 불순물 이온을 주입하는 공정을 선택할 수 있다.
제1(c)도에 도시된 바와 같이 감광막(7)을 제거한 후 게이트 절연막(8)을 성장시킨다. 이때, 게이트 채널 영역을 형성한 후 감광막을 제거하고 절연막을 형성하였을 경우 게이트 채널 영역의 절연막을 제거한다. 전체 구조 상부에 다결정 실리콘등과 같은 게이트 전극막(9)을 증착하고, 감광막(7)을 도포한 후 게이트 마스크를 사용하여 게이트 패턴을 형성한다. 이어서 n+소오스/드레인 영역(10)을 위해 n형 불순물 이온(3)을 주입한다. pMOSFET의 경우 p+소오스/드레인 영역(11)을 위해 p형 불순물 이온(4)을 주입한다. 감광막을 제거한 다음, 전기로(furnace) 혹은 급속 열처리 장비를 이용하여 열처리 공정을 수행하면, n+ 확산 영역이 형성된다. 이때 게이트 전극막(9)의 가장자리와 n- 혹은 p-확산 영역 또는 LDD(lightly doped drain)은 완전히 중첩된다. 그 결과 게이트에 의한 횡단전계(transversal field)에 의해 전체적으로 드레인에 의한 측면전계(lateral field)가 감소되어 핫 캐리어에 의한 열화 특성이 개선되며, n-영역의 게이트 중첩 효과에 의해 종래의 LDD 소자보다 드레인 전류가 증가된다. 또한 게이트 절연막보다 게이트 가장자리에서의 두꺼운 절연막에 의해 중첩 캐패시턴스는 감소된다.
제1(d)도에 도시된 바와 같이 전체 구조 상부에 절연막(2)을 증착시킨다. 이때 절연막(2)으로는 주로 TEOS 산화막과 BPSG(borophospho silicate glass)등이 사용된다. 절연막(2)의 선택된 영역에 사진 전사 공정으로 저항의 콘택(contact) 영역을 형성한 후, 절연막(2)을 식각한다. 이어서 금속을 증착한 후 금속 배선(12)을 형성시키고, 열처리(alloy) 공정을 수행하면 본 발명의 T형 게이트 구조를 갖는 MOSFET중첩 소자가 제작된다.
이상에서 설명한 바와 같이 본 발명은 디프 서브마이크론에 응용될 수 있는 MOSFET의 제조 방법으로서, 종래의 중첩 소자에 비해 게이트 가장자리에서의 중첩 캐패시턴스를 감소시킴과 동시에 게이트와 n- 혹은 p-소오스/드레인간에 균일한 산화막을 얻을 수 있으며, 산화막 두께의 제어가 용이하다.
상술한 바와 같이 본 발명에 의하면 게이트 전극 가장자리의 절연막 두께를 차별화할 수 있으며, 이를 통해 게이트와 n- 혹은 p-소오스/드레인간의 중첩 캐패시턴스를 감소시켜 소자 동작시 저항/캐패시턴스 지연 시간(RC delay time)을 개선시켜 소자의 성능을 향상시킬 수 있어, 향후 전류 구동력 및 신뢰성이 높게 요구되는 최대규모 집적 회로(ULSI) 소자의 제조에 적용될 수 있다.
Claims (2)
- 활성 영역이 정의된 실리콘 기판 상부에 제1절연막을 형성하는 단계와, 상기 제1절연막상에 불순물 이온을 주입하여 상기 실리콘 기판에 LDD 확산 영역을 형성하는 단계와, 상기 절연막 상부에 감광막을 도포한 후 트렌치 마스크를 사용하여 사진 전사 및 식각 공정으로 상기 제1절연막 및 실리콘 기판을 소정 깊이로 식각하여 게이트 채널 영역을 형성하는 단계와, 상기 게이트 채널 영역에 불순물 이온을 주입하는 단계와, 상기 감광막을 제거한 후 게이트 절연막을 성장시키는 단계와, 전체 구조 상부에 게이트 전극막을 증착한 후 게이트 마스크를 사용하여 게이트 패턴을 형성하는 단계와, 전체 구조 상부에 불순물 이온 주입 및 열처리 공정을 수행하여 소오스/드레인 영역을 형성하는 단계와, 전체 구조 상부에 제2절연막을 증착한 후 선택된 영역에 콘택 영역을 형성하는 단계와, 상기 콘택 영역을 식각하고 금속 배선을 형성한 후 열처리(alloy) 공정을 수행하는 단계로 이루어진 것을 특징으로 하는 모스페트(MOSFET) 중첩 소자 제조 방법.
- 제1항에 있어서, 상기 게이트 채널 영역은 실리콘 기판에 형성된 LDD 확산 영역보다 깊게 형성되는 것을 특징으로 하는 모스페트(MOSFET) 중첩 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058192A KR100233831B1 (ko) | 1996-11-27 | 1996-11-27 | 모스페트 중첩 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058192A KR100233831B1 (ko) | 1996-11-27 | 1996-11-27 | 모스페트 중첩 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980039198A KR19980039198A (ko) | 1998-08-17 |
| KR100233831B1 true KR100233831B1 (ko) | 1999-12-01 |
Family
ID=19483865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960058192A KR100233831B1 (ko) | 1996-11-27 | 1996-11-27 | 모스페트 중첩 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233831B1 (ko) |
-
1996
- 1996-11-27 KR KR1019960058192A patent/KR100233831B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980039198A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766969A (en) | Multiple spacer formation/removal technique for forming a graded junction | |
| US5895955A (en) | MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch | |
| KR20020003028A (ko) | 절연층상의 실리콘 금속 산화물 전계 효과 트랜지스터의제조 방법 | |
| US6127235A (en) | Method for making asymmetrical gate oxide thickness in channel MOSFET region | |
| WO1999031721A1 (en) | High k gate electrode | |
| US5874343A (en) | CMOS integrated circuit and method for forming source/drain areas prior to forming lightly doped drains to optimize the thermal diffusivity thereof | |
| KR100510525B1 (ko) | 얕은 소오스/드레인 영역을 갖는 반도체 소자의 제조방법 | |
| KR19990042916A (ko) | 반도체소자의 제조방법 | |
| JP2733082B2 (ja) | Ｍｏｓ装置の製法 | |
| KR100233831B1 (ko) | 모스페트 중첩 소자 제조 방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| JPH06177377A (ja) | 絶縁ゲート電界効果トランジスタ | |
| KR100900145B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| KR0152936B1 (ko) | 반도체 소자 제조방법 | |
| KR940002778B1 (ko) | Ldd 구조의 트랜지스터 제조방법 | |
| KR100480802B1 (ko) | 반도체소자의제조방법 | |
| KR100421899B1 (ko) | 반도체소자제조방법 | |
| KR100290879B1 (ko) | 모스펫의 제조 방법 | |
| KR100598163B1 (ko) | Ｌｄｄ 구조의 모스 트랜지스터 제조방법 | |
| KR100206920B1 (ko) | 반도체소자 제조방법 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100226261B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070831 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |