KR19990042916A

KR19990042916A - 반도체소자의 제조방법

Info

Publication number: KR19990042916A
Application number: KR1019970063852A
Authority: KR
Inventors: 김남성
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1997-11-28
Filing date: 1997-11-28
Publication date: 1999-06-15

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 종래에는 고집적화와 빠른 스피드에 대한 요구로 인해 게이트길이가 감소됨으로써, 열전자에 의한 영향으로 펀치쓰루가 발생하고, 게이트산화막의 두께가 감소됨으로써, 문턱전압이 급격히 감소되고, 게이트누설전류가 증가하여 반도체소자의 신뢰성이 저하되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 기판의 상부에 산화막과 제1질화막을 순차적으로 증착한 후, 그 제1질화막의 일부를 식각하는 단계와; 상기 제1질화막 및 산화막의 상부에 고온저압산화막을 증착한 후, 선택적으로 식각하여 제1질화막의 측면에 제1측벽을 형성하는 단계와; 상기 제1질화막 및 제1측벽을 자기정렬 마스크로 이용하여 노출된 산화막을 통한 기판상에 질소이온을 주입한 후, 그 노출된 산화막 및 상기 제1측벽을 식각하여 기판을 노출시키는 단계와; 상기 노출된 기판에 산화공정을 통해 게이트산화막을 형성하는 단계와; 상기 게이트산화막 및 제1질화막의 상부에 폴리실리콘을 증착하고, 제1질화막이 노출되도록 에치백한 후, 노출된 제1질화막을 제거하는 단계와; 상기 산화막 및 폴리실리콘의 상부전면에 버퍼산화막을 증착한 후, 기판상에 저농도의 불순물이온을 주입하여 저농도의 소스/드레인을 형성하는 단계와; 상기 저농도의 소스/드레인이 형성된 반도체기판상에 제2질화막을 증착한 후, 선택적으로 식각하여 상기 폴리실리콘의 측면에 형성된 버퍼산화막의 측면에 질화막측벽을 형성하는 단계와; 상기 질화막측벽이 형성된 반도체 기판상에 고농도의 불순물이온을 주입하여 고농도의 소스/드레인을 형성하는 단계로 이루어지는 반도체소자의 제조방법을 통해 질소이온의 산화억제특성을 이용하여 게이트산화막을 중앙이 얇고, 가장자리가 두껍게 형성함으로써, 반도체소자의 문턱전압을 증가시키고, 게이트 누설전류를 최소화하며, 열전자로 인한 펀치쓰루를 억제함으로써, 고집적 반도체소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

반도체소자의 제조방법

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 게이트의 하부에 형성되는 게이트산화막의 두께를 차별화하여 모스트랜지스터의 특성을 향상시키기에 적당하도록 한 반도체소자의 제조방법에 관한 것이다.

종래 반도체소자의 제조방법을 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 반도체소자의 구조를 보인 단면도로서, 이에 도시한 바와같이 반도체기판(1)의 상부양측면에 소정거리 이격되어 매립된 고농도 및 저농도 소스/드레인(2,2`)과; 그 소정거리 이격된 저농도 소스/드레인(2`)의 일부가 겹치도록 반도체기판(1)의 상부에 게이트산화막(3), 폴리실리콘(4), 텅스텐실리사이드(5) 및 질화막(6)의 적층구조로 이루어진 게이트와; 그 게이트의 양측면에 형성된 게이트측벽(7)으로 구성되며, 상기한 바와같은 종래 반도체소자의 제조방법을 상세히 설명하면 다음과 같다.

반도체기판(1)의 상부에 산화공정을 통해 게이트산화막(3)을 증착하는 단계와; 그 게이트산화막(3)의 상부에 순차적으로 폴리실리콘(4), 텅스텐실리사이드(5) 및 질화막(6)을 적층한 후, 사진식각공정을 통해 질화막(6), 텅스텐실리사이드(5), 폴리실리콘(4) 및 게이트산화막(3)의 일부를 식각하여 게이트를 형성하는 단계와; 그 게이트를 자기정렬 마스크로 이용하여 게이트 양측면의 반도체기판(1)에 저농도의 불순물이온을 주입함으로써 저농도 소스/드레인(2`)을 형성하는 단계와; 그 저농도 소스/드레인(2`)이 형성된 반도체기판(1)상에 고온저압산화막(HLD)을 증착한 후, 선택적으로 식각하여 상기 게이트의 측면에 게이트측벽(7)을 형성하는 단계와; 그 게이트측벽(7)과 게이트를 자기정렬마스크로 이용하여 저농도 소스/드레인(2`)에 고농도의 불순물이온을 주입함으로써 고농도 소스/드레인(2)을 형성하는 단계로 이루어진다. 이하, 종래 반도체소자의 제조방법을 좀더 상세히 설명한다.

먼저, 반도체기판(1)의 상부에 산화공정을 통해 게이트산화막(3)을 증착한다.

그리고, 게이트산화막(3)의 상부에 순차적으로 폴리실리콘(4), 텅스텐실리사이드(5) 및 질화막(6)을 적층한 후, 사진식각공정을 통해 질화막(6), 텅스텐실리사이드(5), 폴리실리콘(4) 및 게이트산화막(3)의 일부를 식각하여 게이트를 형성한다. 이때, 텅스텐실리사이드(5)는 게이트전극의 저항을 감소시켜 빠른 스피드를 구현하기 위해 증착하며, 질화막(6)은 텅스텐실리사이드(5)와 이후의 공정에서 형성되는 금속배선을 절연시키는 절연막이다.

그리고, 게이트를 자기정렬 마스크로 이용하여 게이트 양측면의 반도체기판(1)에 저농도의 불순물이온을 주입함으로써 저농도 소스/드레인(2`)을 형성하고, 그 저농도 소스/드레인(2`)이 형성된 반도체기판(1)상에 고온저압산화막(HLD)을 증착한 후, 선택적으로 식각하여 상기 게이트의 측면에 게이트측벽(7)을 형성하며, 그 게이트측벽(7)과 게이트를 자기정렬마스크로 이용하여 저농도 소스/드레인(2`)에 고농도의 불순물이온을 주입함으로써 고농도 소스/드레인(2)을 형성한다. 이때, 고농도 및 저농도 소스/드레인(2,2`)을 형성하는 이유는 엘디디(lightly doped drain : LDD)구조를 형성하여 단채널(short channel)에 의한 영향으로 펀치쓰루가 발생하는 것을 억제하기 위해서이다.

상기한 바와같은 반도체소자는 게이트에 문턱전압(threshold voltage) 이상의 전압이 인가되면 게이트산화막(3) 하부의 저농도 소스/드레인(2`) 사이에 채널이 형성되고, 고농도 소스/드레인(2)단에 발생하는 전계차에 의해 채널에 전류가 흐르게 되며, 이 전류의 제어를 통해 스위칭동작을 한다.

그러나, 상기한 바와같은 종래 반도체소자의 제조방법은 고집적화와 빠른 스피드에 대한 요구로 인해 게이트길이가 감소됨으로써, 열전자에 의한 영향으로 펀치쓰루가 발생하고, 게이트산화막의 두께가 감소됨으로써, 문턱전압이 급격히 감소되고, 게이트누설전류가 증가하여 반도체소자의 신뢰성이 저하되는 문제점이 있었다.

본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 중앙과 가장자리의 게이트산화막 두께를 차별화하여 고집적 반도체소자의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공하는데 있다.

도1은 종래 반도체소자의 구조를 보인 단면도.

도2는 본 발명의 일 실시예를 보인 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

11:반도체기판 12:산화막

13:질화막 14:측벽

15:게이트산화막 16:폴리실리콘

17:버퍼산화막 18,18`:고농도 및 저농도 소스드레인

19:질화막측벽

상기한 바와같은 본 발명의 목적은 기판의 상부에 산화막과 제1질화막을 순차적으로 증착한 후, 그 제1질화막의 일부를 식각하는 단계와; 상기 제1질화막 및 산화막의 상부에 고온저압산화막을 증착한 후, 선택적으로 식각하여 제1질화막의 측면에 제1측벽을 형성하는 단계와; 상기 제1질화막 및 제1측벽을 자기정렬 마스크로 이용하여 노출된 산화막을 통한 기판상에 질소이온을 주입한 후, 그 노출된 산화막 및 상기 제1측벽을 식각하여 기판을 노출시키는 단계와; 상기 노출된 기판에 산화공정을 통해 게이트산화막을 형성하는 단계와; 상기 게이트산화막 및 제1질화막의 상부에 폴리실리콘을 증착하고, 제1질화막이 노출되도록 에치백한 후, 노출된 제1질화막을 제거하는 단계와; 상기 산화막 및 폴리실리콘의 상부전면에 버퍼산화막을 증착한 후, 기판상에 저농도의 불순물이온을 주입하여 저농도의 소스/드레인을 형성하는 단계와; 상기 저농도의 소스/드레인이 형성된 반도체기판상에 제2질화막을 증착한 후, 선택적으로 식각하여 상기 폴리실리콘의 측면에 형성된 버퍼산화막의 측면에 질화막측벽을 형성하는 단계와; 상기 질화막측벽이 형성된 반도체 기판상에 고농도의 불순물이온을 주입하여 고농도의 소스/드레인을 형성하는 단계로 이루어짐으로써 달성되는 것으로, 본 발명에 의한 반도체소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2i는 본 발명의 일 실시예를 보인 수순단면도로서, 이에 도시한 바와같이 반도체기판(11)의 상부에 순차적으로 산화막(12)과 질화막(13)을 증착한 후, 사진식각공정을 이용하여 질화막(13)의 일부를 식각하는 단계(도2a)와; 그 질화막(13) 및 산화막(12)의 상부에 고온저압산화막을 증착한 후, 선택적으로 식각하여 질화막(13)의 측면에 측벽(14)을 형성하는 단계(도2b)와; 그 질화막(13) 및 측벽(14)을 자기정렬 마스크로 이용하여 노출된 산화막(12)을 통해 기판(11)상에 질소(N₂)이온을 주입하는 단계(도2c)와; 그 노출된 산화막(12) 및 측벽(14)을 식각하여 기판(11)을 노출시키는 단계(도2d)와; 그 노출된 기판(11)에 산화공정을 통해 게이트산화막(15)을 형성하는 단계(도2e)와; 그 게이트산화막(15) 및 질화막(13)의 상부에 폴리실리콘(16)을 증착하고, 질화막(13)이 노출되도록 에치백한 후, 노출된 질화막(13)을 제거하는 단계(도2f)와; 그 산화막(12) 및 폴리실리콘(16)의 상부전면에 버퍼산화막(17)을 증착한 후, 기판(11)상에 저농도의 불순물이온을 주입하여 저농도의 소스/드레인(18`)을 형성하는 단계(도2g)와; 그 저농도의 소스/드레인(18`)이 형성된 반도체기판(11)상에 질화막을 증착한 후, 선택적으로 식각하여 상기 폴리실리콘(16)의 측면에 형성된 버퍼산화막(17)의 측면에 질화막측벽(19)을 형성하는 단계(도2h)와; 그 질화막측벽(19)이 형성된 반도체 기판(11)상에 고농도의 불순물이온을 주입하여 고농도의 소스/드레인(18)을 형성하는 단계(도2i)로 이루어진다. 이하, 상기한 바와같은 본 발명의 실시예를 좀더 상세히 설명한다.

먼저, 도2a에 도시한 바와같이 반도체기판(11)의 상부에 순차적으로 산화막(12)과 질화막(13)을 증착한 후, 사진식각공정을 이용하여 질화막(13)의 일부를 식각한다. 이때, 산화막(12)의 일부가 노출된다.

그리고, 도2b에 도시한 바와같이 질화막(13) 및 산화막(12)의 상부에 고온저압산화막을 증착한 후, 선택적으로 식각하여 질화막(13)의 측면에 측벽(14)을 형성한다.

그리고, 도2c에 도시한 바와같이 질화막(13) 및 측벽(14)을 자기정렬 마스크로 이용하여 노출된 산화막(12)을 통해 기판(11)상에 질소(N₂)이온을 주입한다. 이때, 질소(N₂)이온은 측벽(14)에 의한 영향으로 노출된 기판(11)의 중앙에 집중된다.

그리고, 도2d에 도시한 바와같이 노출된 산화막(12) 및 측벽(14)을 식각하여 기판(11)을 노출시킨다.

그리고, 도2e에 도시한 바와같이 노출된 기판(11)에 산화공정을 통해 게이트산화막(15)을 형성한다. 이때, 상기에서 기판(11)에 주입된 질소(N₂)이온의 산화억제로 인해 게이트산화막(15)은 중앙이 얇고, 가장자리가 두껍게 형성된다.

그리고, 도2f에 도시한 바와같이 게이트산화막(15) 및 질화막(13)의 상부에 폴리실리콘(16)을 증착하고, 질화막(13)이 노출되도록 에치백한 후, 노출된 질화막(13)을 제거한다. 이때, 질화막(13)은 습식식각방법을 이용하여 제거한다.

그리고, 도2g에 도시한 바와같이 산화막(12) 및 폴리실리콘(16)의 상부전면에 버퍼산화막(17)을 증착한 후, 기판(11)상에 저농도의 불순물이온을 주입하여 저농도의 소스/드레인(18`)을 형성한다. 이때, 버퍼산화막(17)을 증착하는 이유는 게이트전극이 되는 폴리실리콘(16)에 저농도의 불순물이온이 주입되는 것을 최소화하여 소자의 특성이 열화되는 것을 방지하기 위해서이다.

그리고, 도2h에 도시한 바와같이 저농도의 소스/드레인(18`)이 형성된 반도체기판(11)상에 질화막을 증착한 후, 선택적으로 식각하여 상기 폴리실리콘(16)의 측면에 형성된 버퍼산화막(17)의 측면에 질화막측벽(19)을 형성하고, 도2i에 도시한 바와같이 그 질화막측벽(19)이 형성된 반도체 기판(11)상에 고농도의 불순물이온을 주입하여 고농도의 소스/드레인(18)을 형성한다. 이때, 고농도 및 저농도의 소스/드레인(18,18`)을 형성하는 이유는 종래와 동일하게 엘디디구조를 형성하여 단채널에 의한 영향으로 펀치쓰루가 발생하는 것을 억제하기 위해서이다.

또한, 본 발명의 다른 실시예로 상기 일 실시예에서 게이트산화막(15) 및 질화막(13)의 상부에 폴리실리콘(16)을 증착하고, 질화막(13)이 노출되도록 에치백한 후, 노출된 질화막(13)을 제거하는 단계(도2f) 이후에 큰 편향각(large angle tilt : LAT)을 갖는 이온주입을 통해 저농도의 불순물이온을 산화막(12)을 통해 기판(11)상에 주입하여 저농도 소스/드레인(18`)을 형성하는 단계와; 저농도의 소스/드레인(18`)이 형성된 반도체기판(11)상에 질화막을 증착한 후, 선택적으로 식각하여 상기 폴리실리콘(16)의 측면에 질화막측벽(19)을 형성하는 단계와; 그 질화막측벽(19) 및 폴리실리콘(16)을 자기정렬 마스크로 이용하여 큰 편향각을 갖는 이온주입을 통해 고농도의 불순물이온을 산화막(12)을 통해 기판(11)상에 주입하여 고농도 소스/드레인(18)을 형성하는 단계를 통한 반도체소자의 제조방법도 본 발명의 목적을 달성할 수 있다.

상기한 바와같은 본 발명에 의한 반도체소자의 제조방법은 질소이온의 산화억제특성을 이용하여 게이트산화막을 중앙이 얇고, 가장자리가 두껍게 형성함으로써, 반도체소자의 문턱전압을 증가시키고, 게이트 누설전류를 최소화하며, 열전자로 인한 펀치쓰루를 억제함으로써, 고집적 반도체소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims

기판의 상부에 산화막과 제1질화막을 순차적으로 증착한 후, 그 제1질화막의 일부를 식각하는 단계와; 상기 제1질화막 및 산화막의 상부에 고온저압산화막을 증착한 후, 선택적으로 식각하여 제1질화막의 측면에 제1측벽을 형성하는 단계와; 상기 제1질화막 및 제1측벽을 자기정렬 마스크로 이용하여 노출된 산화막을 통한 기판상에 질소이온을 주입한 후, 그 노출된 산화막 및 상기 제1측벽을 식각하여 기판을 노출시키는 단계와; 상기 노출된 기판에 산화공정을 통해 게이트산화막을 형성하는 단계와; 상기 게이트산화막 및 제1질화막의 상부에 폴리실리콘을 증착하고, 제1질화막이 노출되도록 에치백한 후, 노출된 제1질화막을 제거하는 단계와; 상기 산화막 및 폴리실리콘의 상부전면에 버퍼산화막을 증착한 후, 기판상에 저농도의 불순물이온을 주입하여 저농도의 소스/드레인을 형성하는 단계와; 상기 저농도의 소스/드레인이 형성된 반도체기판상에 제2질화막을 증착한 후, 선택적으로 식각하여 상기 폴리실리콘의 측면에 형성된 버퍼산화막의 측면에 질화막측벽을 형성하는 단계와; 상기 질화막측벽이 형성된 반도체 기판상에 고농도의 불순물이온을 주입하여 고농도의 소스/드레인을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.