KR100222157B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100222157B1
KR100222157B1 KR1019910000151A KR910000151A KR100222157B1 KR 100222157 B1 KR100222157 B1 KR 100222157B1 KR 1019910000151 A KR1019910000151 A KR 1019910000151A KR 910000151 A KR910000151 A KR 910000151A KR 100222157 B1 KR100222157 B1 KR 100222157B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
leads
package
semiconductor
package material
Prior art date
Application number
KR1019910000151A
Other languages
English (en)
Other versions
KR910015035A (ko
Inventor
더블유. 호킨스 죠지
Original Assignee
비센트 비. 인 그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비. 인 그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비. 인 그라시아
Publication of KR910015035A publication Critical patent/KR910015035A/ko
Application granted granted Critical
Publication of KR100222157B1 publication Critical patent/KR100222157B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 다이가 패키지 재료에 배치되어 그 패키지 재료로부터 신장된 부분을 갖는 리드에 전기적으로 결합되는 반도체 패키지. 패키지 재료로부터 신장된 리드의 부분은 소정량의 열 응력을 받게 될 때 패키지 재료의 바깥쪽에 고착되고 패키지 재료로부터 떨어져 있게 된다. 본원 속에 밝힌 발명은 유연성 리드의 결합하는 정합을 제공하는 한편 반도체 패키지와 그 패키지가 설치되는 인쇄 회로 기판 등의 상이한 열팽창 계수에 의해 생긴 응력을 충분히 감소시킨다.

Description

반도체 패키지
제1도는 자른 부분을 갖는 반도체 패키지의 일부분에 대한 확대된 평면도.
제2도는 본 발명을 구체화하는 반도체 패키지에 대한 확대된 횡단면도.
제3도 및 제4도는 본 발명을 구체화하는 반도체 패키지 리드의 일부분에 대한 확대된 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 패키지 20 : 반도체 다이
14 : 접합 패드 16 : 응력 완충용 프레임
18 : 내부 에지 20 : 호울
22 : 리드 테이프 24 : 필름
26 : 금속 리드 36 : 인쇄 회로 기판
[발명의 배경]
본 발명은 일반적으로 반도체 장치에 관한 것이며, 특히, 지지물로부터 박리(break-away)되는 리드(lead)를 갖는 반도체 패키지(semiconductor package)에 관한 것이다.
반도체 기술의 분야에 있어서, 인쇄 회로 기판 등에 반도체 장치를 실장하는데는 표면 실장용 패키지(surface mount packages)를 사용하는 것이 일반적이다. 전형적으로, 표면 실장용 패키지의 리드는 인쇄 회로 기판에 직접 땜납 접합되어, 그로써 반도체 장치와 기판이 전기적으로 결합된다. 이 경우에 흔히 일어나는 문제는 표면 실장용 패키지와 그것이 실장된 인쇄 회로 기판이 상이한 열팽창 계수를 갖는다는 것이다. 그 결과로서, 열 수축에 의한 응력이 패키지 및 기판의 전체에 걸쳐 발생하고, 특히, 리드 및 땜납 접합부에서 현저하게 발생한다. 상기 응력에 의해 흔히 땜납 접합부가 파괴되고 반도체 패키지를 비정상적인 기능으로 한다.
열 수축 응력에 의해서 일어나는 문제를 감소시키는 해결책중 하나로서, 반도체용 패키지로 유연성이 있는 얇은 금속 리드를 사용하는 방법이 있다. 상기 얇은 리드는 열 수축이 일어날 때에도 유연하고 리드와 땜납 접합부 양쪽에 대한 손상을 줄인다. 그러나, 유연성이 있는 리드를 표면 실장용 기판에 채용하는 것은 정확한 위치 정합이 어렵게 된다는 경향이 있다. 리드의 부정합은 접속되지 않은 오픈 땜납 접합부로 되어 표면 실장형 패키지의 장착에 많은 해로운 영향을 미친다. 이들 문제점들은 특히 많은 리드를 설치해야 하는 등 때문에 상당히 얇은 리드가 필요로하게 될 때, 현저하게 나타난다는 문제가 있다.
따라서, 위치의 부정합의 문제를 일으킴이 없이 패키지와 인쇄 회로 기판과의 열팽창 계수의 상이함에 기인하는 응력의 문제에 충분히 대처할 수 있는 표면 실장의 응용으로 사용될 수 있는 반도체용 패키지를 갖는 것이 매우 바람직할 것이다.
[발명의 개요]
따라서, 본 발명의 목적은 표면 실장의 응용에 있어서 사용될 수 있는 개량된 반도체용 패키지를 제공하는데 있다.
본 발명의 또한 목적은 반도체용 패키지 자체와 그것이 실장되는 기판과의 열팽창 계수의 차에 기인하는 응력의 영향을 감소시키는 개량된 반도체용 패키지를 제공하는데 있다.
본 발명의 부가적인 목적은 리드의 위치 부정합의 문제를 감소시킨 개량된 반도체용 패키지를 제공하는데 있다.
상기와 다른 목적 및 효과는 응력 완충용 프레임(stress buffer frame)이 주변에 배치된 반도체 다이(semiconductor die)를 포함하는 본 발명의 일 실시예의 일부로서 실현된다. 리드 테이프는, 적합하게는 금속 리드가 배치된 고분자 필름(polymer film)을 포함하는 리드 테이프가 반도체 다이의 적어도 1 표면 및 응력 완충용 프레임에 밀착하게 된다. 금속 리드의 제 1 부분은 반도체 다이에 전기적으로 결합되고, 금속 리드의 제 2부분은 반도체 다이, 응력 완충용 프레임 및 리드 테이프의 주위에 배치된 봉지용 재료(패키지용 재료)로부터 외부쪽으로 신장하고 있다. 상기 금속 리드의 제 2 부분은 봉지용 재료의 외측에 살짝 부착되고, 응력이 발생될 때에는 그로부터 이반한다.
[양호한 실시예에 대한 설명]
제1도는 자른 부분을 갖는 반도체 패키지(10)의 일부분에 대한 확대된 평면도이고, 제2도는 반도체 패키지(10)의 매우 확대된 횡단면도이다. 반도체 패키지(10)는 반도체 다이(12)를 구비한다. 반도체 다이(12)는 종래의 기술로서 잘 공지된 많은 종류의 반도체 다이들 중 하나이다. 제1도에 도시된 바와 같이, 반도체 다이(12)는 접합 패드(14)를 포함하지만, 여기에서, 접합 패드는 반도체 다이(12)의 내부 금속 구조에 대한 외부 접점을 갖고 있다.
응력 완충용 프레임(16)은 반도체 다이(12)의 주위에 배치된다. 본 실시예에서, 응력 완충용 프레임(16)은 반도체 다이(12)와 거의 같은 두께를 갖는 내부 에지(18)를 갖는다. 응력 완충용 프레임(16)의 내부 에지(18)는 반도체 다이(12)를 보호한다. 응력 완충용 프레임(16)은 또한 호울(20)을 갖고, 호울(20)은 응력 완충용 프레임(16)을 유연하게 하고, 봉지 재료내의 응력의 집중을 감소시킨다. 플라스틱 봉지 재료가 사용된다면, 보다 양호하게 그들을 밀착시키기 위해 호울(20)은 플라스틱으로 채워지고, 플라스틱의 봉지 재료는 응력 완충용 프레임(16)에 기계적으로 고정된다.
응력 완충용 프레임(16)은 반도체 다이(12)와 거의 같은 열팽창 계수를 갖는 것이 바람직하며, 그로써, 그들 2개의 열수축은 본질적으로 동등하게 된다. 예컨대, 반도체 다이(12)가 실리콘으로 이루어진다면, 응력 완충용 프레임(16)은 합금(42)등과 같은 니켈/철 합금으로 구성해도 된다. 합금(42)은 플라스틱으로 봉지된 패키지내에 특히 응력 완충용 프레임(12)의 목적으로 거의 완충 역할을 한다.
리드 테이프(22)는 반도체 다이(12)의 표면 및 응력 완충용 프레임(16)에 밀착한다. 리드 테이프(22)는 본 실시예에 있어서, 폴리이미드(polyimide)로 이루어진 점착성 필름(24)을 포함하고 있지만, 당업자에 있어서는 필름(24)이 다른 폴리머(polymers) 및 잘 공지된 필름으로도 생성 가능한 것이 이해될 것이다. 금속 리드(26)이 필름(24)상에 배치되며, 여기서는 필름(24)는 본질적으로 리드(26)를 반도체 다이(12)의 일부분으로부터 절연하는 역할을 한다. 금속 리드(26)은 필름(24)상에 금속을 퇴적하고, 그 후에, 이것을 에칭함으로서 형성된다. 리드(26)는 반도체 다이(12)에 전기적으로 결합한 제 1 부분(28)을 구비한다. 제 1 부분(28)은 반도체 다이(12)의 접합 패드(14)에 와이어 접착재(30)에 의해서 전기적으로 결합된다. 여기에서, 리드 테이프(22)가 개시되어 있지만, 다른 방법으로 형성된 리드 테이프나 또는 다른 전기적 결합 방법들도 채용 가능하다는 것이 이해될 것이다.
도시된 바와 같이, 리드 테이프(22)의 리드(26)은 칩 경계 안쪽(26A) 및 응력 완충용 프레임(16)상의 칩 경계 바깥쪽(26B)의 양쪽에 배치된다. 칩 경계 안쪽과 바깥쪽, 즉 경계의 양쪽에 리드(26)를 위치함으로서, 소정의 크기의 리드(26)를 단위 영역내에 보다 많이 배치될 수 있다. 이것에 의해 접합 패드와 리드의 배치 간격에 의해 보다 큰 유연성으로 할 수 있다.
리드 테이프(22)는 반도체 다이(12) 및 응력 완충용 프레임(16)의 한쪽의 표면에 배치할 수도 또는 양쪽의 표면에 배치할 수도 있다는 것이 또한 이해될 것이다. 예컨대, 반도체 다이(12)의 제 1표면상에 배치된 리드(26)는 그에 대한 전기적 접속 수단으로서 사용될 수 있으며, 반도체 다이(12)의 제 2 표면상에 배치된 리드(26)는 방열기(heat sink)등에 접착함으로서 열 전도 수단으로서 이용될 수 있다.
리드(26)는 리드 테이프(22)의 필름(24)과 반도체 다이(12)로부터 간격이 벌어지는 제 2 부분(32)을 구비한다. 리드(26)의 제 2부분(32)은 반도체 패키지(10)가 바깥쪽으로 결합되어지도록 한다. 표면 실장 패키지 등에 있어서, 리드(26)의 제 2 부분(32)은 일반적으로 인쇄 회로 기판, 방열기 또는 그들에 유사한 수단에 납땜 결합된다.
플라스틱 봉지체(34)는 반도체 다이(12), 응력 완충용 프레임(16), 필름(24)을 포함하는 리드 테이프(22), 및 리드(26)의 제 1 부분(28)의 주위에 배치된다. 본 실시예에 있어서는 봉지체(34)는 에폭시 플라스틱으로 이루어져 있지만, 폴리머와 세라믹등으로 잘 공지된 많은 봉지 재료도 사용 가능하다는 것이 이해하게 될 것이다.
제3도 및 제4도는 본 발명을 구체화하는 반도체 패키지(10)의 리드(26)의 일부분의 확대된 횡단면도이다. 리드(26)는 봉지 재료 또는 봉지체(34)로부터 외부쪽으로 신장하고, 외부 접점을 설치하기 위해 사용된다. 도시된 바와 같이, 리드(26)의 제 2부분(32)은 회로 기판 (36)에 땜질된다. 초기적으로, 리드(26)의 제 2 부분(32)은 봉지체(34)로부터 돌출한 돌기부(38)에 고착되어 있다. 돌기부(38)는 봉지체(34)와 같은 재질로 이루어져 있고, 표준 모형 처리를 사용하여 봉지체(34)와 동시에 형성된다. 양호한 실시예에 있어서, 돌기부(38)에 대한 제 2 부분(32)의 고착은 제 2 부분(32)이 부분적으로 돌기부(38)에 매립되는 것을 의미한다.
돌기부(38)에 고착함으로서, 리드(26)의 제 2 부분(32)은 상대적으로 정확한 정합이 유지되어, 반도체 패키지(10)가 적절히 회로 기판(36)에 땜납으로 접합된다. 리드(26)의 제 2 부분(32)이 회로 기판(36)에 대하여 땜납으로 접속된 후, 반도체 패키지(10)와 회로 기판(36)과의 열팽창 계수의 상이함에 기인하여, 그들 2개의 사이에 미치는 응력은 제4도에 도시된 바와 같이, 리드(26)를 돌기부(38)로부터 박리시키며, 이에 의해, 리드(26)를 구비하는 반도체 패키지(10)와 회로 기판(36)에 있어서의 열 응력 영향을 감소시킨다. 리드(26)의 표면 처리 및 조성과 봉지 재료 또는 봉지체(34) 및 돌기부(38)의 점착 특성은 리드(26)가 소정의 응력으로 돌기부(38)로부터 박리하도록 적합해야 하는 것이 이해하게 될 것이다. 상기 표면 처리 및 상기 조성은 상기 점착 특성과 마찬가지로 변화시킬 수 있다는 것이 또한 이해하게 될 것이다.

Claims (3)

  1. 반도체 패키지(10)에 있어서, 반도체 장치(12)와, 상기 반도체 장치(12)의 주위에 배치된 패키지 재료(34)와, 상기 반도체 장치(12)에 전기적으로 결합된 제 1 부분(28)들을 갖는 다수의 리드(26)들로서, 상기 다수의 리드(26)들은 상기 패키지 재료(34)로부터 신장하고, 적어도 상기 다수의 리드(26)들 중 몇 개가 상기 패키지 재료(34)의 바같쪽에 고착된 제 2 부분(32)들을 가져, 소정의 응력을 받게 될 때 상기 패키지 재료(34)로부터 상기 리드들이 떨어져 있게 되는, 상기 다수의 리드(26)들을 포함하는 반도체 패키지.
  2. 반도체 패키지(10)에 있어서, 제 1 표면과 제 2 표면을 갖는 반도체 다이(12)와, 상기 반도체 다이(12)의 주위에 배치된 보호용 프레임(16)과, 상기 반도체 다이(12)에 전기적으로 결합된 제 1 부분(28)들을 가진 다수의 리드(26)들을 구비하는 리드 테이프(22)로서, 상기 반도체 다이(12) 및 상기 보호용 프레임(16)에 고착되는 상기 리드 테이프(22)와, 상기 반도체 다이(12), 상기 보호용 프레임(16), 및 상기 제 1 부분(28)들을 구비하는 상기 리드 테이프(22)의 주변에 배치된 패키지 재료(34)로서, 상기 리드 테이프(22)의 상기 다수의 리드(26)들 중 적어도 몇 개가 상기 패키지 재료(34)의 바깥쪽에 고착된 제 2 부분(32)들을 가져, 소정의 응력을 받게 될 때 상기 패키지 재료(34)로부터 상기 리드들이 떨어져 있게 되는, 패키지 재료(34)를 포함하는 반도체 패키지.
  3. 반도체 패키지(10)에 있어서, 제 1 표면과 제 2표면을 갖는 반도체 다이(12)와, 상기 반도체 다이(12)의 주위에 배치되고, 상기 반도체 다이(12)와 거의 같은 열팽창 계수를 갖는 응력 완충용 프레임(16)과, 폴리머(24)와 그 폴리머 위에 배치된 금속 리드(26)들로 이루어진 리드 테이프(22)로서, 상기 금속 리드(26)들은 상기 반도체 다이(12)에 전기적으로 결합된 제 1 부분(28)들을 갖고, 상기 리드 테이프(22)는 상기 반도체 다이(12) 및 상기 응력 완충용 프레임(16)에 고착되어, 상기 금속 리드(26)들은 상기 반도체 다이(12) 및 상기 응력 완충용 프레임(16)으로부터 신장되는, 상기 리드 테이프(22)와, 폴리머(polymer) 또는 세라믹(ceramic) 중 하나로 이루어지고, 상기 반도체 다이(12), 상기 응력 완충용 프레임(16) 및 상기 제 1 부분(28)들을 포함하는 상기 리드 테이프(22)의 주위에 배치된 패키지 재료(34)로서, 상기 금속 리드(26)들 중 적어도 몇 개가 상기 패키지 재료(34)의 바깥쪽에 고착된 제 2 부분(34)들을 가져, 소정의 응력을 받게 될 때 상기 패키지 재료로부터 리드들이 떨어져 있게 되는, 상기 패키지 재료(34)를 포함하는 반도체 패키지.
KR1019910000151A 1990-01-29 1991-01-08 반도체 패키지 KR100222157B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US471,470 1990-01-29
US07/471,470 US4989069A (en) 1990-01-29 1990-01-29 Semiconductor package having leads that break-away from supports

Publications (2)

Publication Number Publication Date
KR910015035A KR910015035A (ko) 1991-08-31
KR100222157B1 true KR100222157B1 (ko) 1999-10-01

Family

ID=23871757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000151A KR100222157B1 (ko) 1990-01-29 1991-01-08 반도체 패키지

Country Status (5)

Country Link
US (1) US4989069A (ko)
EP (1) EP0439825B1 (ko)
JP (1) JP2570917B2 (ko)
KR (1) KR100222157B1 (ko)
DE (1) DE69008702T2 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
DE4217598A1 (de) * 1992-05-27 1993-12-02 Siemens Nixdorf Inf Syst Einbausystem für auf Leiterplatten montierte hochintegrierte, gehäuselose Bausteine
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US5420758A (en) * 1992-09-10 1995-05-30 Vlsi Technology, Inc. Integrated circuit package using a multi-layer PCB in a plastic package
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
US20030199179A1 (en) * 1993-11-16 2003-10-23 Formfactor, Inc. Contact tip structure for microelectronic interconnection elements and method of making same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US7073254B2 (en) * 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
AU4160096A (en) * 1994-11-15 1996-06-06 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
KR100407055B1 (ko) 1995-09-18 2004-03-31 테세라, 인코포레이티드 유전체층을갖는마이크로전자리드구조
US8033838B2 (en) * 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6880245B2 (en) * 1996-03-12 2005-04-19 International Business Machines Corporation Method for fabricating a structure for making contact with an IC device
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6724203B1 (en) 1997-10-30 2004-04-20 International Business Machines Corporation Full wafer test configuration using memory metals
US6980017B1 (en) * 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US6627478B2 (en) * 1999-05-24 2003-09-30 Tessera, Inc. Method of making a microelectronic assembly with multiple lead deformation using differential thermal expansion/contraction
US6657286B2 (en) * 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6376266B1 (en) * 2000-11-06 2002-04-23 Semiconductor Components Industries Llc Semiconductor package and method for forming same
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
TWI267151B (en) * 2004-10-14 2006-11-21 Advanced Semiconductor Eng Processing method during a package process
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US20090140433A1 (en) * 2007-11-30 2009-06-04 Alces Technology, Inc. MEMS chip-to-chip interconnects
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
JP2017069333A (ja) * 2015-09-29 2017-04-06 ファナック株式会社 プリント基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US4465898A (en) * 1981-07-27 1984-08-14 Texas Instruments Incorporated Carrier for integrated circuit
JPS58169948A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 樹脂封止型半導体装置
US4672421A (en) * 1984-04-02 1987-06-09 Motorola, Inc. Semiconductor packaging and method
JPH0325410Y2 (ko) * 1985-08-10 1991-06-03
JPS6298759A (ja) * 1985-10-25 1987-05-08 Mitsubishi Electric Corp 電子デバイス
US4872047A (en) * 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system

Also Published As

Publication number Publication date
EP0439825B1 (en) 1994-05-04
JP2570917B2 (ja) 1997-01-16
DE69008702T2 (de) 1994-11-24
KR910015035A (ko) 1991-08-31
US4989069A (en) 1991-01-29
JPH0750359A (ja) 1995-02-21
EP0439825A2 (en) 1991-08-07
DE69008702D1 (de) 1994-06-09
EP0439825A3 (en) 1991-09-11

Similar Documents

Publication Publication Date Title
KR100222157B1 (ko) 반도체 패키지
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
US5888847A (en) Technique for mounting a semiconductor die
EP0502710B1 (en) Flexible film semiconductor package
US5610442A (en) Semiconductor device package fabrication method and apparatus
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
US6075288A (en) Semiconductor package having interlocking heat sinks and method of fabrication
KR100407747B1 (ko) 반도체장치
JP3070579B2 (ja) 半導体装置の実装構造および実装方法
JPH0831988A (ja) テープキャリアパッケージの封止構造
US5218215A (en) Semiconductor device package having a thermal dissipation means that allows for lateral movement of the lead frame with respect to the housing without breakage of the thermal dissipation path
JPH0491458A (ja) 半導体装置
US5963782A (en) Semiconductor component and method of manufacture
JPH02105446A (ja) 混成集積回路
KR100214857B1 (ko) 멀티 칩 패키지
JP2823189B2 (ja) 半導体装置
KR960012635B1 (ko) 반도체 패키지 제조방법
JPH05275578A (ja) 半導体装置
JPH02189959A (ja) 半導体装置
JPH0493052A (ja) 半導体集積回路装置
JPH0831986A (ja) 放熱板付半導体装置
JPH02146751A (ja) 半導体装置
JPH1084055A (ja) 半導体装置及びその製造方法
US7868433B2 (en) Low stress cavity package
JPH0714967A (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 12

EXPY Expiration of term