KR100209704B1 - 반도체 장치의 배선 형성 방법 - Google Patents
반도체 장치의 배선 형성 방법 Download PDFInfo
- Publication number
- KR100209704B1 KR100209704B1 KR1019960054627A KR19960054627A KR100209704B1 KR 100209704 B1 KR100209704 B1 KR 100209704B1 KR 1019960054627 A KR1019960054627 A KR 1019960054627A KR 19960054627 A KR19960054627 A KR 19960054627A KR 100209704 B1 KR100209704 B1 KR 100209704B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor device
- wiring
- forming
- dummy layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 배선 형성 방법에 관한 것으로, 특히 좁은 공간에서 하부 배선간의 간격을 한정하여 평탄화시키는 반도체 장치의 배선 형성 방법에 관한 것이다.
이를 위한 본 발명의 반도체 장치의 배선 형성 방법은 반도체 기판상에 다수개의 하부도전층들과 상기 다수개의 하부도전층들 사이에 형성되는 더미층과 상기 더미층을 형성하기에 좁은 공간에서 형성되는 하부도전선 확장층들을 동시에 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 반도체 장치의 배선 형성 방법에 관한 것으로, 특히 좁은 공간에서 하부 배선간의 간격을 한정하여 평탄화 시키는 반도체 장치의 배선 형성 방법에 관한 것이다.
이하 첨부된 도면을 참고하여 종래 기술에 따른 반도체 장치의 배선 형성 방법을 설명하면 다음과 같다.
제1도는 종래 기술에 따른 반도체 장치의 배선 레이아웃도이다.
제1도에서와 같이, 반도체 기판상에 간격을 갖고 일 방향으로 다수개의 하부도전선(12a)들이 형성된다.
그리고 상기 하부도전선(12a)들 사이에 상기 하부도전선(12a)과 평행한 방향으로 상기 하부도전선(12a)과 같은 물질이 더미(Dummy)층(12b)이 형성된다.
이와 같이 형성된 상기 하부도전선(12a)과 더미층(12b)을 포함한 전면에 절연층(13)이 형성된다.
제2도는 제1도의 X-X' 선상의 공정 단면도이다.
제2도에서 같이, 반도체 기판(11)상에 도전층과 감광막을 차례로 형성하고 상기 감광막을 하부 도전선과 더미층이 형성될 부위만 남도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 이용하여 상기 도전층을 식가함으로 다수개의 하부도전선(12a)들과 다수개의 더미층(12b)들을 형성한 후, 상기 감광막을 제거한다. 이어 상기 하부도전선(12a)과 더미층(12b)을 포함한 전면에 절연층(13)을 형성한다.
여기서 상기 더미층(12b)은 후 공정에서 형성될 상부 도전선과 상기 하부도전선(12a)이 전기적으로 연결되지 않는 상부도전선의 아래쪽에 형성한다.
종래 기술에 따른 반도체 장치의 배선 형성 방법은 하부 배선간의 간격이 더미층을 형성하기에 좁은 곳에서는 상기 하부 배선간의 간격을 한정하기가 어렵다는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위해 안출한 것으로 더미층을 형성하기에 좁은 곳에서는 폭이 더 넓은 하부 배선을 형성하여 하부 배선간의 간격을 한정하여 평탄화 시키는 반도체 장치의 배선 형성 방법을 제공하는데 그 목적이 있다.
제1도는 종래 기술에 따른 반도체 장치의 배선 레이아웃도.
제2도는 제1도의 X-X' 선상의 공정 단면도.
제3도는 본 발명의 실시예에 따른 반도체 장치의 배선 레이아웃도.
제4도는 제3도의 X-X' 선상의 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 32a : 하부도전선
32b : 더미층 32c : 하부도전선 확장층
33 : 절연층
본 발명의 반도체 장치의 배선 형성 방법은 반도체 기판상에 다수개의 하부도전층들과 상기 다수개의 하부도전층들 사이에 형성되는 더미층과 상기 더미층을 형성하기에 좁은 공간에서 형성되는 하부도전선 확장층들을 동시에 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기 같은 본 발명에 따른 반도체 장치의 배선 형성 방법의 바람직한 실시예를 첨두된 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 발명의 실시예에 따른 반도체 장치의 배선 레이아웃도이다.
제3도에서와 같이, 반도체 기판상에 간격을 갖고 일 방향으로 다수개의 하부도전선(32a)들이 형성된다. 그리고 상기 하부도전선(32a)들사이에 상기 하부도전선(32a)과 평행한 방향으로 상기 하부도전선(32a)과 같은 물질인 더미층(32b)이 형성된다. 또 상기 하부도전선(32a)사이의 간격이 좁아 상기 더미층(32b)이 형성되지 못하는 공간에 상기 하부도전선(32a)과 같은 물질이 다수개의 하부도전선 확장층(32c)들이 형성된다.
이와 같이 형성된 상기 하부도전선(32a), 더미층(32b)과 하부도전선 확장층(32c)을 포함한 전면에 절연층(33)이 형성된다.
제4도는 제3도의 X-X' 선상의 공정 단면도이다.
제4도에서와 같이, 반도체 기판(31)상에 도전층과 감광막을 차례로 형성하고 상기 감광막을 하부 도전선 확장층, 하부 도전선과 더미층이 형성될 부위만 남도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 이용하여 상기 도전층을 식각함으로 다수개의 하부도전선(32a)들, 다수개의 더미층(32b)들과 상기 다수개의 하부도전선(32a)들 사이가 너무 좁아 더미층(32b)이 형성하지 못하는 공간에는 상기 하부도전선(32a)사이의 간격이 피처(Feaure)크기의 3배~10배가 되지 않도록 상기 하부도전선(32a) 보다 큰 폭을 가진 하부도전선 확장층(32c)을 동시에 형성한 후, 상기 감광막을 제거한다. 이어 상기 하부도전선(32a), 더미층(32b)과 하부도전선 확장층(32c)을 포함한 전면에 절연층(33)을 형성한다.
여기서 상기 더미층(32b)은 후 공정에서 형성될 상부도전선과 상기 하부도전선(32a)이 전기적으로 연결되지 않는 상부도전선의 아래쪽에 형성하며 Vcc 또는 Vss와 같이 전기적으로 안정된 단자에 연결시켜 전기적으로 플로팅(Flating)되지 않도록 한다.
또 상기 절연층(33)이 상기 더미층(32b), 하부도전선 확장층(33c)과 하부도전선(32a)에 의해 평탄하게 형성되어 후 공정인 상부 배선의 패터닝(Patterning)이 용이하게 된다.
본 발명의 반도체 소자의 배선 형성 방법은 더미층과 폭이 더 넓은 하부배선확장층을 형성하여 하부 배선간의 간격을 한정하므로 이후 절연층 형성시 평탄화되어 후 공정인 상부 배선의 패터닝이 용이하다는 효과가 있다.
Claims (4)
- 반도체 기판상에 다수개의 하부도전층들과 상기 다수개의 하부도전층들 사이에 형성되는 더미층과 상기 더미층을 형성하기에 좁은 공간에서 형성되는 하부도전선 확장층들을 동시에 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제1항에 있어서, 하부도전층과 더미층은 같은 물질로 구성함을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제1항에 있어서, 하부 배선간의 간격을 피처 크기의 3배~10배로 한정함을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제1항에 있어서, 더미층은 전기적으로 플로팅되지 않음을 특징으로 하는 반도체 장치의 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054627A KR100209704B1 (ko) | 1996-11-16 | 1996-11-16 | 반도체 장치의 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054627A KR100209704B1 (ko) | 1996-11-16 | 1996-11-16 | 반도체 장치의 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980036130A KR19980036130A (ko) | 1998-08-05 |
| KR100209704B1 true KR100209704B1 (ko) | 1999-07-15 |
Family
ID=19482143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960054627A KR100209704B1 (ko) | 1996-11-16 | 1996-11-16 | 반도체 장치의 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209704B1 (ko) |
-
1996
- 1996-11-16 KR KR1019960054627A patent/KR100209704B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980036130A (ko) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009024B1 (ko) | 반도체 집적회로장치 | |
| KR970077744A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR970067775A (ko) | 반도체 장치 | |
| JPS6450443A (en) | Semiconductor device | |
| KR920702556A (ko) | 반도체장치및 그 제조방법 | |
| KR920018843A (ko) | 자기-정합 접점 형성 방법 및 구조 | |
| KR940016734A (ko) | 고집적 반도체 소자의 접속장치 및 그 제조방법 | |
| US4924289A (en) | Air bridge wiring for semiconductor devices | |
| KR100209704B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| KR920022512A (ko) | 반도체 메모리 장치와 그 제조방법 | |
| KR20000038143A (ko) | 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법 | |
| US6404664B1 (en) | Twisted bit line structure and method for making same | |
| JPH0583176B2 (ko) | ||
| KR920010820A (ko) | 반도체 소자의 접속장치 및 그 제조방법 | |
| KR0149889B1 (ko) | 전계효과 소자의 전극 형성 방법 | |
| KR100546143B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| KR0172785B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR100198635B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100347243B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR200309911Y1 (ko) | 다층 배선 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR0140729B1 (ko) | 미세콘택 형성방법 | |
| KR19980031103A (ko) | 반도체소자의 제조방법 | |
| JPH0562972A (ja) | 半導体装置及びその製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |