KR100207521B1 - 반도체장치의 배선형성방법 - Google Patents

반도체장치의 배선형성방법 Download PDF

Info

Publication number
KR100207521B1
KR100207521B1 KR1019960053825A KR19960053825A KR100207521B1 KR 100207521 B1 KR100207521 B1 KR 100207521B1 KR 1019960053825 A KR1019960053825 A KR 1019960053825A KR 19960053825 A KR19960053825 A KR 19960053825A KR 100207521 B1 KR100207521 B1 KR 100207521B1
Authority
KR
South Korea
Prior art keywords
layer
interlayer insulating
forming
buffer layer
insulating film
Prior art date
Application number
KR1019960053825A
Other languages
English (en)
Other versions
KR19980035476A (ko
Inventor
박지순
이장은
김광복
김병준
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960053825A priority Critical patent/KR100207521B1/ko
Publication of KR19980035476A publication Critical patent/KR19980035476A/ko
Application granted granted Critical
Publication of KR100207521B1 publication Critical patent/KR100207521B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 배선 형성 방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 플루오르(F)를 함유한 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 상기 플루오르가 상기 층간 절연막 밖으로 확산해 나가는 것을 방지하기 위한 확산 장벽층을 형성하는 단계; 상기 확산 장벽층 상에 버퍼층을 형성하는 단계; 및 상기 버퍼층 상에 텅스텐층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법을 제공한다. 본 발명에 의하면, 상기 확산 방지층을 형성함으로써 상기 텅스텐층 형성 과정에서 플루오르(F)가 상기 버퍼층 쪽으로 확산하여 상기 버퍼층과 반응하는 것을 방지할 수 있다. 따라서, 상기 버퍼층이 상기 층간 절연막에서 박리되는 것을 방지할 수 있다. 즉, 상기 텅스텐층이 리프팅되는 현상을 방지할 수 있다.

Description

반도체 장치의 배선 형성 방법
본 발명은 반도체 장치의 배선 형성 방법에 관한 것으로, 특히 플루오르(F)를 함유한 층간 절연막 상에 텅스텐층을 형성하는 반도체 장치의 배선 형성 방법에 관한 것이다.
층간 절연막은 양호한 단차 도포성(step coverage)을 갖어야 할 뿐만 아니라 기생 정전 용량이 작도록 낮은 유전율을 갖는 것이 바람직하다. 최근, 이러한 요구 조건을 만족시킬 수 있는 절연막으로서 SiOxFy막에 대한 연구가 활발히 진행되고 있다.
SiOxFy막은 통상 TEOS(tetra-ethyl-ortho-silicate)막을 형성할 때 사용하는 Si(C2H5O)4+ O2기체에 C2F6기체를 혼합한 혼합 기체를 사용하여 화학 기상 증착(CVD) 방법으로 형성한다.
상기 C2F6기체를 사용하여 상기 SiOxFy막을 형성할 경우에는 SiOxFy막이 증착됨과 동시에 증착된 상기 SiOxFy 막의 식각이 동시에 진행된다. 왜냐하면, 상기 SiOxFy막의 실리콘(Si)은 상기 C2F6기체의 플루오르(F)와 반응하여 제거되고, 상기 SiOxFy막의 산소(O)는 상기 C2F6기체의 탄소(C)와 반응하여 제거되기 때문이다.
이와 같이 SiOxFy막을 층간 절연막으로 사용하면 그 형성 과정에서 증착과 식각이 동시에 진행되어 도전층 패턴의 어깨부 상의 층간 절연막에 형성되는 오버 행(over hang)이 감소되므로 양호한 단차 도포성을 얻을 수 있다. 또한, SiOxFy 막은 플루오르(F)를 함유하여 유전율이 작기 때문에 기생 정전 용량을 감소시킬 수 있다.
도 1 내지 도 3은 종래 기술에 의한 반도체 장치의 배선 형성 방법을 설명하기 위한 단면도들이다.
도 1은 층간 절연막(20)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 반도체 기판(10) 상에 SiOxFy로 이루어진 층간 절연막(20)을 형성한다. 이 때 상기 층간 절연막(20)은 Si(C2H5O)4+ O2기체에 C2F6기체를 혼합한 혼합 기체를 사용하여 화학 기상 증착(CVD) 방법으로 형성한다.
이 때, 상기 층간 절연막(20) 내에 함유된 플루오르(F)는 상기 층간 절연막(20) 내에 골고루 분포한다.
도 2는 버퍼층(30) 및 텅스텐층(40)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 층간 절연막(20) 상에 티타늄막(Ti막) 및 티타늄 질화막(TiN 막)을 순차적으로 적층하여 버퍼층(30)을 형성한다. 여기서, 상기 티타늄막은 상기 티타늄 질화막과 상기 층간 절연막(20)의 접착성을 향상시키기 위한 것이다.
상기 버퍼층(30)을 형성하는 이유는, 첫째로 텅스텐을 상기 층간 절연막(20) 상에 증착할 경우 그 증착 속도가 느리기 때문에 핵 형성 및 성장 속도를 증가시키기 위해서이고, 둘째로 후술되는 텅스텐층(40)과 상기 층간 절연막(20)의 접착성을 향상시키기 위해서이다.
이어서, 상기 버퍼층(30) 상에 텅스텐을 증착한 후 400 - 450℃에서 열처리를 행하여 텅스텐층(40)을 형성한다. 상기 열처리는 증착된 텅스텐이 비정질이기 때문에 이를 결정화시키기 위한 것이다.
도 3은 상기 버퍼층(30)이 상기 층간 절연막(20)으로 부터 박리되는 단계를 설명하기 위한 단면도이다. 구체적으로, 상기 열처리 과정에서 상기 층간 절연막(20) 내에 함유된 플루오르(F)가 상기 버퍼층(30) 쪽으로 확산하여 상기 버퍼층(30)과 반응한다.
따라서, 상기 층간 절연막(20)과 상기 버퍼층(30)의 계면에 국부적으로 TiF4 등의 화합물이 형성되어 상기 버퍼층(30)과 상기 층간 절연막(20)의 접착성이 감소된다. 그러므로, 상기 버퍼층(30)이 상기 층간 절연막(20)으로 부터 박리되기 쉽다.
상술한 바와 같이 종래 기술에 의한 반도체 장치의 배선 형성 방법에 의하면, 상기 열처리 과정에서 상기 층간 절연막(20) 내의 플루오르(F)가 상기 버퍼층(30) 쪽으로 확산하여 상기 버퍼층(30)과 반응함으로써 상기 층간 절연막(20)과 상기 버퍼층(30)의 계면에 국부적으로 화합물이 형성된다.
따라서, 상기 층간 절연막(20)과 상기 버퍼층(30)의 접착성이 감소하여 상기 버퍼층(30)이 상기 층간 절연막(20)에서 쉽게 박리됨으로써 결과적으로 텅스텐 리프팅(lifting) 현상이 발생하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 층간 절연막 내에 함유된 플루오르(F)와 버퍼층이 반응하여 층간 절연막과 버퍼층의 계면에 국부적으로 화합물이 형성됨으로써 버퍼층과 층간 절연막의 접착성이 감소되어 텅스텐 리프팅 현상이 발생하는 것을 방지 할 수 있는 반도체 장치의 배선 형성 방법을 제공하는 데 있다.
도 1 내지 도 3은 종래 기술에 의한 반도체 장치의 배선 형성 방법을 설명하기 위한 단면도들이다.
도 4 및 도 5는 본 발명에 따른 반도체 장치의 배선 형성 방법을 설명하기 위한 단면도들이다.
도 6 및 도 7은 도 3 및 도 5에 각각 대응하는 SEM 사진들이다.
도면의 주요 부분에 대한 부호의 설명
10, 110: 반도체 기판20, 120: 층간 절연막
125: 확산 방지층30, 130: 버퍼층
40, 140: 텅스텐층
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 플루오르(F)를 함유한 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 상기 플루오르가 상기 층간 절연막 밖으로 확산해 나가는 것을 방지하기 위한 확산 장벽층을 형성하는 단계; 상기 확산 장벽층 상에 버퍼층을 형성하는 단계; 및 상기 버퍼층 상에 텅스텐층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법을 제공한다.
본 발명에 따른 반도체 장치의 배선 형성 방법에 있어서, 상기 층간 절연막은 SiOxFy 로 형성하는 것을 특징으로 한다. 이 때 상기 층간 절연막은 Si(C2H5O)4+ O2기체에 C2F6기체를 혼합한 혼합 기체를 사용하여 화학 기상 증착(CVD) 방법으로 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 배선 형성 방법에 있어서, 상기 확산 장벽층은 붕소 질화물(BN) 또는 실리콘 질화물(SiN)로 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 배선 형성 방법에 있어서, 상기 버퍼층은 티타늄 질화막(TiN막)으로 형성하거나, 티타늄막(Ti막) 및 티타늄 질화막(TiN막)이 순차적으로 적층된 이중층 구조를 갖도록 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 배선 형성 방법에 있어서, 상기 텅스텐층은 상기 버퍼층 상에 텅스텐을 증착한 후 상기 텅스텐이 증착된 기판을 400 - 450℃에서 열처리하여 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 배선 형성 방법에 있어서, 상기 텅스텐층은 상기 버퍼층이 형성된 기판의 온도를 400 - 450℃ 로 열처리하면서 텅스텐을 증착하여 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 배선 형성 방법에 의하면, 상기 확산 방지층을 형성함으로써 상기 텅스텐층 형성 과정에서 플루오르(F)가 상기 버퍼층 쪽으로 확산하여 상기 버퍼층과 반응하는 것을 방지할 수 있다. 따라서, 상기 버퍼층이 상기 층간 절연막에서 박리되는 것을 방지할 수 있다. 즉, 상기 텅스텐층이 리프팅되는 현상을 방지할 수 있다.
이하에서, 본 발명의 바람직한 실시예를 참조한 도면들을 참조하여 상세히 설명한다.
도 4 및 도 5는 본 발명에 따른 반도체 장치의 배선 형성 방법을 설명하기 위한 단면도들이다.
도 4는 층간 절연막(120)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 반도체 기판(110) 상에 SiOxFy로 이루어진 층간 절연막(120)을 형성한다. 이 때 상기 층간 절연막(120)은 Si(C2H5O)4+ O2기체에 C2F6기체를 혼합한 혼합 기체를 사용하여 화학 기상 증착(CVD) 방법으로 형성한다.
이 때, 상기 층간 절연막(120) 내에 함유된 플루오르(F)는 상기 층간 절연막(120) 내에 골고루 분포한다.
도 5는 확산 방지층(125), 버퍼층(130) 및 텅스텐층(140)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 층간 절연막(120)과의 접착성이 좋을 뿐만 아니라 막의 밀도가 높아 상기 플루오르(F)의 확산을 방지할 수 있는 붕소 질화물(BN) 또는 실리콘 질화물(SiN)로 이루어진 확산 방지층(125)을 상기 층간 절연막(120) 상에 형성한다.
이어서, 상기 확산 방지층(125) 상에 티타늄 질화막(TiN 막)을 적층하여 버퍼층(130)을 형성한다. 여기서, 상기 티타늄 질화막과 상기 확산 방지층(125)의 접착성을 향상시키기 위하여 상기 확산 방지층(125) 상에 티타늄막(Ti막)을 먼저 형성하여 티타늄막 및 티타늄 질화막이 순차적으로 적층된 이중층 구조를 갖도록 상기 버퍼층(130)을 형성하여도 무방하다.
다음에, 상기 버퍼층(130) 상에 텅스텐을 증착한 후 상기 텅스텐이 증착된 기판을 400 - 450℃에서 열처리하여 텅스텐층(140)을 형성한다. 상기 열처리는 증착된 텅스텐이 비정질이기 때문에 이를 결정화시키기 위한 것이다. 물론, 상기 티타늄 질화막(TiN 막)이 형성된 기판의 온도를 400 - 450℃ 로 열처리하면서 텅스텐을 증착하여도 무방하다.
상기 열처리 과정에서 상기 층간 절연막(120) 내에 함유된 플루오르(F)가 상기 버퍼층(130) 쪽으로 확산해 간다. 그러나 종래 기술과 달리 상기 확산 장벽층(125)이 형성되어 있으므로, 상기 플루오르(F)가 상기 버퍼층(130)과 반응하여 국부적으로 TiF4등의 화합물이 형성되는 것이 방지되므로 상기 버퍼층(130)이 박리되는 것을 방지할 수 있다.
도 6 및 도 7은 도 3 및 도 5에 각각 대응하는 SEM 사진들이다. 구체적으로, 도 6을 참조하면, 상기 텅스텐층(40)을 형성하는 과정에서 상기 버퍼층(30)이 상기 층간 절연막(20)으로 부터 박리된 것을 볼 수 있다. 또한, 도 7을 참조하면, 상기 텅스텐층(140)을 형성하는 과정에서도 상기 버퍼층(130)이 상기 층간 절연막(120)으로 부터 박리되지 않고 양호하게 존재하는 것을 볼 수 있다.
상술한 바와 같이 본 발명에 따른 반도체 장치의 배선 형성 방법에 의하면, 상기 확산 방지층(125)을 형성함으로써 상기 텅스텐층(140) 형성 과정에서 플루오르(F)가 상기 버퍼층(130) 쪽으로 확산하여 상기 버퍼층(130)과 반응하는 것을 방지할 수 있다. 따라서, 상기 버퍼층(130)이 상기 층간 절연막(120)에서 박리되는 것을 방지할 수 있다. 즉, 상기 텅스텐층(140)이 리프팅되는 현상을 방지할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (8)

  1. 반도체 기판 상에 플루오르(F)를 함유한 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 상기 플루오르가 상기 층간 절연막 밖으로 확산해 나가는 것을 방지하기 위한 확산 장벽층을 형성하는 단계;
    상기 확산 장벽층 상에 버퍼층을 형성하는 단계; 및
    상기 버퍼층 상에 텅스텐층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  2. 제1 항에 있어서, 상기 층간 절연막은,
    SiOxFy 로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  3. 제2 항에 있어서, 상기 층간 절연막은,
    Si(C2H5O)4 + O2 기체에 C2F6 기체를 혼합한 혼합 기체를 사용하여 화학 기상 증착(CVD) 방법으로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  4. 제1 항에 있어서, 상기 확산 장벽층은,
    붕소 질화물(BN) 또는 실리콘 질화물(SiN)로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  5. 제1 항에 있어서, 상기 버퍼층은,
    티타늄 질화막(TiN막)으로 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  6. 제1 항에 있어서, 상기 버퍼층은,
    티타늄막(Ti막) 및 티타늄 질화막(TiN막)이 순차적으로 적층된 이중층 구조를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  7. 제1 항에 있어서, 상기 텅스텐층은,
    상기 버퍼층 상에 텅스텐을 증착한 후 상기 텅스텐이 증착된 기판을 400 - 450℃에서 열처리하여 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  8. 제1 항에 있어서, 상기 텅스텐층은,
    상기 버퍼층이 형성된 기판의 온도를 400 - 450℃ 로 열처리하면서 텅스텐을 증착하여 형성하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
KR1019960053825A 1996-11-13 1996-11-13 반도체장치의 배선형성방법 KR100207521B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960053825A KR100207521B1 (ko) 1996-11-13 1996-11-13 반도체장치의 배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960053825A KR100207521B1 (ko) 1996-11-13 1996-11-13 반도체장치의 배선형성방법

Publications (2)

Publication Number Publication Date
KR19980035476A KR19980035476A (ko) 1998-08-05
KR100207521B1 true KR100207521B1 (ko) 1999-07-15

Family

ID=19481749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053825A KR100207521B1 (ko) 1996-11-13 1996-11-13 반도체장치의 배선형성방법

Country Status (1)

Country Link
KR (1) KR100207521B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500935B1 (ko) * 1998-10-01 2005-10-14 주식회사 하이닉스반도체 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법
KR20030039286A (ko) * 2001-11-12 2003-05-17 아남반도체 주식회사 반도체 소자 제조 방법
KR100780681B1 (ko) * 2001-12-28 2007-11-30 매그나칩 반도체 유한회사 반도체장치의 제조 방법

Also Published As

Publication number Publication date
KR19980035476A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US6940172B2 (en) Chemical vapor deposition of titanium
US6171943B1 (en) Methods of forming a contact having titanium silicide formed by chemical vapor deposition
US6214714B1 (en) Method of titanium/titanium nitride integration
JPH05226269A (ja) 半導体ウエーハにチタンケイ化物を蒸着させるための化学蒸着技術
US20060246714A1 (en) Method of forming a conductive contact
JP2000068232A (ja) 多層ＴｉＮ膜の形成方法
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US20020192396A1 (en) Method of titanium/titanium nitride integration
KR100207521B1 (ko) 반도체장치의 배선형성방법
US6433434B1 (en) Apparatus having a titanium alloy layer
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
US6395614B2 (en) Methods of forming materials comprising tungsten and nitrogen, and methods of forming capacitors
KR100477840B1 (ko) 반도체장치의장벽금속막형성방법
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JP2871943B2 (ja) 半導体装置の製造方法
KR100266871B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
JP3441019B2 (ja) 半導体装置の製造方法
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
JPH06163522A (ja) 半導体装置の層間絶縁膜
JP2001168101A (ja) 窒化アルミニウム障壁を形成する方法
KR20020041582A (ko) 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법
KR19980040125A (ko) 반도체소자의 폴리사이드전극 형성방법
JPH08172090A (ja) 半導体装置の製造方法
JPH05102080A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee