KR19980040125A - 반도체소자의 폴리사이드전극 형성방법 - Google Patents

Abstract

본 발명은 반동체소자의 워드라인 및 비트라인을 형성하는 폴리사이드전극 제조방법에 관한 것으로, 게이트산화막 위나 소오스/드레인영역(절연막) 위에 도우프 폴리실리콘층을 증착하는 단계와, 그 도우프 폴리실리콘층 위에 배리어층(Barrier layer) (WSiN)을 형성하는 단계와, 그 배리어층(WSiN) 위에 WSix를 증착하는 단계와, 급속 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 이와 같이 구성된 본 발명은 전극의 하층을 구성하는 도우프 폴리실리콘층 위에 그 전극의 상층을 구성하는 WSix를 증착하기 전에 확산 방지막(Diffusion barrier)으로 작용할 수 있는 WSiN을 증착함으로써, 상기 WSix막을 증착할 때 그 WSix막이 W-농도가 증가(W-rich WSix)하게 되는 현상을 방지하게 될 뿐만 아니라 상기 WSix를 증착한 후에 NH₃분위기에서 급속 열처리를 하여 상기 WSix막 위에 질화막이 형성되도록 함으로써, 도우프 폴리실리콘층에 함유된 도판트가 다른 영역으로 확산되는 것을 방지하게 되는 효과가 있다.

Description

반도체소자의 폴리사이드전극 형성방법

본 발명은 반도체소자의 워드라인 및 비트라인을 형성하는 폴리사이드전극 제조방법에 관한 것으로, 특히 전극의 하층을 구성하는 도우프 폴리실리콘층 위에 그 전극의 상층을 구성하는 WSix를 증착하기 전에 확산 방지막(Diffusion barrier)으로 작용할 수 있는 WSiN을 증착함으로써, 상기 WSix막을 증착할 때 그 WSix막이 W-농도가 증가(W-rich WSix)하게 되는 현상을 방지함과 아울러 상기 WSix를 증착한 후에 NH₃분위기에서 급속 열처리를 하여 상기 WSix막 위에 질화막이 형성되도록 함으로써, 도우프 폴리실리콘층에 함유된 도판트가 다른 영역으로 확산되는 것을 방지하도록 한 반도체소자의 폴리사이드전극 제조방법에 관한 것이다.

종래 기술에 따른 반도체소자 워드라인 폴리사이드전극 제조방법의 일실시예에 대해서, 도 1a 내지 도 1d에 도시된 공정 단면도를 참조하여 설명하면 다음과 같다.

우선, 도 1a와 같이 필드절연막(12)에 의하여 활성영역이 구분된 실리콘기판(11)에 열산화방식으로 약 80[Å]의 게이트산화막(13)을 형성한 후, 저압화학기상증착법(LP-CVD)로 도우프 폴리실리콘(14)을 약 1000[Å] 정도 증착하고, 그 도우프 폴리실리콘층(14)을 HF로 습식세정하여 표면에 형성된 산화층을 제거한다.

이후, 도 1b와 같이 WF₆와 SiH₂Cl₂를 소스 가스(Source gas)로 하는 증착공정으로 약 1000[Å] 정도의 WSix층(15)을 성장시키고, 도 1c와 같이 상기 WSix층(15) 위에 제1산화층(16)을 약 1500[Å] 정도로 형성한 후, O₂와 N₂분위기에서 850-900[℃]로 30분 동안 열처리한다.

이어서, 도 1d와 같이 상기 제1산화층(16)과 WSix층(15), 도우프 폴리실리콘층(14), 게이트산화막(13)을 순차적으로 패터닝함으로써 워드라인 폴리사이드전극을 완성한다. 한편, 소오스/드레인영역과 접속하는 비트라인도 상기 워드라인을 형성하는 방법으로 형성할 수 있다. 즉, 도우프 폴리실리콘과 WSix를 적층한 후, 열처리하고 패터닝하는 과정을 통해 형성한다.

상기와 같은 종래 기술에서는, 도우프 폴리실리콘층 위에 WSix를 증착할 때 그들의 계면에 W-rich 실리사이드(WSix)가 형성되는데, 그 W-rich 실리사이드느 상기 도우프 폴리실리콘층이 함유하는 도판트의 농도와 비례하는 두께로 형성되었다. 도 2에 도시된 그래프는 도우프 폴리실리콘층이 함유되는 도판트의 농도(0[SCCM], 30[SCCM], 60[SCCM], 120[SCCM], 240[SCCM])와 WSix의 스퍼터(Sputter) 시간에 따른 그 증착되는 WSix층의 Si/W 농도비를 나타낸 것으로, 이에 나타난 바와 같이 도우프 폴리실리콘층에 함유된 도판트가 많을수록(0[SCCM]→240[SCCM]) 증착되는 WSix층에서의 Si/W가 감소(W가 증가)함을 알 수 있다. 이에 따라 종래 기술에서는, 증착되는 WSix층 전체가 W-rich 실리사이드층(WSix)으로 변하게 되는 경우가 되면 그 위에 제1산화물을 증착할 때 상기 W-rich 실리사이드에서 이상산화가 일어나거나 후속 열처리공정에서 필링(Peeling)이 일어나게 되는 문제점이 있었다.

그 뿐만 아니라, 종래 기술은 도우프 폴리실리콘층 위에 WSix를 증착한 후 수행되는 열처리 공정에서 상기 도우프 폴리실리콘층에 함유된 도판트가 확산되어 90% 이상 빠져나가게 됨으로써, 소자의 특성열화가 일어나는 문제점도 있었다.

이에 본 발명은 상기 같은 문제점을 해결하기 위하여 창안한 것으로, 도우프 폴리실리콘층 위에 WSix를 증착할 때 그들의 계면에서 W-rich 실리사이드가 형성되지 못하도록 함과 아울러 그 WSix를 증착한 후의 열처리공정에서 상기 도우프 폴리실리콘층에 함유된 도판트가 확산되어 빠져나가게 되는 것을 방지할 수 있도록 한 반도체가 폴리사이드전극 제조방법을 제공함에 그 목적이 있다.

도 1a -도 1d는 종래 기술에 따른 폴리사이드전극 형성방법을 나타낸 공정 단면도.

도 2는 도우프 폴리실리콘층 위에 WSix를 증착하는 공정에서 상기 도우프 폴리실리콘층에 함유된 도판트의 농도에 따라 WSix층의 Si/W 농도비 변화를 나타낸 그래프.

도 3a-도 3d는 본 발명에 따른 폴리사이드전극 형성방법을 나타낸 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

21 : 실리콘기판, 22 : 필드산화막, 23, 23a : 게이트산화막, 24, 24a : 도우프 폴리실리콘층, 25 : WSiN막, 26, 26a : WSix막, 27, 27a : 질화막

상기 목적을 달성하기 위한 본 발명은, 게이트산화막 위로 워드라인 전극을 형성하거나 소오스/드레인영역과 접속되는 비트라인을 형성하는 반도체소자 폴리사이드전극 제조공정이, 도우프 폴리실리콘층을 증착하는 단계와, 그 도우프 폴리실리콘층 위에 배리어층(Barrier layer)을 형성하는 단계와, 그 배리어층 위에 WSix를 증착하는 단계와, 급속 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해서 상세히 설명한다. 여기서, 첨부된 도면 도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 워드라인 폴리사이드전극 제조공정을 나타낸 단면도로서, 이에 대해서 설명하면 다음과 같다.

우선, 도 3a와 같이 필드산화막(22)에 의하여 액티브영역과 필드영역이 구분된 실리콘기판(21)의 상기 액티브영역에 열산화방식으로 게이트산화막(23)을 약 80[Å] 정도로 형성한 후, 그 위에 도우프 폴리실리콘(24)을 500-1000[Å] 정도로 증착한다.

이때, 상기 도우프 폴리실리콘(24)의 증착은 LP-CVD법으로 이루어지는 것이 바람직하다.

이후, 도 3b와 같이 상기 도우프 폴리실리콘층(24) 위에 WSiN(25)을 약 100[Å] 정도로 증착한 후, 그 위에 x가 2.0-3.0인 WSix(26)를 약1000-2000[Å]정도로 증착한다.

이때, 상기 WSiN(25)과 WSix(26)의 증착은 PE(Plasma Enhenced)-CVD법으로 이루어질 수 있는데, WSiN막(25)을 형성하는 PE-CVD공정에서는 텅스텐(W)과 질소(N)에 대한 소스 가스(Source gas)로 WF₆와 NH3, 실리콘(Si)에 대한 소스 가스로 SiH₂Cl₂, SiH₄, Si₂H₆가운데 하나를 사용하고, WSix막(26)을 형성하기 위한 PE-CVD공정에서는 텅스텐(W)에 대한 소스 가스로 WF₆, 실리콘(Si)에 대한 소스 가스로 SiH₂Cl₂, SiH₄, Si₂H₆가운데 하나를 사용한다. 따라서, 상기와 같이 도우프 폴리실리콘층(24) 위에 WSiN막(25)을 형성한 후 WSix(26)를 증착하면, 상기 WSiN막(25)이 도우프 폴리실리콘층(24)에 있는 도판트의 확산을 방해하기 때문에, W-rich 실리사이드가 형성되지 않는다.

이어서, 도 3c와 같이 도우프 폴리실리콘(24)과 WSiN(25), WSix막(26)의 적층구조로 형성된 폴리사이드에 대해서 급속 열처리를 한다. 이때, 상기 급속 열처리공정은 NH₃와 N₂혼합가스 분위기에서 850-1000[℃]로 30-120[초] 동안 이루어질 수 있는데, 그 결과로 상기 WSix(26) 위에 약 100[Å] 정도의 질화막(27)이 형성되고, 상기 WSiN(25)은 , WSix(25a)로 변하게 된다. 이에 따라 상기 질화막(27)은 그 급속 열처리 공정에서 도우프 폴리실리콘층(24)에 함유된 도판트(B, P, As 등)가 확산되는 것을 억제하는 작용을 한다.

이후, 도 3d와 같이 상기 질화막(27)과 WSix막(26), WSix(25a), 도우프 폴리실리콘층(24), 게이트산화막(23)을 순차적으로 패터닝함으로써 게이트산화막(23a) 위에서 적층구조를 이루는 워드라인 폴리사이드전극(24a, 25)을 완성한다.

상술한 바와 같이, 도우프 폴리실리콘과 WSix의 적층구조로 워드라인 전극이나 비트라인 전극을 형성하는 공정에 있어서, 상기 도우프 폴리실리콘층 위에 WSix를 증착하기 전에 WSiN막을 형성함과 아울러 그 WSiN막 위에 WSix를 증착한 후 NH₃분위기에서 급속 열처리(후속 열처리)하는 본 발명에 따른 반도체소자 전극 형성방법은, 상기 WSix를 증착할 때 그 WSix막으로 도우프 폴리실리콘층에 함유된 도판트가 확산되는 것을 상기 WSiN막이 방해하기 때문에 W-rich WSix층이 형성되지 않아서, 이어지는 후속 열처리 공정에서도 상기 WSix층이 필링되거나 이상산화가 일어나지 않게 되는 효과가 발생함과 아울러 상기 NH₃분위기에서 급속 열처리(후속 열처리)하는 공정에서 질화막이 형성되기 때문에, 도우프 폴리사이드층에 함유된 도판트가 확산되지 않게 되어 소자특성의 열화를 예방하는 효과가 발생한다.

Claims (8)

1. 게이트산화막이나 소오스/드레인영역 위에 도우프 폴리실리콘층을 증착하는 단계와, 그 도우프 폴리실리콘층 위에 배리어층(Barrier layer)을 형성하는 단계와, 그 배리어 층 위에 WSix를 증착하는 단계와, 급속 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 폴리사이드전극 형성방법.
2. 제1항에 있어서, 상기 도우프 폴리실리콘층은 500-1000[Å] 정도로 형성되는 것을 특징으로 하는 반도체소자의 폴리사이드전극 형성방법.
3. 제1항 또는 제2항에 있어서, 상기 도우프 폴리실리콘층은 저압 화학기상증착법(LP-CVD)으로 형성되는 것을 특징으로 하는 반도체소자의 폴리사이드전극 형성방법.
4. 제1항에 있어서, 상기 베리어층은 WSiN을 약 100[Å]정도로 증착하여 형성하는 것을 특징으로 하는 반도체소자의 폴리사이드전극 형성방법.
5. 제4항에 있어서, 상기 WSiN층은 텅스텐(W)과 질소(N)에 대한 소스 가스(Source gas)로 WF₆와 NH₃을 사용하고, 실리콘(Si)에 대한 소스 가스로 SiH₂Cl₂, SiH₄, Si₂H₆가운데 하나를 사용하는 PE(Plasma Enhenced)-CVD법으로 형성되는 것을 특징으로 하는 반도체소자의 폴리사이드전극 형성방법.
6. 제1항에 있어서, 상기 WSix층은 x가 2.0-3.0인 WSix를 약 1000-2000[Å] 정도로 증착하여 형성하는 것을 특징으로 하는 반도체소자의 폴리사이드전극 형성방법.
7. 제6항에 있어서, 상기 WSix층은 텅스텐(W)에 대한 소스 가스로 WF₆를 사용하고, 실리콘(Si)에 대한 소스 가스로 SiH₂Cl₂, SiH₄, Si₂H₆가운데 하나를 사용하는 PE(Plasma Enhenced)-CVD법으로 형성되는 것을 특징으로 하는 반도체소자의 폴리사이드전극 형성방법.
8. 제1항에 있어서, 상기 급속 열처리 공정은 NH₃와 N₂혼합가스 분위기에서 850-1000[℃]로 30-120[초] 동안 이루어지는 것을 특징으로 하는 반도체소자의 폴리사이드전극 형성방법.