KR100200914B1 - 동작 전류를 감소시킨 반도체 메모리장치의 데이타 입력 버퍼회로 - Google Patents
동작 전류를 감소시킨 반도체 메모리장치의 데이타 입력 버퍼회로 Download PDFInfo
- Publication number
- KR100200914B1 KR100200914B1 KR1019950032145A KR19950032145A KR100200914B1 KR 100200914 B1 KR100200914 B1 KR 100200914B1 KR 1019950032145 A KR1019950032145 A KR 1019950032145A KR 19950032145 A KR19950032145 A KR 19950032145A KR 100200914 B1 KR100200914 B1 KR 100200914B1
- Authority
- KR
- South Korea
- Prior art keywords
- data input
- input buffer
- clock
- memory device
- control signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야 : 데이타 입력 버퍼회로를 구비하는 반도체 메모리 장치.
2. 발해결하려고 하는 기술적 과제 : 본 발명은 동기 다이나믹 램에서 라이트시에는 라이트 동작시 수행되고 리이드시에는 데이타 입력 버퍼의 동작을 차단하는 리이드에 관여하는 제어 클럭 예를들면 활성화 제어신호로 불필요한 전류소모를 제거하는 데이타 입력 버퍼회로를 제공한다.
3. 발명의 해결방법의 요지 : 본 발명은 클럭에 동기되어 동작하고 입출력핀을 같이 사용하는 반도체 메모리장치의 데이타 입력 버퍼회로에 있어서, 동기된 상기 클럭에 의해 동작되고 기준전압과 데이타 입력 신호를 비교하는 전압 비교 수단과, 클럭 제어신호와 전원전압 제어신호를 입력신호로 하여 상기 전압 비교 수단으로 부터의 신호를 스위칭하고 정보를 래치하여 저장하는 래치 수단과, 데이타 리이드 동작시 상기 데이타 입력 버퍼가 동작하지 않도록 하는 활성화 제어신호들을 상기 데이타 입력 버퍼의 입력단에 인가하는 클럭 발생 수단을 포함한다.
4. 발명의 중요한 용도 : 반도체 메모리장치의 데이타 입력 버퍼에 적합하게 사용된다.
Description
제1도는 종래기술에 따른 동기 다이나믹 램의 데이타 입력 버퍼회로의 구체적인 회로도.
제2도는 제1도의 동작 타이밍도.
제3도는 본 발명에 의한 동기 다이나믹 램의 데이타 입력 버퍼회로의 구체적인 회로도.
제4도의 제3도의 동작 타이밍도.
본 발명은 반도체 메모리장치에 관한 것으로, 특히 동기 다이나믹 램(Synchronous Dynamic RAM)에서 라이트(write)시에는 라이트 동작이 수행되고 리이드(Read)시에는 데이타 입력 버퍼의 동작을 차단하여 불필요한 동작 전류 소모를 제거하는 데이타 입력 버퍼회로에 관한 것이다.
일반적으로, 반도체 메모리장치에 있어서 시스템이 소형화 되고 휴대화 되면서 소비전력을 최소화하는 것이 중요한 문제로 등장하고 있다. 따라서, 저전압에서 동작하는 메모리장치의 개발과 함께 동작전류의 감소도 메모리장치를 설계하는데 중요한 고려요소이다. 메모리장치에서 불필요하게 흐르는 전류는 제거 되어야 한다.
종래의 기술에 의해 사용된 노멀 다이나믹 램(Normal Dynamic RAM)의 데이타 입력 버퍼에서 입출격 핀을 공유하므로서 리이드(Read)시에 데이타가 나오는 데이타 입출력 핀(DQ Pin)이 라이트(write)시에는 데이타가 들어가는 데이타 입출핀은 리이드와 라이트시에 같은 핀(Pin)을 사용한다. 리이드 동작을 하면 데이타 출력 핀 DQ로 데이타가 토글링(Toggling)하면서 출력된다. 이때 데이타 입력버퍼의 입력단에 상기 출력이 인가되어 상기 데이타 입력버퍼가 동작하게 되는데 이것을 방지하기 위해 데이타 입력버퍼의 출력단에 WEB 버퍼의 출력인 PWR클럭이 인가되어 라이트시에만 데이타 입력버퍼가 동작하게 한다.
제1도는 동기 다이나믹 램(Synchronous Dynamic RAM)의 데이타 입력버퍼회로의 회로도이다.
제1도와 같이, 클럭(Clock)에 동기되어 동작하는 동기 다이나믹 램의 경우에 상기 PWR클럭에 의하여 데이타 입력 버퍼의 동작을 제어할 수가 없다. WEB버퍼에 의해 만들어지는 PWR클럭이 WEB가 활성화 되고 난 후 약 5ns(나노초)후에 디벨로프(develop)되므로 클럭에 동기되어 WEB버퍼와 데이타 입력 버퍼가 같은 동작 타이밍(Timing)으로 동작된다. 따라서, 셋업(set up)시간이 3ns, 홀드(hold)시간의 스텍(spec)을 만족하면서 인가될 때 상기 PWR에 의해 데이타 입력 버퍼를 제어하면 라이트(write)시 무효 데이타(invalid data)가 인가되어 기능적 손실(function fail)을 유발하는 문제점이 있다. 리이드(Read)시에는 상기 WEB버퍼에 의해 상기 PWR이 디벨로프(develop)되지 않으므로 데이타 입력 버퍼의 동작을 막을 수는 있지만 라이트(write)시에 발생하는 기능적 손실(function fail)에 의해 동기 다이나믹 램에서는 PWR을 데이타 입력 버퍼를 제어하는 클럭으로 사용할 수 없는 문제점이 있다.
제2도는 제1도의 리이드시 데이타 입력 버퍼의 출력 토글링(Toggling)을 보여주는 동작 타이밍도이다. 제2도에서 보는 바와같이 현재의 사용중인 데이타 입력 버퍼는 리이드시 데이타 출력(DQ)클럭이 토글링(Toggling)하면 그에 따라 동작하게 되어 있다. 이것은 리이드시 불필요한 동작전류를 유발하여 메모리 장치의 전류소모를 증가시키게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 동기 다이나믹 램에서 라이트시에는 라이트 동작이 수행되고 리이드시에는 데이타 입력 버퍼의 동작을 차단하는 리이드에 관여하는 제어 클럭으로 불필요한 전류소모를 제거하는 데이타 입력 버퍼회로를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은, 클럭에 동기되어 동작하고 입출력핀을 같이 사용하는 반도체 메모리장치의 데이타 입력 버퍼회로에 있어서, 동기된 상기 클럭에 의해 동작되고 기준전압과 데이타 입력 신호를 비교하는 전압 비교 수단과, 클럭 제어신호와 전원전압 제어신호를 입력신호로 하여 상기 전압 비교 수단으로 부터의 신호를 스위칭하고 정보를 래치하여 저장하는 래치 수단과, 라이트 인에이블 버퍼의 출력클럭이 인가받아 라이트시에만 상기 데이타 입력버퍼가 동작하게 하며, 리이드 동작시 상기 데이타 입력 버퍼가 동작되지 않도록 하기 위해 데이타 리이드시에 턴온되고 라이트시에 턴오프 되는 활성화 제어신호를 수신하는 클럭 발생 수단을 구비함을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 의한 동기 다이나믹 램의 데이타 입력 버퍼회로의 구체적인 회로도이다.
제3도의 구성을 살펴보면, 기준전압 VREF와 데이타 입력 신호 DIN을 비교하여 출력하는 피모오스 트랜지스터 3, 7과 상기 피모오스 트랜지스터 3, 7과 각각 직렬 접속된 엔모오스 트랜지스터 9, 11과 상기 엔모오스 트랜지스터 9, 11과 전원전압에 접속된 피모오스 트랜지스터 5와, 상기 피모오스 트랜지스터, 터 5와 피모오스 트랜지스터 15의 게이트에 입력 되는 신호를 발생하는 낸드게이트 51과, 상기 데이타 입력 신호 DIN을 게이트 입력으로 하는 엔모오스 트랜지스터 13과 상기 엔모오스 트랜지스터 13의 소오스와 접지전압 사이에 접속된 저항 55와, 상기 피모오스 트랜지스터 9, 11, 13, 15와 저항 55를 포함하는 전압 비교수단 100과, 데이타 입력 버퍼를 제어하는 활성화 신호 PTRST를 반전하는 인버터 53과 상기 인버터 53의 반전된 신호와 활성화 제어신호 PRAL을 두입력으로 하는 상기 낸드 게이트 51로 구성된 클럭 발생 수단 300과, 상기 전압 비교수단 100으로부터의 출력된 신호는 인버터 21,22,23과 캐패시터 25,27을 통과 하면서 각각 반전과 지연시간을 갖고, 상기 인버터 21, 22, 23에 의해 반전된 신호는 인버터 23과 직렬접속된 전송게이트 33을 통과하고 인버터 35, 37, 41, 43으로 구성된 래치수단 200을 통과하여 저장된다.
한편, 클럭 제어신호 PCLK를 입력으로 하는 인버터 29는 인버터 31과 직렬접속됨과 동시에 전송게이트 33의 엔모오스 트랜지스터의 게이트 및 전송게 이트 39의 피모오스 트랜지스터의 게이트에 각각 접속된다. 전원전압제어신호 PVCCH를 입력으로하는 인버터 47의 출력단은 엔모오스 트랜지스터 45의 게이트에 접속되며, 상기 엔모오스터 45는 제1노드에 접속된다.
종래 기술의 문제점인 데이타 출력(DQ)핀이 리이드시 토글로딩(Toggling)함에 따라 데이타 입력 버퍼가 불필요하게 동작하여 전류를 소모하는 문제점이 있다. 예를들면, 데이타 입력 버퍼 1개당 약300μA(마이크로 암페어)의 전류를 소모함으로 인하여 전류가 16배인 경우 데이타 출력(DQ)가 리이드시 한번 토글링(Toggling)함에 따라 약 4.8mA(밀리 암페어)의 불필요한 전류가 소모되어, 상기 다이나믹 램과 같은 고주파에서 동작하는 메모리장치의 경우 동작전류가 큰 배율을 차지하게 되므로 이에 대한 대책이 필요하였던 것이다.
이미 알려진 바와같이 노멀 다이나믹 램(Normal Dynamic RAM)에서는 WEB버퍼에 의해 생성된 PWR클럭에 의해서 라이트(write)시에 리이드 경로(Read Path)를 차단하고 라이트 경로(Write Path)를 통해 데이타(data)가 메모리쎌 (Memory Cell)로 전달 되도록 하고 리이드(Read)시에는 상기 PWR에 의해서 라이트 경로와 데이타 입력 버퍼를 차단함에 있어서 데이타 입력 버퍼의 동작을 상기 PWR에 의해서 차단할 수가 없다. 따라서, 본 발명에서는 데이타 입력 버퍼의 동작을 차단하기 위해서 리이드(Read)시에는 항상 턴온 되고 라이트(Write)시에는 턴오프 되는 활성화 제어신호 PTRST를 이용하여 데이타 입력 버퍼의 동작을 차단할 수 있는 효과가 있다.
제4도는 본 발명에 따른 제3도의 리이드(Read)시 활성화 제어신호 PTRST에의 한 동작이 차단된 동작 타이밍도이다.
종래의 기술이 노멀 다이나믹 램에서 리이드시에 WEB버퍼에 의해 발생되어 라이트에 관여하는 신호인 상기 PWR에 의해서 데이타 입력 버퍼의 동작을 차단하는데 반해 본 발명에서는 리이드시에 리이드 관련 신호 예를들면, 활성화 제어신호 PTRST에 의해서 데이타 입력 버퍼의 동작을 차단하는 것이다.
특히, 동기 다이나믹 램과 같은 클럭에 동기되어 동작하는 메모리장치의 경우에는 리이드시에 상기 PWR에 의해 데이타 입력 버퍼의 동작을 차단할 수없어 출력이 변할 때마다 데이타 입력 버퍼가 동작하게 되어있다.
데이타 입력(Din)이 변할 때마다 데이타 입력 버퍼에서 약 300μA의 전류가 소모되므로 고주파에서 동작하는 메모리장치의 경우에는 데이타 입력 버퍼에서 불필요하게 흐르는 전류의 배열이 상당히 증가함을 알 수 있다.
전술한 바에 의해 알수 있듯이 리이드(Read)시 데이타 입력 버퍼에서 불필요하게 소모되는 전류는 데이타 출력 라인의 개수에 비례하고 주파수가 높아질 수록 늘어나므로 클럭(Clock)에 동기되어 동작하는 메모리장치는 본 발명에서와 같은 데이타 입력 버퍼 회로가 필요하다.
따라서, 본 발명은 라이트시 보다는 리이드시에 활성화 제어신호 PTRST에의해서 데이타 입력 버퍼의 동작을 차단함으로써 전류 소모를 제거하는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를들어 한정하였지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.
Claims (3)
- 클럭에 동기되어 동작하고 입출력핀을 같이 사용하는 반도체 메모리장치의 데이타 입력 버퍼회로에 있어서, 동기된 상기 클럭에 의해 동작되고 기준전압과 데이타 입력 신호를 비교하는 전압 비교 수단과, 클럭 제어신호와 전원전압 제어신호를 입력신호로 하여 상기 전압 비교 수단으로 부터의 신호를 스위칭하고 정보를 래치하여 저장하는 래치 수단과, 라이트 인에이블 버퍼의 출력클럭이 인가받아 라이트시에만 상기 데이타 입력버퍼가 동작하게 하며, 리이드 동작시 상기 데이타 입력 버퍼가 동작되지 않도록 하기 위해 데이타 리이드시에 턴온되고 라이트시에 턴오프되는 활성화 제어신호를 수신하는 클럭 발생 수단을 구비함을 특징으로 하는 반도체 메모리장치의 데이타 입력 버퍼회로.
- 제1항에 있어서, 상기 활성화 제어신호는 리이드 동작시 상기 데이타 입력버퍼가 소모하는 불필요한 동작 전류를 감소시키기 위한 것임을 특징으로 하는 반도체 메모리장치의 데이타 입력 버퍼회로.
- 제1항에 있어서, 상기 클럭 발생 수단은 낸드게이트와 인버터로 구성됨을 특징으로 하는 반도체 메모리장치의 데이타 입력 버퍼회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032145A KR100200914B1 (ko) | 1995-09-27 | 1995-09-27 | 동작 전류를 감소시킨 반도체 메모리장치의 데이타 입력 버퍼회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032145A KR100200914B1 (ko) | 1995-09-27 | 1995-09-27 | 동작 전류를 감소시킨 반도체 메모리장치의 데이타 입력 버퍼회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970019066A KR970019066A (ko) | 1997-04-30 |
| KR100200914B1 true KR100200914B1 (ko) | 1999-06-15 |
Family
ID=19428020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950032145A KR100200914B1 (ko) | 1995-09-27 | 1995-09-27 | 동작 전류를 감소시킨 반도체 메모리장치의 데이타 입력 버퍼회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100200914B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100710643B1 (ko) * | 2000-08-31 | 2007-04-24 | 매그나칩 반도체 유한회사 | 반도체 메모리의 전류 감소 회로 |
| KR100607339B1 (ko) * | 2004-10-25 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 입력 버퍼 회로 |
-
1995
- 1995-09-27 KR KR1019950032145A patent/KR100200914B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970019066A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100240539B1 (ko) | 입력 버퍼 회로의 소모 전류가 저감된 동기형 반도체 기억 장치 | |
| US5581512A (en) | Synchronized semiconductor memory | |
| US5566108A (en) | Synchronized semiconductor memory | |
| KR100193409B1 (ko) | 반도체 장치의 파워관리 회로 및 반도체 메모리장치 | |
| JP2002042464A (ja) | 低消費電力型ダイナミックランダムアクセスメモリ | |
| EP0954866A1 (en) | Sdram clocking test mode | |
| KR100299889B1 (ko) | 동기형신호입력회로를갖는반도체메모리 | |
| KR100301036B1 (ko) | 데이터입출력마스크입력버퍼의전류소모를감소시키기위한제어부를구비하는동기식반도체메모리장치 | |
| US6990034B2 (en) | Static semiconductor memory device and method of controlling the same | |
| US4825420A (en) | C-MOS address buffer for semiconductor memory | |
| KR100650845B1 (ko) | 소비 전력을 감소시키는 버퍼 제어 회로와, 이를 포함하는메모리 모듈용 반도체 메모리 장치 및 그 제어 동작 방법 | |
| US7215594B2 (en) | Address latch circuit of memory device | |
| US7440312B2 (en) | Memory write timing system | |
| KR950007141B1 (ko) | 의사 스태틱 ram의 제어회로 | |
| US7286440B2 (en) | Pseudo SRAM with common pad for address pin and data pin | |
| KR100200914B1 (ko) | 동작 전류를 감소시킨 반도체 메모리장치의 데이타 입력 버퍼회로 | |
| KR100333703B1 (ko) | 동기식 디램의 데이터 스트로브 버퍼 | |
| JP3814381B2 (ja) | 半導体メモリ装置 | |
| KR960013401B1 (ko) | 스태틱 랜덤 억세스 메모리 | |
| US6370080B2 (en) | Semiconductor memory for logic-hybrid memory | |
| US6026496A (en) | Method and apparatus for generating a pulse | |
| US7274620B2 (en) | Semiconductor memory device | |
| US6188616B1 (en) | Semiconductor memory device having a compensating write pulse width in response to power supply voltage | |
| KR940003837B1 (ko) | 기판 전압 발생회로의 구동방법 | |
| JP3105318B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |