KR100191307B1 - 디지털심볼타이밍복구장치 - Google Patents
디지털심볼타이밍복구장치 Download PDFInfo
- Publication number
- KR100191307B1 KR100191307B1 KR1019950036542A KR19950036542A KR100191307B1 KR 100191307 B1 KR100191307 B1 KR 100191307B1 KR 1019950036542 A KR1019950036542 A KR 1019950036542A KR 19950036542 A KR19950036542 A KR 19950036542A KR 100191307 B1 KR100191307 B1 KR 100191307B1
- Authority
- KR
- South Korea
- Prior art keywords
- timing information
- sampling position
- timing
- symbol
- cur
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
- H04L27/066—Carrier recovery circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H2017/0072—Theoretical filter design
- H03H2017/0081—Theoretical filter design of FIR filters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 최적의 샘플링위치를 검출하여 보다 정확한 심볼타이밍복구가 가능하도록 한 디지털심볼타이밍복구장치에 관한 것이다. 본 발명은 샘플링된 데이터로부터 현재 샘플링위치보다 1심볼 뒤진 샘플링위치의 타이밍정보를 생성하는 제1타이밍정보생성부와, 샘플링된 데이터를 심볼단위로 지연하여 출력하는 2개의 지연소자와, 2심볼단위만큼 지연된 데이터로부터 현재 샘플링위치보다 1심볼 앞선 샘플링위치의 타이밍정보를 생성하는 제2 타이밍정보생성부와, 1심볼단위만큼 지연된 데이터로부터 현재 샘플링위치의 타이밍정보를 생성하는 제3타이밍정보생성부와, 제1타이밍정보와 제2타이밍정보가 가지는 패턴을 통해 현재의 샘플링위치를 최적의 샘플링위치인지를 판단하고, 그 판단에 근거하여 현재 샘플링위치가 최적의 샘플링위치가 되도록 제어하는 제어부, 및 제어부의 제어에 따라 현재 샘플링위치를 시프트시켜 최적의 위치에서 클럭이 유지되도록 하는 클럭시프터로 구성된다. 따라서, 본 발명은 최적의 샘플링위치의 타이밍정보와 유사한 패턴을 갖는 샘플링위치에 대해서 최적의 샘플링위치로 잘못 판단하는 오류를 방지하여 보다 정확한 최적의 샘플링위치를 찾을 수 있는 효과를 제공한다.
Description
제1도는 종래 디지털심볼타이밍복구장치의 타이밍정보생성부를 나타낸 구성도.
제2도는 제1도의 타이밍정보생성부를 간략화한 구성도.
제3도는 타이밍정보생성부의 출력파형도.
제4도는 본 발명의 바람직한 실시예에 따른 디지털심볼타이밍복구장치를 나타내는 구성도.
제5도는 제4도의 제어부에 대한 동작을 설명하기 위한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
41 : A/D변환기 42 : 록검출수단
43 : 타이밍정보생성부 44 : 루프필터
45 : 전압제어발진기 46 : 클럭시프터
421, 424 : 타이밍정보생성부 422, 423 : 지연소자
425 : 제어부
본 발명은 수신신호의 심볼타이밍을 복구하여 복구된 심볼타이밍에 따라 샘플링되는 데이터를 처리하는 디지털 통신시스템의 심볼타이밍복구장치에 관한 것으로, 보다 상세하게는, 심볼타이밍을 정확하게 복구할 수 있도록 최적의 샘플링위치를 결정하는 디지털심볼타이밍복구장치에 관한 것이다.
일반적으로, 디지털 고화질 텔레비젼 등과 같은 디지털 통신기기에서, 송신기는 0과 1로 구성되는 데이터비트열을 적절한 변조기법을 사용하여 아날로그신호로 변조한 다음 전송하고, 수신기는 전송된 아날로그신호를 복조 및 샘플링하여 원래의 데이터비트열로 복원한다. 이때, 수신측에서 복조된 신호는 아날로그신호이므로, 이 아날로그신호를 원래의 디지털데이타로 변환시키기 위한 A/D변환 또는 샘플링(Sampling)이 필요하다. 그러므로, 수신측에서 복조된 신호로부터 정확한 심볼값을 복원하는 데 있어서, 가장 주요한 요소는 샘플링위치를 정확히 정해주는 것이다.
그러나, 수신측에서는 전송된 신호에 대해 정확한 샘플링위치를 알 수 없다. 따라서, 외부에서 정확한 샘플링위치를 정해주는 것이 필요하며, 이러한 샘플링위치 결정을 '심볼타이밍 복구'라 한다. 심볼타이밍 복구에 대한 선행기술로는 동일 출원인에 의해 1993년 7월 12일자로 출원된 특허 제93-13025호 및 1994년 7월 25일자로 출원된 특허 제94-17993호가 있다. 특허출원 제93-13025호의 '디지탈 데이터 수신기'에서 제안한 심볼타이밍 복구기술은, 전송되는 심볼의 주파수보다 높은 주파수로 수신되는 신호를 샘플링하며, 샘플링에 의해 얻어진 디지털 심볼데이타로부터 현재샘플링시점에 대한 타이밍정보를 검출하여, 검출된 타이밍정보에 근거하여 심볼타이밍을 복구한다. 특허출원 제94-17993호의 '기저대역에서의 타이밍정보 생성장치'에서 제안한 심볼타이밍복구기술은, 기저대역에서 타이밍복구를 행할 때 대역통과필터의 중심주파수가 크기는 같고 부호만 다른 점을 이용하여 필터특성식에 사인(sine), 코사인(cosine)의 대칭성질을 적용하여 하드웨어적으로 간단한 구성을 가지면서도 고속으로 전송된 수신신호의 심볼타이밍을 복구한다. 여기서, 특허출원 제94-17993호의 '기저대역에서의 타이밍정보 생성장치'에 대한 구성예를 보인 블록도를 제1도에 도시하였다.
제1도는 도시된 바와 같이 FIR(Finite Impulse Response)필터를 사용하여 구현한 예로서, 각 필터들의 계수(coefficient)가 아래의 [표 1]과 같은 3개의 FIR필터(13∼15)를 구비한다.
입력되는 아날로그신호는 A/D변환기(11)에서 아날로그-디지탈 변환된다. 아날로그-디지탈 변환된 데이터는 FIR필터(13∼15)의 입력단에 연결된 가산기(12)로 입력되고, 가산기(12)는 입력된 데이터와 FIR필터(13)에서 출력된 신호를 가산하여 각 FIR필터(13∼15)로 공급한다. 이 FIR필터(13∼15)들은 입력된 신호와 그 이전신호들이 선형결합된 신호를 출력하고, 2개의 FIR필터(14, 15)에서 출력된 신호들은 곱셈기(16)로 인가되어 서로 곱해짐으로써 타이밍정보(Pn)가 얻어진다.
제2도는 전송되는 심볼들이 갖는 심볼주파수(fs)의 2배의 주파수(2fs)로 샘플링하는 경우의 타이밍정보생성부를 간략화한 구성도이다. 여기서는, M=2이고, 중심주파수 f= /T, f= /T 이므로 앞서 언급한 사인(sine), 코사인(cosine)의 성질에 의해 도시된 바와 같이, 3개의 FIR필터(제1도를 참조((13∼15) 대신에 2개의 지연소자(D; Delay)(22, 23)와, 3개의 곱셈기(24∼26)로 구성된다. 여기서, T는 심볼타이밍주기 또는 샘플링주기이다. 즉, A/D변환기(11)를 통해 입력되는 아날로그신호가 아날로그-디지탈 변환된후, 아날로그-디지탈 변환된 데이터는 가산기(21)로 입력된다. 가산기(21)는 입력된 데이터와 곱셈기(24)에서 출력된 신호를 가산하여 지연소자(22)로 공급함과 동시에 다른 곱셈기(26)로 공급한다. 2개의 지연소자(22,23)를 차례로 통과한 신호는 곱셈기(24)에서의 계수와 곱해져서 가산기(21)로 입력된다. 곱셈기(25)는 지연소자(22)를 통과한 신호에의 계수를 곱하여 출력한다. 다른 곱셈기(26)는 가산기(21)에서 출력된 신호와 곱셈기(25)에서 출력된 신호를 서로 곱하여 타이밍정보(Pn)를 얻는다.
위와 같은 타이밍정보생성부에 의해 발생되는 타이밍정보(Pn)는 샘플링위치에 따라 특정한 패턴을 가지며, 샘플링위치에 따른 타이밍정보(Pn)의 파형을 제3(a) 및 (d)도에 도시하였다.
제3(a)도는 현재의 샘플링위치(Psamp)가 최적의 샘플링위치(Popt)보다 T/2(=180°)만큼 떨어진 경우(Psamp=Popt+T/2)의 위치정보(Pn)의 파형도로서, 신호의 진폭이 양과 음의 방향으로 거의 일정한 분포를 갖는다. 제3(b)도는 현재의 샘플링위치(Psamp)가 최적의 샘플링위치(Popt)보다 앞서는 경우의 위치정보(Pn)의 파형도로서, 대부분의 신호는 그 진폭이 양의 값이므로 일정샘플구간의 평균은 양(+)의 값이다. 제3(c)도는 현재의 샘플링위치(Psamp)가 최적의 샘플링위치(Popt)와 일치하는 경우의 위치정보(Pn)의 파형도로서, 신호의 진폭이 양과 음의 방향으로 거의 일정한 분포를 가지므로 일정샘플구간의 평균값은 거의 '0'에 가깝다. 제3(d)도는 현재의 샘플링위치(Psamp)가 최적의 샘플링위치(Popt)보다 뒤쳐진 경우의 위치정보(Pn)의 파형도로서, 대부분의 신호는 그 진폭이 음의 값이므로 일정샘플구간의 평균은 음(-)의 값이다. 그래서, 타이밍정보(Pn)가 양의 값을 가지는 경우 샘플링위치를 시간적으로 뒤쪽으로 옮겨주고, 음의 값을 가지는 경우 앞쪽으로 옮겨주므로써 최적의 샘플링위치를 찾게 된다.
하지만, 제3(a)도와 같이 현재의 샘플링위치가 최적의 샘플링위치에서 180°떨어진 경우의 타이밍정보(Pn)의 패턴이 제3(c)도와 같이 현재의 샘플링위치가 최적의 샘플링위치인 경우와 비슷하여 제3(a)도와 같은 경우를 최적의 샘플링위치로 잘못 판단하여 샘플링위치를 고정하게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 기준샘플링위치의 앞·뒤로 일정한 시간만큼 떨어진 위치의 타이밍정보의 패턴을 이용하여 타이밍상태를 판단하고, 이를 통해 최적의 샘플링위치를 찾아 정확한 심복타이밍의 복구가 이루어질 수 있도록 한 디지털심볼탕밍복구장치를 제공함에 있다.
이와 같은 목적을 달성하기 위한 본 발명의 디지털심볼타이밍복구장치는 수신신호로부터 타이밍정보를 생성하고, 이 정보를 이용해 클럭신호를 발생시켜 심볼송신시와 동일하게 수신신호를 샘플링하는 타이밍복구장치에 있어서, 수신되어 입력된 신호의 기준샘플에 대한 타이밍정보를 생성하는 타이밍정보생성부와, 상기 기준샘플의 일정시간만큼 앞선 위치와 뒤진 위치의 샘플에 대한 타이밍정보를 생성하고, 생성된 두 타이밍정보의 패턴으로부터 상기 타이밍정보생성부에서 생성된 타이밍정보의 상태를 판단하여, 샘플링위치가 최적이 되도록 클럭시프터를 제어하는 록검출수단, 및 상기 타이밍정보생성부에서 생성된 타이밍정보에 의해 발생되는 클럭을 상기 록검출수단의 제어에 따라 시프트시켜 최적의 샘플링위치로 고정시키는 클럭시프터를 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
제4도는 본 발명에 따른 디지털심볼타이밍복구장치를 나타내는 구성도이다. 도시한 바와 같이, 본 발명의 장치는 수신신호를 아날로그-디지탈 변환하기 위한 A/D변환기(41)와, 아날로그-디지탈 변환된 데이터를 입력받아 현재의 샘플링위치가 최적의 샘플링위치인지를 검출하기 위한 록검출수단(42)을 구비하고 있다. 록검출수단(42)은 현재 입력되는 데이터로부터 타이밍정보를 생성하는 제1타이밍정보 생성부(421)와, 입력되는 데이터를 심볼단위로 순차지연하기 위한 2개의 지연소자(422, 423)와, 2심볼 이전에 입력된 데이터로부터 타이밍정보를 생성하는 제2타이밍 정보생성부(424), 및 제1타이밍정보생성부(421)와 제2타이밍정보생성부(424)에서 생성된 타이밍정보들을 입력받아 현재의 타이밍상태를 판단하고, 그 판단에 근거하여 샘플링위치를 옮기도록 제어하는 제어부(425)로 이루어진다. 본 발명의 장치는 또한, 록검출수단(42)의 지연소자(422)를 통해 1심볼 지연된 입력데이타로부터 타이밍정보를 생성하는 제3타이밍정보생성부(43)와, 타이밍정보를 누적하는 루프필터(44)를 구비하고 있다. 루프필터(44)에는 클럭을 발생하는 전압제어발진기(VCO; Voltage Control Oscillator)(45)가 연결된다. 전압제어발진기(45)에는 록검출수단(42)의 제어부(425)에 제어를 받아 클럭을 시프트시켜 최적의 샘플리위치를 찾는 클럭시프터(46)가 연결되도록 구성된다.
이와 같이 구성된 본 발명의 디지털심볼타이밍복구장치에 대한 동작을 제5도를 참조하여 좀더 구체적으로 설명한다.
제5도는 제4도의 장치에서 제어부(425)에 대한 동작을 설명하기 위한 흐름도이다.
먼저, A/D변환기(41)는 수신된 아날로그신호를 심볼들이 갖는 심볼주파수(fs)의 n배의 주파수(nfs)(여기서, n≥4)로 샘플링한다. 그 결과, 하나의 심볼이 n개의 샘플들로 샘플링된다. 샘플링된 데이터는 록검출수단(42)의 제1타이밍정보생성부(421)로 입력됨과 동시에 지연소자(422)로 입력된다. 제1타이밍정보생성부(421)는 타이밍복구에 사용되는 샘플(이하, 기준샘플이라 함)보다 시간적으로 뒤진 샘플에 대한 제1타이밍정보(Pn_cur)를 생성한다. 지연소자(422)는 샘플링된 데이터를 1개의심볼단위만큼 지연하여 다른 지연소자(423)로 출력함과 동시에 제3타이밍정보 생성부(43)로 출력한다.
다른 지연소자(423)는 1개의 심볼만큼 지연된 데이터를 다시 1개의 심볼단위만큼 지연하여 제2타이밍정보 생성부(424)로 출력한다. 제2타이밍정보생성부(424)는 기준샘플보다 시간적으로 앞선 샘플에 대한 제2타이밍정보(Pn_pre)를 생성한다. 제3타이밍정보 생성부(43)는 기준샘플에 대한 기준타이밍정보(Pn-mid)를 생성한다. 여기서, 3개의 타이밍정보생성부(421, 424, 43)는 각각 제1도 장치의 타이밍정보생성부와 동일하게 구성되며, 기준주파수가 2배의 심볼주파수(2fs)인 경우 제2도 장치와 같이 간략화하게 구성될 수 있다. 록검출수단(42)의 제어부(425)는 제타이밍정보생성부(421)에서 생성된 제1타이밍정보(Pn_cur)와 제2타이밍정보생성부(424)에서 생성된 제2타이밍정보(Pn_pre)를 입력받아 제5도와 같이 동작한다.
제5도에서, 제어부(425)는 일정샘플구간(예를 들어, N=500샘플)동안 입력되는 기준샘플위치보다 뒤진 위치의 샘플에 대한 제1타이밍정보(Pn_cur)와 기준샘플보다 앞선 위치의 샘플에 대한 제2타이밍정보(Pn_pre)의 평균을 구할 수 있도록 먼저, 입력샘플수를 나타낸는 계수값(count)과, 제1타이밍정보(Pn_cur)의 누적값(Psum_cur)과, 제2타이밍정보(Pn_pre)의 누적값(Psum_pre)를 초기값 0으로 설정한다(단계 501). 제어부(425)는 타이밍정보가 입력될 때마다 계수값을 1씩 증가시키고(count=count+1), 입력된 제1타이밍정보(Pn_cur) 및 제2타이밍정보(Pn_pre)를 누적시킨다(Psum_pre=Psum_pre+Pn_pre)(Psum_cur=Psum_cur+Pn_cur)(단계 502). 제어부(425)는 현재 계수값(count)과 N개의 샘플수를 비교하여(단계 503), 현재 계수값(count)이 N개의 샘플수에 도달하지 않았으면 단계 502로 돌아가 단계를 반복 수행한다. 현재 계수값(count)이 N개의 샘플수에 도달하면 단계 502를 통해 누적된 N개의 샘플에 해당하는 타이밍정보들의 합산값(Psum_pre)(Psum_cur)을 N으로 나누어, 평균값을 발생한다(Pavg_pre=Psum_pre/N)(Pavg_cur=Psum_cur/N)(단계 504). 제어부(425)는 평균값을 소정의 임계치들과 비교하여, 그 결과에 따라 타이밍상태를 판단한다. 즉, 제3(c)도와 같이 현재 샘플링위치(Psamp)가 최적의 샘플링위치(Popt)이면 기준샘플보다 시간적으로 앞선 위치의 타이밍정보(Pn_pre)는 평균적으로 양(+)의 값을 가지며, 뒤진 위치의 타이밍정보(Pn_cur)는 평균적으로 음(-)의 값을 가지게 된다. 이에 반하여, 최적의 샘플링위치로 잘못 판단할 수 있는 제3(a)도와 같은 경우에는 기준샘플보다 시간적으로 앞선 위치의 타이밍정보(Pn-pre)는 평균적이로 음(-)의 값을 가지며, 뒤진 위치의 타이밍정보(Pn-cur)는 평균적으로 양(+)의 값을 가지게 된다. 그리고, 현재 정확한 타이밍복구가 이루어지지 않은 경우에는 두 값 모두 양(+) 또는 음(-)의 값이 평균값을 가지게 된다. 따라서, 제어부(425)는 기준샘플보다 시간적으로 앞선 위치의 타이밍정보의 평균값(Pavg_pre)이 음의 임계치[Thr(-)]보다 작으면서 뒤진 위치의 타이밍정보의 평균값(Pavg_cur)이 양의 임계치[((+)]보다 큰지를 판단한다(단계 505). 제어부(425)는 위의 조건을 만족하지 않으면 단계 501로 돌아가 단계를 반복 수행하고, 위의 조건을 만족하면 현재의 샘플링위치가 제3(a)도와 같은 경우로 판단하여 일정시간만큼 샘플링위치가 이동되도록 클럭시프터(46)를 구동시킨다(단계 506).
다시, 제4도에서 제3타이밍정보생성부(43)는 기준샘플의 타이밍정보(Pn_mid)를 루프필터(44)로 출력한다. 루프필터(44)는 N개의 샘플구간동안 입력되는 기준샘플의 타이밍정보(Pn_mid)들을 누적하고, 이에 근거하여 전압제어발진기(45)를 구동시킨다. 전압제어발진기(45)는 루프필터(44)에 의해 구동되어, 타이밍복구에 필요한 클럭을 발생한다. 클럭은 클럭시프터(46)로 공급된다. 클럭시프터(46)는 록검출수단(42)의 제어부(425)에 의해 현재 샘플링위치를 일정시간만큼 벗어난 위치에 클럭이 유지되도록 하여 최적의 심볼타이밍복구에 이용되도록 한다.
상술한 바와 같이, 본 발명은 디지털심볼타이밍복구장치에 관한 것으로 현재 샘플링위치가 최적의 샘플링위치보다 180°떨어진 경우 이를 최적의 위치로 잘못 판단하여 샘플링위치를 고정하던 종래에 비해서 현재 샘플링위치의 앞·뒤의 위치가 가지는 타이밍정보의 패턴을 통해 최적의 샘플링 위치를 찾을 수 있도록 하여 최적의 샘플링위치를 잘못 판단하는 것을 방지하며, 이로 인해 정확한 심볼타이밍 복구가 가능토록 하는 효과를 갖는다.
Claims (5)
- 수신신호로부터 타이밍정보를 생성하고, 이 정보를 이용해 클럭신호를 발생시켜 심볼송신시와 동일하게 수신신호를 샘플링하는 타이밍복구장치에 있어서, 수신되어 입력된 신호의 기준샘플에 대한 타이밍정보를 생성하는 타이밍정보생성부; 상기 기준샘플의 일정시간만큼 앞선 위치와 뒤진 위치의 샘플에 대한 타이밍정보를 생성하고, 생성된 두 타이밍정보의 패턴으로부터 상기 타이밍 정보생성부에서 생성된 타이밍정보의 상태를 판단하여, 샘플링위치가 최적이 되도록 클럭시프터를 제어하는 록검출수단; 및 상기 타이밍정보생성부에서 생성된 타이밍정보에 의해 발생되는 클럭을 상기 록검출수단의 제어에 따라 시프트시켜 최적의 샘플링위치로 고정시키는 클럭시프터를 포함하는 디지털심볼타이밍복구장치.
- 제1항에 있어서, 상기 록검출수단은 입력신호의 샘플에 대한 타이밍정보를 생성하여, 상기 기준샘플보다 시간적으로 뒤진 샘플에 대한 타이밍정보(Pn_cur)로 출력하는 제1타이밍정보생성부; 입력신호의 샘플을 1개의 심볼단위씩 순차지연하여 출력하는 2개의 지연소자; 상기 2개의 지연소자를 통해 2개의 심볼단위만큼 지연된 신호의 샘플에 대한 타이밍정보를 생성하여, 상기 기준샘플보다 시간적으로 앞선 샘플에 대한 타이밍정보(Pn_pre)로 출력하는 제2타이밍정보생성부; 및 일정샘플구간동안 상기 제1타이밍정보생성부와 제2타이밍정보생성부에서 생성된 두 타이밍정보(Pn_cur,Pn_pre)들의 평균값을 구하고, 그 평균값과 임계치를 비교하여 현재 샘플링 위치가 최적의 샘플링위치가 되도록 상기 클럭시프터를 구동시키는 제어부로 이루어진 것을 특징으로 하는 디지털심볼타이밍복구장치.
- 제2항에 있어서, 상기 타이밍정보생성부는 상기 록검출수단의 지연소자를 통해 1개의 심볼단위만큼 지연된 신호의 샘플에 대한 타이밍정보를 생성하여 타이밍복구에 사용되는 기준샘플에 대한 타이밍정보(Pn_mid)로 출력하는 것을 특징으로 하는 디지털심볼타이밍복구장치.
- 제2항에 있어서, 상기 제어부는 입력샘플수를 나타내는 계수값(count)과, 제1타이밍정보(Pn_cur) 및 제2타이밍정보(Pn_pre)들의 누적값(Psum_cur, Psum_pre)을 0으로 초기설정하는 제1단계; 상기 제1타이밍정보(Pn_cur)와 제2타이밍정보(Pn_pre)가 입력될 때마다 계수값(count)을 1씩 증가시키고, 제1타이밍정보(Pn_cur) 및 제2 타이밍정보(Pn_pre)를 누적시키는 제2단계; 상기 계수값(count)과 일정샘플구간의 샘플수와 비교하여, 계수값이 일정한 샘플구간의 샘플수에 도달할 때까지 상기 제2단계를 수행하는 제3단계; 상기 제3단계에서 계수값이 일정샘플구간의 샘플수에 도달하면 상기 제2단계에 의한 제1타이밍정보(Pn_cur) 및 제2타이밍정보(Pn_pre)의 누적값을 일정샘플구간의 샘플수로 나누어, 평균값을 구하는 제4단계; 상기 제4단계에서 구한 제1타이밍정보(Pn_cur) 및 제2타이밍정보(Pn_pre)들에 대한 평균값과 임계치를 비교하는 제5단계; 및 상기 제5단계에서 제1타이밍정보(Pn_cur)들에 대한 평균값이 양(+)의 임계치보다 크고, 제2타이밍정보(Pn_pre)들에 대한 평균값이 음(-)의 임계치보다 작으면 현재의 샘플링위치가 최적의 샘플링위치의 타이밍정보의 패턴과 유사한 패턴을 갖는 경우로 판단하여 일정시간만큼 샘플링위치를 이동하도록 상기 클럭시프터를 구동하는 제6단계로 이루어진 것을 특징으로 하는 디지털심볼타이밍복구장치.
- 제4항에 있어서, 상기 제어부는 현재 샘플링위치가 최적의 샘플링 위치이면 제1타이밍정보(Pn_cur)들에 대한 평균이 음(-)의 값이고, 제2타이밍정보(Pn_pre)들에 대한 평균이 양(+)의 값인데 반한여, 최적의 샘플링위치와 유사한 패턴의 타이밍정보를 발생하는 샘플링위치에서 제1타이밍정보(Pn_cur)들에 대한 평균이 양(+)의 값이고, 제2타이밍정보(Pn_pre)들에 대한 평균이 음(-)의 값임을 이용하여 현재 샘플링위치가 최적의샘플링위치인지를 판단하는 것을 특징으로 하는 디지탈심볼타이밍복구장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950036542A KR100191307B1 (ko) | 1995-10-21 | 1995-10-21 | 디지털심볼타이밍복구장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950036542A KR100191307B1 (ko) | 1995-10-21 | 1995-10-21 | 디지털심볼타이밍복구장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970025191A KR970025191A (ko) | 1997-05-30 |
KR100191307B1 true KR100191307B1 (ko) | 1999-06-15 |
Family
ID=19430908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950036542A KR100191307B1 (ko) | 1995-10-21 | 1995-10-21 | 디지털심볼타이밍복구장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100191307B1 (ko) |
-
1995
- 1995-10-21 KR KR1019950036542A patent/KR100191307B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970025191A (ko) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6212239B1 (en) | Chaotic dynamics based apparatus and method for tracking through dropouts in symbolic dynamics digital communication signals | |
KR0143115B1 (ko) | 심볼 타이밍 복구회로 및 방법 | |
CA2047308A1 (en) | Apparatus and method for demodulating a digital modulation signal | |
KR0124379B1 (ko) | 디지탈 데이타 수신기 | |
GB2246036A (en) | Clock recovery circuit | |
US5524126A (en) | Symbol timing recovery using fir data interpolators | |
JP3282611B2 (ja) | クロック再生システム及び方法 | |
EP0484914A2 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
GB2099262A (en) | Arrangement for checking the synchronisation of a receiver | |
KR100191307B1 (ko) | 디지털심볼타이밍복구장치 | |
EP0257301B1 (en) | PSK system and modem | |
US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
EP0530776A2 (en) | Timing recovering apparatus and automatic slice apparatus including the same | |
JP3267657B2 (ja) | ディジタル通信における復調方式 | |
KR100313677B1 (ko) | 4레벨 디지털 신호의 데이터 복원장치 | |
KR100725486B1 (ko) | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 | |
EP0500079B1 (en) | Spread spectrum demodulator | |
JP2950351B2 (ja) | パルス信号発生回路 | |
KR100289404B1 (ko) | 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법 | |
KR0157530B1 (ko) | 심볼 클럭 복구회로 | |
KR19980077667A (ko) | 심볼 타이밍 복구장치 | |
KR0157565B1 (ko) | Ga-vsb 시스템의 심볼타이밍 복구방법 및 그 장치 | |
JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
JPH0998198A (ja) | ディジタル信号復調装置 | |
JP2848724B2 (ja) | 同期判定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071221 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |