KR100190928B1 - 스크라이브 라인폭이 감소된 탭(tab)제품의 반도체 칩 - Google Patents
스크라이브 라인폭이 감소된 탭(tab)제품의 반도체 칩 Download PDFInfo
- Publication number
- KR100190928B1 KR100190928B1 KR1019960029488A KR19960029488A KR100190928B1 KR 100190928 B1 KR100190928 B1 KR 100190928B1 KR 1019960029488 A KR1019960029488 A KR 1019960029488A KR 19960029488 A KR19960029488 A KR 19960029488A KR 100190928 B1 KR100190928 B1 KR 100190928B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- tab
- semiconductor chip
- scribe line
- mask
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 9
- 238000007665 sagging Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 14
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
본 발명은 탭(TAB) 제품의 제조 공정시 탭 리드의 처짐 현상(Sagging)에 따른 불량을 방지하기 위하여 반도체 칩의 스크라이브 라인(Scribe Line) 폭을 감소시킨 반도체 칩에 관한 것으로서, 마스크의 변경을 통하여 칩 스크라이브 라인 폭을 감소시킴으로써, 탭 제품의 내부 리드 본딩(ILB)시 탭 리드가 반도체 칩과 탭 필름 사이에서 늘어져 반도체 칩의 모서리 부분과 접촉하게 되는 탭 리드의 처짐 현상이 발생하더라도, 칩 크기가 줄어들어 탭 리드와 칩 모서리 간의 접촉이 생기지 않으므로 칩의 특성 불량을 방지할 수 있고, 웨이퍼에 형성되는 반도체 개별 칩의 총 개수가 증가함으로써 생산성이 향상되며, 마스크 상에 패터닝되는 총 메인 칩 패턴의 개수가 증가함으로써 마스크의 패턴을 웨이퍼 상에 옮기는 공정이 단축되는 효과가 있다.
Description
본 발명은 스크라이브 라인(Scribe Line) 폭이 감소된 탭(TAB) 제품의 반도체 칩에 관한 것으로서, 더욱 상세하게는 탭 제품의 제조 공정시 탭 리드의 처짐 현상에 따른 불량을 방지하기 위하여 반도체 칩의 스크라이브 라인 폭을 감소시킨 반도체 칩에 관한 것이다.
탭(TAB; Tape Automated Bonding, 이하 'TAB'이라 한다)은 반도체 칩과 인쇄 회로 기판과의 전기 접속 방식의 하나로서, 통상적인 와이어 본딩(Wire Bonding)과 비견된다. 즉, 와이어 본딩은 리드 프레임(Lead Frame)을 매개로 하여 칩의 패드(Pad)들과 리드 프레임의 각 리드들이 금속 와이어로서 개별적으로 접속되는 방식인데 반하여, TAB은 리드가 미리 패터닝(Patterning)된 필름을 사용하여 칩 패드와 TAB 리드들을 일괄적으로 본딩(Gang Bonding)할 수 있다는 장점을 가진다.
이와 같은 TAB 방식은 박막 트랜지스터(Thin Film Transistor; TFT) 액정 표시(Liquid Crystal Display; LCD) 드라이버(Driver)를 비롯한 여러 반도체 제품에 사용되고 있다.
도 1은 일반적인 탭 리드와 반도체 칩이 내부 리드 본딩된 상태를 나타내는 사시도이고, 도 2는 도 1의 2-2선을 따라 절단한 단면을 나타내는 단면도이다.
도 1과 도 2를 참조하여 일반적인 TAB 제품에 대하여 설명하자면, TAB 제품(10)은 탭 필름(12)상에 일단의 탭 리드(14)들이 패터닝되어 있고, 상기 탭 필름(12)의 중앙부에는 상기 탭 리드(14)들과 반도체 칩(20)과의 전기 접속이 이루어지기 위하여 개구부(17; 開口部)가 형성되어 있다. 상기 개구부(17) 주위에는 네 개 또는 두 개의 윈도우(16; Window)가 형성되어 있으며, 상기 탭 리드(14)들이 상기 윈도우(16)를 가로질러 상기 개구부(17) 안쪽까지 연장되어 있다.
상기 윈도우(16)는 상기 개구부(17)와 마찬가지로 상기 탭 필름(12)이 관통된 형상을 일컬으며, 상기 탭 리드(14)들이 인쇄 회로 기판과 같은 외부의 기판(도시되지 않음)에 물리적·전기적으로 접착·접속되기 위한 창구(窓口)이다. 상기 개구부(17) 안쪽으로 연장된 탭 리드(14)들을 내부 리드(Inner Lead), 상기 윈도우(16)를 가로지르는 탭 리드(14)들을 외부 리드(Outer Lead)라 한다.
상기 탭 필름(12)의 양쪽 측면에는 다수 개의 스프라켓 홀(18; Sprocket Hole)이 형성되어 있어서, 탭 필름(12)이 릴(Reel) 형태로 자동 공급될 수 있게 한다. 상기 탭 필름(12)은 통상적으로 폴리이미드(Polyimide)와 같은 플라스틱 수지 계열이며, 상기 탭 리드(14)는 통상적인 리드 프레임과 같은 구리 합금 종류이다.
이상과 같이 탭 리드(14)가 패터닝된 구조를 가지는 탭 필름(12)은 개구부(17)를 통하여 반도체 칩(20)과 전기적으로 접속된다. 상기 반도체 칩(20)은 그 상면에 복수 개의 칩 패드(26)가 형성·배열되어 있으며, 그 칩 패드(26) 상에는 범프(28가 형성되어 있다. 상기 개구부(17) 안쪽으로 연장·형성되어 있는 탭 리드(14)들, 즉 내부 리드들 밑에 상기 반도체 칩(20)이 위치되고, 상기 내부 리드들과 범프(28)가 정렬을 이룬 다음 열 압착과 같은 방식으로 동시에 본딩된다. 이를 내부 리드 본딩(Inner Lead Bonding; ILB)이라 한다.
그리고 나서 마찬가지의 방식으로 상기 탭 리드(14)의 외부 리드 부분이 외부 기판(도시되지 않음)과 상기 윈도우(16)를 통하여 물리적·전기적으로 접착·접속된다. 이를 외부 리드 본딩(Outer Lead Bonding; OLB)이라 한다. 도 1은 내부 리드 본딩이 완료되고 외부 리드 본딩이 이루어지기 전의 형상이다.
도 3은 도 2의 A 부분을 확대해서, 종래 기술에 의한 탭 리드의 처짐 현상에 따른 불량을 나타내는 단면도이다.
도 1 내지 도 3을 참조하면, 상기 탭 제품(10)은 내부 리드 본딩시 탭 리드(14)가 반도체 칩(20)과 탭 필름(12) 사이에서 늘어져 반도체 칩(20)의 모서리 부분과 접촉하게 된다. 즉, 내부 리드 본딩시 포밍(Forming)량에 따라 상기 개구부(17)와 윈도우(16) 사이의 탭 리드 부분, 즉 탭 필름(12)상에 형성된 탭 리드 부분과, 상기 범프(28)와 접속된 탭 리드 부분의 높이 차이가 발생되는 것이다. 이와 같은 현상을 리드 처짐(Sagging) 현상이라고 한다.
상기 리드 처짐 현상이 발생되면 반도체 칩(20)을 동작시킬 때 특성 불량이 발생되기 쉽다. 상기 반도체 칩(20)은 메인 칩(22) 부분과 칩 스크라이브 라인(24'; Scribe Line)으로 나뉘는데, 상기 칩 스크라이브 라인(24')은 순 실리콘 상태로서 상기 메인 칩(22)의 외각부를 일정한 폭(d')으로 둘러싸며, 접지 영역인 상기 메인 칩(22)의 밑면까지 연장·형성되어 있다. 그러므로 리드 처짐 현상에 의해 탭 리드(14)와 칩 스크라이브 라인(24')이 접촉하게 되면, 반도체 칩(10)이 동작할 때 칩 패드(26)에 형성된 범프(28)로부터 0V 이상의 전압값을 갖는 출력이 상기 칩 스크라이브 라인(24')을 통하여 접지 영역까지 그 경로가 형성됨으로써 정상적인 동작이 아닌 특성 불량이 유발되는 것이다.
따라서 본 발명의 목적은 탭 리드의 처짐 현상이 발생하더라도 탭 리드와 칩 모서리 간의 접촉이 생기지 않도록 함으로써, 칩의 특성 불량을 방지할 수 있는 스크라이브 라인 폭이 감소된 반도체 칩을 제공하는데 있다.
도 1은 일반적인 탭 리드와 반도체 칩이 내부 리드 본딩된 상태를 나타내는 사시도.
도 2는 도 1의 2-2선을 따라 절단한 단면을 나타내는 단면도.
도 3은 도 2의 A 부분을 확대해서, 종래 기술에 의한 탭 리드의 처짐 현상에 따른 불량을 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 스크라이브 라인 폭이 감소된 반도체 칩의 일부를 나타내는 단면도.
도 5는 도 4에 도시된 본 발명의 실시예에 따른 반도체 칩들을 제조하기 위한 마스크를 나타내는 평면도.
도 6은 도 5의 B 부분을 확대해서, 웨이퍼 상태에서의 절단 영역을 함께 도시한 평면도.
도 7a 및 도 7b는 종래 기술과 본 발명의 반도체 칩의 일례를 들어 그 크기를 비교한 부분 평면도.
도면의 주요 부분에 대한 부호의 설명
10 : 탭(TAB) 제품 12 : 탭 필름(TAB Film)
14 : 탭 리드(TAB Lead) 16 : 윈도우(Window)
17 : 개구부(開口部) 18 : 스프라켓 홀(Sprocket Hole)
20 : 반도체 칩(Chip) 22 : 메인 칩(Main Chip)
24, 24' : 칩 스크라이브 라인(Chip Scribe Line)
26 : 칩 패드(Chip Pad) 28 : 범프(Bump)
30 : 마스크(Mask) 32 : 메인 칩 패턴(Main Chip Pattern)
34 : 마스크 스크라이브 라인(Mask Scribe Line)
40 : 절단(Sawing) 영역
상기 목적을 달성하기 위하여, 반도체 집적회로 소자들과, 그 소자들을 서로 전기적으로 연결하는 금속 배선과, 상기 소자들과 외부 기판과의 전기적 접속 경로인 칩 패드를 가지는 메인 칩과; 상기 메인 칩의 외각부를 일정한 폭으로 둘러싸며, 상기 메인 칩의 밑면까지 연장되어 형성된 칩 스크라이브 라인;을 포함하며, 상기 칩 스크라이브 라인의 폭이 20㎛ 내지 25㎛인 것을 특징으로 하는 반도체 칩을 제공한다.
또한 상기 목적을 달성하기 위하여, 반도체 집적회로 소자들의 패턴과, 그 소자들을 서로 전기적으로 연결하는 금속 배선 패턴을 가지는 복수 개의 메인 칩 패턴과; 상기 각각의 메인 칩 패턴들을 일정한 폭으로 분리하는 마스크 스크라이브 라인;을 포함하며, 상기 마스크 스크라이브 라인의 폭이 80㎛인 것을 특징으로 하는 반도체 칩 제조용 마스크를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 실시예에 따른 스크라이브 라인 폭이 감소된 반도체 칩의 일부를 나타내는 단면도이고, 도 5는 도 4에 도시된 본 발명의 실시예에 따른 반도체 칩들을 제조하기 위한 마스크를 나타내는 평면도이고, 도 6은 도 5의 B 부분을 확대해서, 웨이퍼 상태에서의 절단 영역을 함께 도시한 평면도이고, 도 7a 및 도 7b는 종래 기술과 본 발명의 반도체 칩의 일례를 들어 그 크기를 비교한 부분 평면도이다.
도 4 내지 도 7 및 도 1과 도 2를 참조하면, 본 발명의 반도체 칩(20)은 전술한 종래의 반도체 칩과 마찬가지로 크게 메인 칩(22) 부분과 칩 스크라이브 라인(24)으로 나뉜다. 상기 메인 칩(22) 부분은 반도체 집적회로 소자들이 형성된 부분으로서 산화막, 다결정 실리콘층, 금속 배선층, 절연막 등을 포함하며, 상기 칩 스크라이브 라인(24)은 순 실리콘 상태로서 상기 메인 칩(22)의 외각부를 일정한 폭(d)으로 둘러싸며, 상기 메인 칩(22)의 밑면까지 연장되어 형성된다. 상기 칩 스크라이브 라인(24)은 웨이퍼(Wafer) 상태의 칩들을 개별 칩으로 절단(Sawing)·분리할 때, 절단 수단에 의하여 분리되고 난 후 남아 있는 영역이기도 하다.
본 발명의 실시예에서는 칩 스크라이브 라인 폭(d)을 감소시킨다. 그 방법은 반도체 칩(20)을 제조하는 마스크(30)의 변경을 통하여 이루어진다. 통상적으로 박막 트랜지스터 액정 표시 드라이버(TFT LCD Driver)의 반도체 칩(20)은 도 5에 도시된 바와 같이 마스크(30) 한 개당 세 개 내지 일곱 개의 메인 칩(32)이 패터닝되어 있다. 그리고 상기 각각의 메인 칩 패턴(32)들을 일정한 폭(w)으로 분리하는 마스크 스크라이브 라인(34)이 형성되어 있다. 따라서 마스크(30) 상태에서 마스크 스크라이브 라인의 폭(w)을 감소시킴으로써 본 발명의 반도체 칩(20)을 제조할 수 있는 것이다.
종래에 일반적으로 쓰이는 마스크 스크라이브 라인 폭(w)은 170㎛이다. 이를 본 발명에서는 80㎛로 감소시킨다. 상기 폭(w)은 마스크(30) 상에서 감소시킬 수 있는 한계값이기도 하다. 그런데 상기 칩 스크라이브 라인 폭(d)은 절단 수단의 폭(s)에 따라 달라질 수도 있다. 그러나 칩 스크라이브 라인 폭(d)과 절단시 칩에 가해지는 충격 등을 고려하여, 현재는 그 폭(s)이 30㎛와 40㎛인 절단 수단을 사용하고 있으므로, 본 발명에서도 이를 기준으로 한다.
절단 수단의 폭(s)이 30㎛일 때, 마스크 스크라이브 라인 폭(w)이 170㎛에서 80㎛로 줄어들면, 칩 스크라이브 라인 폭(d)은 70㎛에서 25㎛로 줄어든다. 다음 수학식 1과 도 6에서 이를 확인할 수 있다.
절단 수단의 폭(s)이 40㎛일 때, 마스크 스크라이브 라인 폭(w)이 170㎛에서 80㎛로 줄어들면, 칩 스크라이브 라인 폭(d)은 65㎛에서 20㎛로 줄어든다.
이를 정리하면 다음과 같다.
| 마스크스크라이브 라인 폭(w) | 칩 스크라이브 라인 폭(d) | ||
| 절단 수단 폭(s)이 30㎛일 때 | 40㎛일 때 | ||
| 종래 기술 | 170㎛ | 70㎛ | 65㎛ |
| 본 발명 | 80㎛ | 25㎛ | 20㎛ |
따라서 본 발명에 의한 구조에 따르면, 반도체 칩의 외각부인 칩 스크라이브 라인이 줄어들어 칩 전체 크기가 감소함으로써, 탭 리드의 처짐 현상이 발생하더라도 탭 리드와 칩 모서리 간의 접촉이 생기지 않으므로 칩의 특성 불량을 방지할 수 있는 이점(利點)이 있다.
그런데 상술한 본 실시예와 같이 칩 스크라이브 라인의 폭을 감소시키지 않고, 칩 패드의 위치를 칩 외곽쪽으로 이동시키더라도 본실시예와 동일한 효과를 볼 수 있을 것이다. 즉, 칩 패드가 메인 칩 모서리로부터 30㎛ 안쪽 위치에 형성된 통상적인 반도체 칩의 경우, 그 거리를 10㎛로 줄이면 본 실시예에서 칩 스크라이브 라인의 폭을 20㎛ 감소시킨 것과 동일한 효과를 볼 수 있는 것이다. 그러나 그 경우라 하더라도 최대 감소 한계폭은 30㎛에 불과하므로 본 실시예에 비하여 그 효과가 미약하다고 볼 수 있다.
그리고 본 발명에 의한 구조에 따르면, 상기한 이점(利點) 뿐만 아니라 웨이퍼에 형성되는 반도체 개별 칩의 총 개수가 증가한다는 효과도 생긴다.
박막 트랜지스터 액정 표시 드라이버(TFT LCD Driver)에서 통상적으로 쓰이는 6인치 웨이퍼를 기준으로 하고, 절단 수단 폭(s)이 30㎛인 경우를 예로 들면,
마스크 상에서의 메인 칩의 크기(a×b)가 10005㎛×1005㎛일 때, 마스크 스크라이브 라인 폭(w)이 170㎛에서 80㎛로 줄어들면, 웨이퍼 상에 제조되고 분리된 개별 칩 한 개의 크기((a+2d)×(b+2d))는 10145㎛×1145㎛에서 10055㎛×1055㎛로 줄어들고, 개별 칩들의 총 개수는 1272개에서 1399개로 증가한다.
마스크 상에서의 메인 칩의 크기(a×b)가 9905㎛×905㎛일 때, 마스크 스크라이브 라인 폭(w)이 170㎛에서 80㎛로 줄어들면, 웨이퍼 상에 제조되고 분리된 개별 칩 한 개의 크기((a+2d)×(b+2d))는 10045㎛×1045㎛에서 9955㎛×955㎛로 줄어들고, 개별 칩들의 총 개수는 1415개에서 1569개로 증가한다.
이를 정리하면 다음과 같다.
| 마스크스크라이브라인 폭(w) | 메인 칩 크기(a×b)가10005×1005일 때 | 9905×905일 때 | |||
| 칩 크기(a+2d)×(b+2d) | 칩의 개수 | 칩 크기(a+2d)×(b+2d) | 칩의 개수 | ||
| 종래 기술 | 170 | 10145×1145 | 1272 | 10045×1045 | 1415 |
| 본 발명 | 80 | 10055×1055 | 1399 | 9955×955 | 1569 |
이와 같이 웨이퍼에 형성되는 반도체 개별 칩의 총 개수가 증가할 뿐만 아니라, 마스크 상에 패터닝되는 총 메인 칩 패턴의 개수도 증가시킬 수 있다. 즉, 현재 최대 일곱 개인 마스크 한 개 당의 메인 칩 패턴 수가 마스크의 허용 범위에 따라 여덟 개까지 증가할 수 있다는 것이다.
지금까지 상술한 본 발명의 구조에 따른 이점(利點)은 다음과 같이 크게 세가지를 들 수 있다.
반도체 칩의 외각부인 칩 스크라이브 라인이 줄어들어 칩 전체 크기가 감소함으로써, 탭 리드의 처짐 현상이 발생하더라도 탭 리드와 칩 모서리 간의 접촉이 생기지 않으므로 칩의 특성 불량을 방지할 수 있다.
웨이퍼에 형성되는 반도체 개별 칩의 총 개수가 증가함으로써, 생산성이 향상된다.
마스크 상에 패터닝되는 총 메인 칩 패턴의 개수가 증가함으로써, 마스크의 패턴을 웨이퍼 상에 옮기는 공정이 단축된다.
Claims (6)
- 반도체 집적회로 소자들과, 그 소자들을 서로 전기적으로 연결하는 금속 배선과, 상기 소자들과 외부 기판과의 전기적 접속 경로인 칩 패드를 가지는 메인 칩과;상기 메인 칩의 외각부를 일정한 폭으로 둘러싸며, 상기 메인 칩의 밑면까지 연장되어 형성된 칩 스크라이브 라인;을 포함하며,상기 칩 스크라이브 라인의 폭이 20㎛ 내지 25㎛인 것을 특징으로 하는 반도체 칩.
- 제 1 항에 있어서, 상기 메인 칩의 칩 패드 상에 범프가 형성되는 것을 특징으로 하는 반도체 칩.
- 제 2 항에 있어서, 상기 범프와 외부 기판이 탭 방식에 의하여 전기 접속되는 것을 특징으로 하는 반도체 칩.
- 제 1 항에 있어서, 상기 반도체 칩이 박막 트랜지스터 액정 표시 드라이버에 사용되는 것을 특징으로 하는 반도체 칩.
- 반도체 집적회로 소자들의 패턴과, 그 소자들을 서로 전기적으로 연결하는 금속 배선 패턴을 가지는 복수 개의 메인 칩 패턴과;상기 각각의 메인 칩 패턴들을 일정한 폭으로 분리하는 마스크 스크라이브 라인;을 포함하며,상기 마스크 스크라이브 라인의 폭이 80㎛인 것을 특징으로 하는 반도체 칩 제조용 마스크.
- 제 5 항에 있어서, 상기 마스크는 박막 트랜지스터 액정 표시 드라이버에 사용되는 반도체 칩의 제조에 사용되는 마스크인 것을 특징으로 하는 반도체 칩 제조용 마스크.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029488A KR100190928B1 (ko) | 1996-07-20 | 1996-07-20 | 스크라이브 라인폭이 감소된 탭(tab)제품의 반도체 칩 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029488A KR100190928B1 (ko) | 1996-07-20 | 1996-07-20 | 스크라이브 라인폭이 감소된 탭(tab)제품의 반도체 칩 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012151A KR980012151A (ko) | 1998-04-30 |
| KR100190928B1 true KR100190928B1 (ko) | 1999-06-01 |
Family
ID=19466949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960029488A KR100190928B1 (ko) | 1996-07-20 | 1996-07-20 | 스크라이브 라인폭이 감소된 탭(tab)제품의 반도체 칩 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190928B1 (ko) |
-
1996
- 1996-07-20 KR KR1019960029488A patent/KR100190928B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012151A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4708148B2 (ja) | 半導体装置 | |
| US9496204B2 (en) | Semiconductor device | |
| US7638411B2 (en) | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer | |
| JP4094656B2 (ja) | 半導体装置 | |
| KR0178134B1 (ko) | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 | |
| JP4799385B2 (ja) | 樹脂封止型半導体装置の製造方法およびそのための配線基板 | |
| US6531709B1 (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| US7977578B2 (en) | Tab tape for tape carrier package | |
| US20040056351A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH08293529A (ja) | 半導体装置およびその製造方法およびそれを用いた電子装置 | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| KR930005493B1 (ko) | 반도체집적회로장치 | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| KR100623606B1 (ko) | 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치 | |
| KR100190928B1 (ko) | 스크라이브 라인폭이 감소된 탭(tab)제품의 반도체 칩 | |
| JP2001060567A (ja) | 半導体装置の製造方法 | |
| JP3881658B2 (ja) | 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法 | |
| JPH0722460A (ja) | 半導体装置 | |
| JP4585564B2 (ja) | 半導体装置 | |
| JP2774179B2 (ja) | 半導体装置および電子装置 | |
| JP2001298056A (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100324602B1 (ko) | 일괄패키지공정이가능한반도체장치의제조방법 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JP2636761B2 (ja) | フィルムキャリアテープ | |
| JPS62144349A (ja) | 半導体装置用リ−ドフレ−ムおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |