KR100188012B1 - 캐시 메모리의 사용 모드 설정 장치 - Google Patents

캐시 메모리의 사용 모드 설정 장치 Download PDF

Info

Publication number
KR100188012B1
KR100188012B1 KR1019960000560A KR19960000560A KR100188012B1 KR 100188012 B1 KR100188012 B1 KR 100188012B1 KR 1019960000560 A KR1019960000560 A KR 1019960000560A KR 19960000560 A KR19960000560 A KR 19960000560A KR 100188012 B1 KR100188012 B1 KR 100188012B1
Authority
KR
South Korea
Prior art keywords
address
cache memory
limit value
cache
setting means
Prior art date
Application number
KR1019960000560A
Other languages
English (en)
Other versions
KR970060687A (ko
Inventor
박헌철
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960000560A priority Critical patent/KR100188012B1/ko
Priority to US08/760,668 priority patent/US6092151A/en
Publication of KR970060687A publication Critical patent/KR970060687A/ko
Application granted granted Critical
Publication of KR100188012B1 publication Critical patent/KR100188012B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/251—Local memory within processor subsystem
    • G06F2212/2515—Local memory within processor subsystem being configurable for different purposes, e.g. as cache or non-cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 캐쉬 메모리의 사용 모드 설정장치를 공개한다. 그 장치는 캐쉬 메모리를 물리 SRAM으로 사용하기 위한 어드레스의 상한 값과 하한 값을 각각 저장하기 위한 제1, 2어드레스 설정수단, 입력되는 어드레스가 상기 제1, 2어드레스 설정수단에서 설정된 어드레스의 상한 값과 하한 값사이에 있는지를 검출하여 제1제어신호를 발생하는 캐쉬 메모리 제어수단, 캐쉬 라인의 어드레스 일부를 저장하는 태그 메모리, 상기 입력되는 어드레스와 상기 태그 메모리에 저장된 어드레스가 동일한지를 비교하여 제2제어신호를 발생하기 위한 제1비교수단, 상기 캐쉬 메모리를 물리 SRAM으로 사용하기 위한 모드 설정용 데이터를 입력하는 모드설정수단, 상기 모드 설정수단에서 설정된 데이터에 따라 상기 제1비교수단의 출력신호 또는 상기 캐쉬 메모리 제어수단의 출력신호를 선택적으로 출력하기 위한 선택수단, 및 상기 선택수단의 출력신호에 응답하여 상기 캐쉬 메모리를 노말 캐쉬 또는 물리 SRAM으로 사용하기 위한 프로세서로 구성되어 있다.

Description

캐쉬 메모리의 사용 모드 설정 장치
본 발명은 캐쉬 메모리의 사용 모드 설정장치에 관한 것으로, 특히 캐쉬메모리의 용량 증가없이 필요에 따라 캐쉬 메모리의 일부를 고정 어드레스를 갖는 물리 SRAM으로 사용함으로써 프로세서 내의 면적 증가없이 원하는 데이터를 캐쉬 메모리에 항상 상주시켜 프로세서의 성능을 향상시킬 수 있는 캐쉬 메모리의 사용 모드 설정장치에 관한 것이다.
일반적으로, 컴퓨터의 연산 장치와 주기억 장치사이에 설치되어 연산 장치의 속도로 동작하는 고속 기억장치인 캐쉬는 실제 데이터를 저장하는 캐쉬 메모리(CACHE MEMORY)와 캐쉬 라인의 어드레스 일부를 저장하는 태그 메모리(TAG RAM)로 구성되어 프로세서의 성능 향상을 추구하였다.
그런데, 프로세서 내에 있는 캐쉬 용량이 작을 경우에 빈번한 캐쉬 미스로 인하여 프로세서의 성능을 저하시키므로 이를 극복하기 위한 수단으로 캐쉬의 용량을 증가시키면 프로세서내의 면적이 필요 이상으로 증가하게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 캐쉬 메모리의 용량 증가없이 필요에 따라 캐쉬 메모리의 일부를 고정 어드레스를 갖는 물리 SRAM으로 사용함으로써 프로세서 내의 면적 증가없이 원하는 데이터를 캐쉬 메모리에 항상 상주시켜 프로세서의 성능을 향상시킬 수 있는 캐쉬 메모리의 사용 모드 설정장치를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 캐쉬 메모리의 사용 모드 설정장치는 캐쉬 메모리를 물리 SRAM으로 사용하기 위한 어드레스의 상한 값과 하한 값을 각각 저장하기 위한 제1, 2어드레스 설정수단, 입력되는 어드레스가 상기 제1, 제2어드레스 설정수단에서 설정된 어드레스의 상한 값과 하한 값사이에 있는지를 검출하여 제1제어신호를 발생하는 캐쉬 메모리 제어수단, 캐쉬 라인의 어드레스 일부를 저장하는 태그 메모리, 상기 입력되는 어드레스와 상기 태그 메모리에 저장된 어드레스가 동일한지를 비교하여 제2제어신호를 발생하기 위한 제1비교수단, 상기 캐쉬 메모리를 물리 SRAM으로 사용하기 위한 모드 설정용 데이터를 입력하는 모드 설정수단, 상기 모드 설정수단에서 설정된 데이터에 따라 상기 제1비교수단의 출력신호 또는 상기 캐쉬 메모리 제어수단의 출력신호를 선택적으로 출력하기 위한 선택수단, 및 상기 선택수단의 출력신호에 응답하여 상기 캐쉬 메모리를 노말 캐쉬 또는 물리 SRAM으로 사용하기 위한 프로세서를 구비한 것을 특징으로 한다.
제1도는 본 발명의 캐쉬 메모리의 사용 모드 설정장치의 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1어드레스 설정수단 20 : 제2어드레스 설정수단
30 : 캐쉬 메모리 제어수단 40 : 제1비교수단
50 : 멀티플렉싱 수단 60 : 모드 설정수단
70 : 프로세서 80 : 캐쉬 메모리
90 : 태그 메모리(TAG RAM)
이하, 첨부된 도면을 참조하여 본 발명의 캐쉬 메모리의 사용 모드 설정장치를 설명하면 다음과 같다.
도1은 본 발명에 따른 캐쉬 메모리의 사용 모드 설정장치를 나타내는 블록도로서, 제1어드레스 설정수단(10), 제2어드레스 설정수단(20), 캐쉬 메모리 제어수단(30), 제1비교수단(40), 멀티플렉서(50), OR게이트(60), 프로세서(70), 라인 어드레스(80), 및 태그 메모리(90)로 구성되어 있다. 그리고, 캐쉬 메모리 제어수단(30)은 제2비교수단(32)과 제3비교수단(34), 및 AND게이트(36)로 구성되어 있다.
캐쉬 메모리(80)는 컴퓨터의 연산 장치와 주기억 장치사이에 설치되어 연산 장치의 속도로 동작하는 고속 기억 장치로서 실제 데이터를 저장하고, 태그 메모리(90)는 캐쉬 라인의 어드레스의 일부를 저장한다.
제1, 2어드레스 설정수단들(10, 20)은 캐쉬 메로리를 물리 SRAM으로 사용하기 위한 어드레스의 상한 값과 하한 값을 각각 저장하는 레지스터로 구성되어 있다.
캐쉬 메모리 제어수단(30)은 상기 제1, 2어드레스 설정수단들(10, 20)로부터 출력되는 어드레스의 상한 값과 하한 값을 입력된 어드레스 값과 비교한다. 즉, 제2비교수단(32)은 입력된 어드레스 값이 상한 값보다 작거나 같으면 하이레벨의 신호를 발생하고 그 이외의 경우는 로우레벨의 신호를 발생한다. 그리고, 제3비교수단(34)은 입력된 어드레스 값이 하한 값보다 크거나 같으면 하이레벨의 신호를 발생하고 그 이외의 경우는 로우레벨의 신호를 발생한다. AND게이트(36)는 제2, 3비교수단들(32, 34)의 출력신호가 모두 하이레벨인 경우에 하이레벨의 신호를 발생하고 그 이외의 경우에는 로우레벨의 신호를 발생한다.
제1비교수단(40)은 입력되는 어드레스와 태그 메모리(90)에서 출력되는 어드레스가 동일하면 하이레벨의 신호를 발생한다.
OR게이트(60)는 캐쉬 메모리(80)를 물리 SRAM으로 사용하기 위해 입력되는 모드 설정용 데이터를 조합하여 모드를 설정한다.
멀티플렉서(50)는 OR게이트(60)에서 출력되는 데이터에 따라 제1비교수단(40)의 출력신호를 선택하여 출력하거나, 캐쉬 메로리 제어수단(30)의 AND게이트(36)로부터 출력되는 데이터를 선택하여 프로세서(70)에 공급한다.
프로세서(70)는 입력되는 모드 설정용 데이터에 따라 캐쉬 메모리(80)를 2K 또는 4K SRAM으로 사용하도록 용량을 설정한다.
상술한 바와 같은 구성을 가진 본 발명의 캐쉬 메모리 사용 모드 설정장치의 동작을 설명하면 다음과 같다.
제1, 2어드레스 설정수단(10, 20)은 캐쉬 메모리(80)를 물리 SRAM으로 사용하기 위한 어드레스의 상한 값과 하한 값을 각각 저장한 상태에서 캐쉬 메모리(80)를 물리 SRAM으로 사용하기 위한 어드레스 값이 입력되면, 캐쉬 메모리 제어수단(30)의 제2비교수단(32)은 입력된 어드레스 값과 설정된 상한 값을 비교하여 입력된 어드레스 값이 설정된 상한 값보다 작거나 같으면 하이레벨의 신호를 출력하고, 제3비교수단(34)은 입력된 어드레스 값과 설정된 하한 값을 비교하여 입력된 어드레스 값이 설정된 하한 값보다 크거나 같으면 하이레벨의 신호를 출력한다. 즉, 입력된 어드레스 값이 상한 값과 하한 값사이에 있으면 AND게이트(36)는 하이레벨의 신호를 발생한다. 제1비교수단(40)은 입력되는 어드레스와 태그 메모리(90)에서 출력되는 어드레스가 동일하면 하이레벨의 신호를 발생한다. 태그 메모리(90)는 캐쉬 라인의 어드레스중의 일부를 저장한다.
예를 들어 설명하면, OR게이트(60)로 입력되는 신호가 0이면 노말 캐쉬로 사용하기 위한 노말 캐쉬 모드이고, 1이면 2K SRAM모드이고, 10이면 4K SRAM모드이다. 즉, OR게이트(60)의 출력신호가 0이면 캐쉬 메모리(80)는 노말 캐쉬로 사용되고, 1이면 물리 SRAM모드가 된다. OR게이트(60)의 출력신호가 0이면 제1비교수단(40)의 출력신호를 출력하고, 1이면 AND게이트(36)의 출력신호를 출력한다. 프로세서(70)는 멀티플렉서(50)에서 출력되는 신호에 의해서 캐쉬 메모리(80)의 일정 어드레스를 고정 어드레스를 갖는 물리 SRAM으로 사용하게 된다.
따라서, 본 발명에 의하면, 캐쉬 메모리의 용량 증가없이 필요에 따라 캐쉬메모리의 일부 영역을 고정 어드레스를 갖는 물리 SRAM으로 사용함으로써 프로세서내의 면적 증가없이 원하는 데이터를 캐쉬 메모리에 항상 상주시켜 프로세서의 성능을 향상시킬 수 있다.

Claims (4)

  1. 캐쉬 메모리를 물리 SRAM으로 사용하기 위한 어드레스의 상한 값과 하한 값을 각각 저장하기 위한 제1, 2어드레스 설정수단; 입력되는 어드레스가 상기 제1, 2어드레스 설정수단에서 설정된 어드레스의 상한 값과 하한 값사이에 있는지를 검출하여 제1제어신호를 발생하는 캐쉬 메모리 제어수단; 캐쉬 라인의 어드레스 일부를 저장하기 위한 태그 메모리; 상기 입력되는 어드레스와 상기 태그 메모리에 저장된 어드레스가 동일한지를 비교하여 제2제어신호를 발생하기 위한 제1비교수단; 상기 캐쉬 메모리를 물리 SRAM으로 사용하기 위한 모드 설정용 데이터를 입력하는 모드 설정수단; 상기 모드 설정수단에서 설정된 데이터에 따라 상기 제1비교수단의 출력신호 또는 상기 캐쉬 메모리 제어수단의 출려긴호를 선택적으로 출력하기 위한 선택수단; 및 상기 선택수단의 출력신호에 응답하여 상기 캐쉬 메모리를 노말 캐쉬 또는 물리 SRAM으로 사용하기 위한 프로세서를 구비한 것을 특징으로 하는 캐쉬 메모리의 사용 모드 설정장치.
  2. 제1항에 있어서, 상기 캐쉬 메모리 제어수단은 상기 입력되는 어드레스가 상기 제1어드레스 설정수단에서 출력되는 어드레스 상한 값보다 작거나 같으면 제1상태의 신호를 발생하기 위한 제2비교수단; 상기 입력되는 어드레스가 상기 제2어드레스 설정수단에서 출력되는 어드레스 하한 값보다 크거나 같으면 제1상태의 신호를 발생하기 위한 제3비교수단; 및 상기 제2, 3비교수단의 출력신호를 논리곱하기 위한 AND게이트를 구비한 것을 특징으로 하는 캐쉬 메모리의 사용 모드 설정장치.
  3. 제1항에 있어서, 상기 모드 설정수단은 상기 캐쉬 메모리를 노말 캐쉬로 사용할 것인지 물리 SRAM으로 사용할 것인지를 설정하기 위한 모드 설정용 데이터를 조합하는 게이트를 구비한 것을 특징으로 하는 캐쉬 메모리의 사용 모드 설정장치.
  4. 제1항에 있어서, 상기 선택수단은 멀티플렉서로 구성된 것을 특징으로 하는 캐쉬 메모리의 사용 모드 설정장치.
KR1019960000560A 1996-01-12 1996-01-12 캐시 메모리의 사용 모드 설정 장치 KR100188012B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960000560A KR100188012B1 (ko) 1996-01-12 1996-01-12 캐시 메모리의 사용 모드 설정 장치
US08/760,668 US6092151A (en) 1996-01-12 1996-12-09 CRT update apparatus and method for variable size cache memory using tags and address boundary determination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000560A KR100188012B1 (ko) 1996-01-12 1996-01-12 캐시 메모리의 사용 모드 설정 장치

Publications (2)

Publication Number Publication Date
KR970060687A KR970060687A (ko) 1997-08-12
KR100188012B1 true KR100188012B1 (ko) 1999-06-01

Family

ID=19449352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000560A KR100188012B1 (ko) 1996-01-12 1996-01-12 캐시 메모리의 사용 모드 설정 장치

Country Status (2)

Country Link
US (1) US6092151A (ko)
KR (1) KR100188012B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055665A (ko) * 1996-12-28 1998-09-25 구자홍 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868472B1 (en) * 1999-10-01 2005-03-15 Fujitsu Limited Method of Controlling and addressing a cache memory which acts as a random address memory to increase an access speed to a main memory
US6742105B1 (en) * 2000-12-22 2004-05-25 Silicon Access Networks Method and system for range matching
US7017008B2 (en) 2000-12-29 2006-03-21 Intel Corporation Method and apparatus for optimizing data streaming in a computer system utilizing random access memory in a system logic device
DE10221394A1 (de) * 2002-05-14 2003-12-04 Siemens Ag Verfahren zum Betreiben eines Cache-Speichers
US7478218B2 (en) * 2005-02-18 2009-01-13 Vmware, Inc. Adaptive cache sizing based on monitoring of regenerated and replaced cache entries
DE102009046518A1 (de) * 2009-11-09 2011-05-12 Robert Bosch Gmbh Speicheranordnung
US8804406B2 (en) 2012-05-30 2014-08-12 Lsi Corporation Conditional read-assist feature to accelerate access time in an electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357656A (en) * 1977-12-09 1982-11-02 Digital Equipment Corporation Method and apparatus for disabling and diagnosing cache memory storage locations
DE4227733A1 (de) * 1991-08-30 1993-03-04 Allen Bradley Co Konfigurierbarer cachespeicher und datenverarbeitungssystem mit einem derartigen speicher
US5371872A (en) * 1991-10-28 1994-12-06 International Business Machines Corporation Method and apparatus for controlling operation of a cache memory during an interrupt
US5367653A (en) * 1991-12-26 1994-11-22 International Business Machines Corporation Reconfigurable multi-way associative cache memory
US5465342A (en) * 1992-12-22 1995-11-07 International Business Machines Corporation Dynamically adaptive set associativity for cache memories

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055665A (ko) * 1996-12-28 1998-09-25 구자홍 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러

Also Published As

Publication number Publication date
US6092151A (en) 2000-07-18
KR970060687A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
KR950004854B1 (ko) 반도체 메모리 장치
KR860002049A (ko) 캐쉬 메모리 제어회로
KR100188012B1 (ko) 캐시 메모리의 사용 모드 설정 장치
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR920018775A (ko) 패리티 검사회로
TW375826B (en) Merged DQ circuit of semiconductor device and method thereof
KR860007584A (ko) 비디오 변환기장치
KR970007572A (ko) 컴퓨터 확장 슬롯의 전원 제어 회로
KR960038979A (ko) 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치
KR950012226A (ko) 정보 처리 시스템 및 그 동작 방법
US6425065B2 (en) Tag RAM with selection module for a variable width address field
KR970076273A (ko) 캐쉬 메모리 컨트롤러 및 이를 제공하는 방법
KR970705085A (ko) 캐시의 문맥이 무가치한 경우에 캐시가 판독되는 것을 방지하는 파이프라인형 마이크로프로세서(A Pipelined Microprocessor that Prevents the Cache From Being Read When the Contents of the Cache Are Invalid)
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치
KR0158487B1 (ko) 반도체 메모리 캐쉬메모리 제어장치 및 그 방법
KR950016214A (ko) 브이지에이(vga)와 비디오(vtr)의 공유어드레스 제어장치
EP0725348A1 (en) A data processor comprising look aside buffer and method therefor
KR960018909A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR900003746A (ko) 어드레스 메모리 유니트
KR970049256A (ko) 분할 쓰기 기능을 가지는 메모리 제어 장치
KR970023434A (ko) 반도체 메모리 장치의 출력 데이터 제어방법
KR20000009429A (ko) 데이터 처리 시스템의 메모리 어드레스 발생 회로
KR20020082282A (ko) 메모리 내장 마이크로 컨트롤러
KR19990084905A (ko) 고속 반도체 메모리장치 및 그의 리프레쉬 방법
KR940018750A (ko) 금융단말기용 디램제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 17

EXPY Expiration of term