KR0180462B1 - 히스테리시스형 비교기 - Google Patents
히스테리시스형 비교기 Download PDFInfo
- Publication number
- KR0180462B1 KR0180462B1 KR1019960047166A KR19960047166A KR0180462B1 KR 0180462 B1 KR0180462 B1 KR 0180462B1 KR 1019960047166 A KR1019960047166 A KR 1019960047166A KR 19960047166 A KR19960047166 A KR 19960047166A KR 0180462 B1 KR0180462 B1 KR 0180462B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- voltage
- output
- state transition
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 히스테리시스형 비교기에 관한 것으로서, 특히, 출력신호의 상태천이에 응답하여 전류변화에 따라 기준전압을 입력하여 서로 다른 레벨의 제 1 및 제 2 기준신호를 발생하는 기준전압 입력수단, 상기 기준전압 입력수단의 전류변화에 따른 기준신호의 변동분을 발생하기 위하여 상기 출력신호의 상태천이에 응답하여 입력전압을 입력하여 입력신호를 발생하는 입력전압 입력수단, 상기 제 1 또는 제 2 기준신호와 상기 입력신호를 차동입력하여 두신호의 차성분을 증폭하여 출력하는 차동증폭수단; 상기 차동증폭수단의 출력신호에 응답하여 상기기준전압 입력수단 및 입력전압 입력수단의 전류변화를 제공하는 상태천이 검출수단, 상기 상태천이 검출수단의 동작에 응답하여 상기 입력전압의 변화에 따라 듀티비가 50%인 구형파를 출력하는 출력수단을 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 상태천이 검출수단의 동작시에 발생하는 기준전압 입력수단의 기준신호의 변동분에 따른 전류변화에 대응하여 입력전압 입력수단의 전류변화를 동일하게 가져감으로써, 상측 문턱전압에 대칭되도록 상측 문턱전압을 높여서 출력신호의 듀티비를 50%로 유지할 수 있는 효과가 있다.
Description
본 발명은 히스테리시스형 비교기에 관한 것으로서, 특히, 차동증폭기 양쪽 입력단의 에미터팔로워를 같은 전류레벨에서 동작하도록 동일한 동작조건을 만들어줌으로써, 상측 문턱전압과 하측 문턱전압이 대칭되도록 조절하여 출력신호의 듀티비를 동일하게 만드는 정밀한 양방향의 히스테리시스형 비교기에 관한 것이다.
일반적으로, 히스테리시스형 비교기는 기준전압을 설정하여 이 기준전압 보다 높은 상측 문턱전압에서 입력전압의 증가에 관계없이 출력이 하이상태를 유지하고, 마찬가지로 상기 기준전압 보다 낮은 하측 문턱전압에서는 로우상태를 가지므로써, 입력전압의 변화에 대하여 출력이 상하측 문턱전압에서 상태가 반복적으로 히스테리시스 형태로 변화한다.
도 1 은 종래의 히스테리시스를 가진 비교기를 설명하기 위한 회로도이다.
상기 비교기는 출력신호의 상태천이에 응답하여 전류변화에 따라 기준전압(Vref)을 입력하여 서로 다른 레벨의 제 1 및 제 2 기준신호를 발생하는 기준전압 입력부(10) 즉 제 1 에미터팔로워와, 상기 출력신호의 상태천이에 관게없이 항시 일정한 전류레벨에서 동작하고, 입력전압(Vin)에 응답하여 그에 상응하는 입력신호를 발생하는 입력전압 입력부(12) 즉, 제 2 에미터팔로워와, 상기 제 1 또는 제 2 기준신호와 입력신호(Vin)를 차동입력하여 두신호의 차성분을 증폭하여 출력하는 차동증폭부(14)와, 차동증폭부(14)의 출력신호에 응답하여 기준전압 입력부(10) 및 입력전압 입력부(12)의 전류변화를 제공하는 상태천이 검출부(16)와, 상태천이 검출부(16)의 동작에 응답하여 입력전압(Vin)의 변화에 따라 히스테리시스형의 구형파를 출력하는 출력부(18)로 구성된다.
상기와 같이 구성된 비교기의 동작을 설명하면 다음과 같다.
먼저, 전류미러를 구성하는 상태천이 검출부(16)의 트랜지스터(Q8,Q9)가 오프상태에 있다고 가정하면 출력부(18)의 트랜지스터(Q10)가 턴오프되어 출력(Vout)은 하이상태를 유지하게 된다. 이 때에 입력전압(Vin)이 증가하여 기준전압입력부(10)의 기준전압(Vref) 보다 높은 상측 문턱전압(VTH)에 도달하면 트랜지스터(Q4)의 입력전압이 트랜지스터(Q3)의 입력전압 보다 커지게 되고, 차동증폭부(14)의 출력전압은 낮아지게 된다. 이는 상태천이 검출부(16)를 제어하는 스위칭트랜지스터(Q7)를 턴오프 시킴으로써, 상태천이 검출부(16)의 트랜지스터(Q8,Q9)는 온상태에 들어가게 되고, 순차적으로 출력트랜지스터(Q10)이 턴온됨으로써, 출력전압(Vout)은 로우상태로 반전된다.
반면에, 입력전압이 감소하여 하측 문턱전압(VTL)에 이르면 차동증폭부(14)의 출력전압이 상승하여 트랜지스터(Q7)가 턴-온되고, 트랜지스터(Q8,Q9)의 베이스 전위가 낮아져서 트랜지스터(Q8,Q9)는 오프상태에 들어가게 되고, 순차적으로 출력트랜지스터(Q10)이 턴-오프되어 출력부(18)의 출력전압은 하이상태로 상승하게 된다.
그러면 기준전압입력부(10)에 포함되는 트랜지스터(Q1)의 동작전류레벨을 살펴보자.
먼저, 상태천이 검출부(16)의 트랜지스터(Q8,Q9)가 온상태에서 전압원(VCC)에 연결된 전류원으로부터 공급되는 전류 I의 일부인 I2가 저항(R2)를 통해 분배되고, 트랜지스터(Q1)의 콜렉터에는 I-I2(여기에서, I2는 0.5I이다.)의 콜렉터전류(Ic)가 흐르게 된다. 한편, 트랜지스터(Q8,Q9)가 오프상태일 때에는 상기 전류원으로부터 공급되는 전류 I가 트랜지스터(Q1)의 콜렉터로 모두 흐르게 되어 트랜지스터(Q1)의 콜렉터전류(Ic)는 I가 된다. 이와같이 상태천이 검출부(16)의 동작여부에 따라 트랜지스터(Q1)의 콜렉터전류가 변화하게 됨으로써, 트랜지스터(Q1)의 베이스와 에미터간의 전압(VBE)가 변화하게 되는 데 이는 다음의 공식에 의해서 구해질 수 있다.
[식 1]
입력전압입력부(12)의 트랜지스터(Q2)는 상태천이 검출부(16)의 온-오프 동작에 관계없이 전류원에서 공급되는 전류 I에 의해서 동작함으로써, 베이스-에미터 전압(VBE)가 항시 일정한 반면에 트랜지스터(Q1)는 트랜지스터(Q11,Q12)가 온상태일 때 상기 식 1 에서 나타낸 바와 같이 베이스-에미터 전압(VBE)이 소량 변화한다. 이를 환언하면, 기준전압입력부(10)는 입력전압입력부(12) 보다 작은 범위의 전류레벨에서 동작한다.
따라서, 입력전압(Vin)이 인가되어 출력이 상측 문턱전압에서 로우상태로 천이할 경우에 대해서는 베이스-에미터간의 전압변화가 발생하지 않으므로 차동증폭부(14)의 양입력단은 동일조건의 전류레벨에서 동작하지만, 하측 문턱전압에서 하이상태로 천이하는 경우에는 동작전류레벨이 다르게 된다.
트랜지스터(Q8,Q9)의 동작상태에 따른 트랜지스터(Q1,Q2)의 베이스-에미터간 전압의 대소괸게는
VBE,Q1 < VBE,Q2 가 된다.
그리고, VBE 의 차이를 고려하지 않은 경우에 하측히스테리시스는
I1·R1-I2·R2 이고, (단, I1·R1 < I2·R2)
트랜지스터(Q1,Q2)의 VBE차이를 고려한 경우의 하측 히스테리시스는
I1·R1-I2·R2-(VBE,Q0-VBE,Q1) (단, I1·R1 < I2·R2) 이다.
도 2 는 종래의 히스테리시스를 갖는 비교기의 입출력 파형도로서. 기준전압과 상측히스테리시스의 문턱전압간의 전압폭 보다 하측 히스테리시스의 문턱전압(VTL)의 폭이 넓어짐으로 인해서 출력파형의 상하측 히스테리시스의 듀티비가 다르게 나타남을 나타내고 있다.
따라서, 트랜지스터(Q8)이 온상태에 있을 때 나타나는 베이스-에미터간 전압의 차이는 전류(I2)가 클수록 전류(I1)이 작아지기 때문에 더욱 증대되고, 결과적으로 하측문턱전압이 낮아짐으로써, 출력신호의 듀티비가 더욱더 상이하게 나타난다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 차동증폭기 양쪽 입력단의 에미터팔로워를 같은 전류레벨에서 동작하도록 동일한 동작조건을 만들어줌으로써, 상측 문턱전압과 하측 문턱전압이 대칭되도록 조절하여 출력신호의 듀티비를 동일하게 만드는 정밀한 양방향의 히스테리시스형 비교기를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 회로는 출력신호의 상태천이에 응답하여 전류변화에 따라 기준전압을 입력하여 서로 다른 레벨의 제 1 및 제 2 기준신호를 발생하는 기준전압 입력수단; 상기 기준전압 입력수단의 전류변화에 따른 기준신호의 변동분을 발생하기 위하여 상기 출력신호의 상태천이에 응답하여 입력전압을 입력하여 입력신호를 발생하는 입력전압 입력수단; 상기 제 1 또는 제 2 기준신호와 상기 입력신호를 차동입력하여 두신호의 차성분을 증폭하여 출력하는 차동증폭수단; 상기 차동증폭수단의 출력신호에 응답하여 상기 기준전압 입력수단 및 입력전압 입력수단의 전류변화를 제공하는 상태천이 검출수단; 상기 상태천이 검출수단의 동작에 응답하여 상기 입력전압의 변화에 따라 듀티비가 50%인 구형파를 출력하는 출력수단을 구비하는 것을 특징으로 한다.
도 1 은 종래의 히스테리시스를 갖는 비교기를 설명하기 위한 회로도.
도 2 는 종래의 히스테리시스를 갖는 비교기의 입출력 파형도.
도 3 은 본 발명에 의한 바람직한 히스테리시스를 갖는 비교기의 일실시예를 설명하기 위한 회로도.
도 4 는 본 발명에 의한 바람직한 히스테리시스를 갖는 비교기의 일실시예를 설명하기 위한 상세 회로도.
도 5 는 본 발명에 의한 히스테리시스를 갖는 비교기의 입출력 파형도.
이하, 첨부한 도면 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 3 은 본 발명에 의한 바람직한 히스테리시스를 가진 비교기의 일실시예를 설명하기 위한 회로도이다.
상기 비교기는 출력신호의 상태천이에 응답하여 전류변화에 따라 기준전압(Vref)을 입력하여 서로 다른 레벨의 제 1 및 제 2 기준신호를 발생하는 기준전압 입력부(10)와, 기준전압 입력부(10)의 전류변화에 따른 기준신호의 변동분을 발생하기 위하여 상기 출력신호의 상태천이에 응답하여 입력전압을 입력하여 입력신호(Vin)를 발생하는 입력전압 입력부(12)와, 상기 제 1 또는 제 2 기준신호와 입력신호(Vin)를 차동입력하여 두신호의 차성분을 증폭하여 출력하는 차동증폭부(14)와, 차동증폭부(14)의 출력신호에 응답하여 기준전압 입력부(10) 및 입력전압 입력부(12)의 전류변화를 제공하는 상태천이 검출부(16)와, 상태천이 검출부(16)의 동작에 응답하여 입력전압(Vin)의 변화에 따라 듀티비가 50%인 구형파를 출력하는 출력부(18)로 구성된다.
상기 상태천이 검출수단는 상기 입력전압 입력수단의 출력단에 연결된 제 1 전류원과, 상기 입력전압 입력수단의 출력단에 연결되어 상기 제 1 전류원과 병렬로 연결되는 제 2 전류원으로 구성된다.
도 4 는 본 발명에 의한 바람직한 히스테리시스를 가진 비교기의 일실시예를 설명하기 위한 상세 회로도이다.
상기 비교기는 기준전압압력부(10)와, 입력전압입력부(12)와, 차동증폭부(14)와, 상태천이 검출부(16)와, 출력부(18)로 구성된다.
상기 상태천이 검출부(16)는 기준전류(I)를 생성하는 트랜지스터(Q10)와, 기준전압입력부(10)의 출력단과 입력전압 입력부(12)의 출력단에 일측의 단자들이 각각이 연결되어 트랜지스터(Q10)와 전류미러를 형성하는 트랜지스터(Q8,Q9)와, 차동증폭수단의 출력신호에 의해 스위칭되어 트랜지스터(Q8,Q9) 및 트랜지스터(Q10)의 동작을 제어하는 트랜지스터(Q7)로 구성된다. 여기에서 트랜지스터(10)과 트랜지스터(Q8,Q9)는 2 : 1의 전류구동능력을 갖는다.
상기와 같이 구성된 비교기의 전반적인 동작에 관해서 살펴보면 다음과 같다.
상태천이 검출부(16)의 트랜지스터(Q8,Q9,Q10)이 오프상태에 있을 때는 종래의 동작과 동일하므로 트랜지스터들(Q8,Q9,Q10)이 온상태에 있을 때의 동작을 살펴보면, 먼저, 트랜지스터들(Q8,Q9,Q10)이 온상태가 될때 비교기의 출력전압(Vout)은 로우상태를 유지하게 된다. 이 때에 입력전압입력부(12)의 입력전압(Vin)이 감소하여 하측히스테리시스의 문턱전압에 이르면 차동증폭부(14)의 트랜지스터(Q4)가 온상태에 들어가고 차동증폭부(14)의 출력단의 전위가 상승하여 트랜지스터(Q7)가 온된다. 이어서, 상태천이 검출부(16)의 트랜지스터들(Q8,Q9,Q10)은 오프상태가 되어 트랜지스터(Q10)과 2 : 1의 비를 갖는 트랜지스터(Q8,Q9)는 각각이 기준전압입력부(10)으로부터 I2 즉, 0.5I의 전류와 입력전압입력부(12)로부터 I3 즉,0.5I의 전류를 뽑아내고, 상태천이 검출부(16)은 출력부(18)의 저항(R5)에 총 2I의 전류를 공급한다. 이로써, 출력부(18)의 트랜지스터(Q11)가 턴온되어 출력전압(Vout)은 로우에서 하이로 상태천이 한다.
상기의 트랜지스터(Q9)는 기준전압입력부(10)에서 뽑아내는 전류와 동일한 전류를 입력전압입력부(12)로부터 뽑아내어 기준전압입력부(10)의 베이스-에미터간의 전압(VBE)의 변화를 보상해줌으로써, 트랜지스터(Q1)과 트랜지스터(Q2)로 하여금 동일전류레벨에서 동작하도록 한다.
도 5 는 본 발명에 의한 히스테리시스를 가진 비교기의 입출력 파형도이다.
도 4 를 참조하여, 입력전압(Vin)이 VREF+I1×R1의 전압을 초과할시 차동증폭부(14)의 출력전위가 감소하여 스위칭트랜지스터(Q7)가 턴오프된다. 따라서, 전류미러를 구성하는 트랜지스터들(Q8,Q9,Q10)의 베이스전위가 높아지므로 트랜지스터들(Q8,Q9,Q10)과 저항(R5)사이의 전류통로가 형성되고, 출력트랜지스터(Q11)은 턴온되어 로우상태의 출력(Vout)이 발생된다. 이후의 입력전압(Vin)의 증가는 출력에 전혀 영향을 미치지 못한다.
한편, 입력전압이(Vin)이 VREF+(I1×R1)-(I2×R2)의 전압보다 낮아질 때 차동증폭부(14)의 출력전압이 상승하고, 스위칭트랜지스터(Q7)는 온상태가 된다. 이 때에 트랜지스터들(Q8,Q9,Q10)이 오프상태에 있게됨으로써, 트랜지스터(Q11)은 오프상태에 들어가고, 출력부(18)의 출력은 하이상태로 상승한다.
결과적으로, 트랜지스터(Q8)이 동작전류를 보상해 줌으로 인해서 기준전압(Vref)를 사이에 두고 상측 문턱전압과 히측 문턱전압이 대칭을 이루도록 조절함으로써, 출력신호는 50 대 50의 동일한 듀티비를 갖게된다.
따라서, 상술한 바와 같이 본 발명에서는 상태천이 검출수단의 동작시에 발생하는 기준전압 입력수단의 기준신호의 변동분에 따른 전류변화에 대응하여 입력전압 입력수단의 전류변화를 동일하게 가져감으로써, 상측 문턱전압에 대칭되도록 상측 문턱전압을 높여서 출력신호의 듀티비를 50%로 유지할 수 있는 효과가 있다.
Claims (3)
- 출력신호의 상태천이에 응답하여 전류변화에 따라 기준전압을 입력하여 서로 다른 레벨의 제 1 및 제 2 기준신호를 발생하는 기준전압 입력수단, 상기 기준전압 입력수단의 전류변화에 따른 기준신호의 변동분을 발생하기 위하여 상기 출력신호의 상태천이에 응답하여 입력전압을 입력하여 입력신호를 발생하는 입력전압 입력수단, 상기 제 1 또는 제 2 기준신호와 상기 입력신호를 차동입력하여 두신호의 차성분을 증폭하여 출력하는 차동증폭수단, 상기 차동증폭수단의 출력신호에 응답하여 상기기준전압 입력수단 및 입력전압 입력수단의 전류변화를 제공하는 상태천이 검출수단, 상기 상태천이 검출수단의 동작에 응답하여 상기 입력전압의 변화에 따라 듀티비가 50%인 구형파를 출력하는 출력수단을 구비하는 것을 특징으로 하는 히스테리시스형 비교기.
- 제 1 항에 있어서, 상기 상태천이 검출수단는 상기 입력전압 입력수단의 출력단에 연결된 제 1 전류원과, 상기 입력전압 입력수단의 출력단에 연결되어 상기 제 1 전류원과 병렬로 연결되는 제 2 전류원으로 구성되는 것을 특징으로 하는 히스테리시스형 비교기.
- 제 1 항에 있어서, 상기 제 2 전류원은 상기 입력전압 입력수단으로부터 제 1 전류원과 동일한 전류를 싱크하는 것을 특징으로 하는 히스테리시스형 비교기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960047166A KR0180462B1 (ko) | 1996-10-21 | 1996-10-21 | 히스테리시스형 비교기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960047166A KR0180462B1 (ko) | 1996-10-21 | 1996-10-21 | 히스테리시스형 비교기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980028169A KR19980028169A (ko) | 1998-07-15 |
KR0180462B1 true KR0180462B1 (ko) | 1999-04-01 |
Family
ID=19478231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960047166A KR0180462B1 (ko) | 1996-10-21 | 1996-10-21 | 히스테리시스형 비교기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0180462B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6312288B1 (en) * | 2000-10-25 | 2001-11-06 | Illinois Tool Works Inc. | Low profile combination switch and connector assembly |
KR100735495B1 (ko) * | 2005-08-02 | 2007-07-04 | 삼성전기주식회사 | 히스테리시스 특성을 갖는 전압비교회로 |
US7973569B1 (en) * | 2010-03-17 | 2011-07-05 | Microchip Technology Incorporated | Offset calibration and precision hysteresis for a rail-rail comparator with large dynamic range |
-
1996
- 1996-10-21 KR KR1019960047166A patent/KR0180462B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980028169A (ko) | 1998-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8575930B2 (en) | Magnetic detection device | |
US4961046A (en) | Voltage-to-current converter | |
US7113041B2 (en) | Operational amplifier | |
US4935703A (en) | Low bias, high slew rate operational amplifier | |
KR100188821B1 (ko) | 정전압발생회로 | |
US7501893B2 (en) | Variable gain amplifier circuit | |
KR19980071656A (ko) | 귀환증폭기 및 이를 이용한 광수신기 | |
US7245188B2 (en) | Light receiving amplification circuit | |
KR0180462B1 (ko) | 히스테리시스형 비교기 | |
US4255716A (en) | Automatic gain control circuit | |
KR960013863B1 (ko) | 레벨 변환 회로 | |
US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
JPS5938773B2 (ja) | レベルシフト回路 | |
KR950005170B1 (ko) | 증폭기 | |
KR100332508B1 (ko) | 안정화전류미러회로 | |
US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
KR930006078Y1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
KR0177997B1 (ko) | 히스테리시스의 크기를 제어할 수 있는 비교기 회로 | |
KR960003445B1 (ko) | 전원장치의 라인 레귤레이션 회로 | |
KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
JP3063345B2 (ja) | 飽和防止回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
KR100430344B1 (ko) | 바이어스 회로 | |
KR20050027325A (ko) | 달링톤회로, 푸시풀전력증폭기 및 이것들을 집적화한집적회로소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |