KR0177197B1 - 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬 - Google Patents

시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬 Download PDF

Info

Publication number
KR0177197B1
KR0177197B1 KR1019940015988A KR19940015988A KR0177197B1 KR 0177197 B1 KR0177197 B1 KR 0177197B1 KR 1019940015988 A KR1019940015988 A KR 1019940015988A KR 19940015988 A KR19940015988 A KR 19940015988A KR 0177197 B1 KR0177197 B1 KR 0177197B1
Authority
KR
South Korea
Prior art keywords
data field
error
row
data
value
Prior art date
Application number
KR1019940015988A
Other languages
English (en)
Other versions
KR950004796A (ko
Inventor
씨. 프리만 존
공 쳉-광
Original Assignee
디어도어 에스.파크
탄뎀 컴퓨터즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디어도어 에스.파크, 탄뎀 컴퓨터즈 인코포레이티드 filed Critical 디어도어 에스.파크
Publication of KR950004796A publication Critical patent/KR950004796A/ko
Application granted granted Critical
Publication of KR0177197B1 publication Critical patent/KR0177197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Computer And Data Communications (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

통신 시그템에서 프로토콜 에러를 검사하기 위한 프로그램가능한 시스템은 통신을 실행하기 위해 사용되는 데이타 필드에 의해 선택된 에러 검사 신호를 발생하기 위한 행렬을 포함한다. 구성 또는 프로토콜이 변하면 시스템은 변화를 보상하기 위한 재프로그램을 용이하게 한다.

Description

시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬
제1도는 공동 버스를 경유하여 통신하는 몇개의 모듈을 갖는 CPU 보드를 포함하는 공동 버스 통신 시스템을 나타내는 도면.
제2도는 기본 IBUS 동작의 중재, 명령, 및 데이타 위상을 나타내는 도면.
제3도는 검사될 에러 조건의 전 프로그램가능을 제공하는 본 발명의 실시예의 블럭도.
제4도는 실시예 1에서 요구된 저장 소자의 수를 감소시키고 게이트 수를 감소하는 본 발명의 양호한 실시예 2의 블럭도.
제5도는 전 프로그램가능한 에러 검사 행렬을 나타내는 도면.
제6도는 다른 전송 길이 값에 의해 식별된 열과 다른 버스 명령에 의해 식별된 행을 갖는 디코더를 나타내는 도면.
제7도는 명령/핸드쉐이크 하드-와이어드 에러 검사 행렬을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : CPU 보드 12 : 공동 버스
14 : 프로세서 인터페이스 칩 18 : 메모리 인터페이스 칩
20, 22 : 버스 인터페이스 모듈 32, 34 : 래치
35,36 : MUX 38,48 : AND 게이트
46 : 에러 트리 50 : OR 게이트
52 : 타이밍 게이트
본 발명은 일반적으로 에러 검사 시스템에 관한 것으로, 더 상세하게는 디지탈 통신 시스템에서 다중 제어의 교차 행렬과 식별자 필드를 검사하는 프로그램가능한 에러 검사 시스템에 관한 것이다.
모든 디지탈 통신 시스템은 시스템에서 다른 모듈간의 통신을 제어하기 위해 프로토콜이라고 하는 룰(rule)의 셋트를 요구한다. 특정한 통신이 프로토콜을 위배하지 않는 것을 보장하는 에러 검사 시스템을 수행하는 것은 공지되었다.
많은 시스템에서 통신은 두 모듈간에 링크를 설정하는 핸드쉐이킹(hand shaking) 동작을 포함한다. 여러가지 데이타 필드는 모듈이 통신 채널의 제어에 의해 수행될 동작의 형태를 상호 식별하고, 동작을 수행하는 각 모듈의 준비를 검증하고, 통신 채널을 통해 데이타를 전송하게 하는 동작의 여러가지 위상동안 전송된다. 프로토콜은 각각의 이들 위상동안 발생될 수도 있는 데이타 필드의 값을 지정한다.
디지탈 시스템의 이점중에 하나는 모듈 또는 기능을 첨가 또는 삭제하는 것에 의해 하드웨어를 재구성하고 다른 위상동안 이용된 필드의 값을 변화하는 프로토콜을 변화하는 능력이다. 그러나, 기존의 에러 검사 기능은 디지탈 통신 시스템에서 이것의 이용을 제한하는 것에 의해 일반적으로 재구성되지 못한다.
본 발명은 디지탈 통신 시스템에서 사용하기 위해 재구성가능한 에러 검사 시스템이다. 에러 검사 시스템은 특정한 통신중에 발생된 데이타 필드가 통신 프로토콜에 의해 허용되는지 또는 금지되는지를 검사하기 위해 에러 검사 기능의 값을 이용한다. 시스템은 에러 검사 기능을 수정하므로써 재구성될 수 있다.
본 발명의 하나의 특징에 따라, 에러 검사 신호는 통신 동작동안 발생된 필드의 특정한 조합에 의해 프로그램가능하게 저장되고 선택된다. 선택된 에러 검사 신호의 값은 필드의 특정한 조합의 값이 프로토콜에 의해 허용되는지 여부를 표시한다.
본 발명의 다른 특징에 따라, 에러 검사 신호는 하드 와이어드(hard-wired)행렬 디코더에 의해 발생된다. 발생된 특정한 에러 신호는 통신 동작동안 발생된 필드의 특정 조합에 의해 선택된다. 에러 신호가 선정된 값을 가지면 필드의 특정한 조합은 프로토콜에 의해 금지된다. 행과 열 마스크 레지스터는 특정한 조합 내에 포함된 필드에 의해 선택된 마스킹 또는 비 마스킹중에 하나를 찾는 에러 마스크/구성 신호를 프로그램가능하게 저장한다. 선택된 에러 신호와 에러 마스크/구성 신호는 신호의 값이 선정된 값이고 선택된 마스크1구성 신호가 마스킹 값을 갖는다면 선택된 에러 신호의 값을 변화시키는 논리 회로에 제공된다.
본 발명의 다른 특징에 따라, 에러 검사 시스템은 에러가 있는 통신 채널의 검사를 허용하는 고장 방지 기능(fault-tolerance)을 제공하도록 통신 시스템의 모든 모듈엔 포함된다.
다른 특징과 이점은 첨부 도면과 다음의 상세한 설명에 의해 분명하게 인지될 수 있다.
본 발명은 여러가지 형태의 디지탈 시스템에서 일반적으로 사용하는 에러 검사 시스템이다. 시스템의 많은 특징은 특정 버스 시스템에 관련하여 설명된다면 좀더 쉽게 이해될 수 있다. 이하의 상세한 설명에서 에러 검사 시스템은 탄뎀 컴퓨터 인크 에서 제조된 컴퓨터에 사용된 버스 서브시스템을 참조하여 기술될 것이다. 버스 서브시스템은 본 발명의 상세한 설명을 지원하기 위해 유용한 세부사항에서만 기술될 것이다.
제1도는 공동 버스(12, IBUS)를 경유하여 통신하는 몇개의 모듈을 갖는 CPU보드(10)을 포함하는 공동 버스 통신 시스템을 나타낸다. 이 모듈은 프로세서 인터페이스 칩(14, PIC), 유지 보수 진단 칩(16, MDC), 메모리 인터페이스 칩(18, MIC), 및 2개의 버스 인터페이스 모듈(20과 22, IPB_X와 IPB_Y)를 포함한다.
IBUS(12)는 독립 모듈이 구성된 장치에서 어드레스와 데이타 정보를 전송할 수 있는 병렬 데이타 경로에서 동기화된다. 버스 동작은 기본 시스템 클럭과 동기화된다. IBUS상의 모든 사건(event)은 클럭의 상승 에지와 관련하여 발생한다.
버스를 통한 2개의 기본 동작은 동시에 각각 발생할 수 있는 중재(Arbitration)와 전송이라고 정의된 동작이다.
중재-동작은 모듈중의 하나를 IBUS의 단일 소유되는 마스터로 되게 한다.
IBUS(요구자 모듈)의 소유를 얻고자 하는 모듈은 정보의 전송을 시도하기 전에 IBUS의 소유를 중재하고 얻어야 한다.
전송 동작은 IBUS의 소유를 얻은 요구자가 응답자 모듈로부터 데이타를 보내거나 데이타를 수신하게 하고 명령과 데이타 위상을 포함한다. IBUS의 소유를 중재하고 얻은 후에, 명령 위상동안 요구자는 어드레스/데이타 회선상에 선택된 모듈과 핸드쉐이크 회선상에 명령을 놓고 어드레스한다. 데이타 위상동안, 데이타는 요구자와 응답자간에 전송된다. 전송의 길이는 명령 위상동안 요구자에 의해 결정되고 단일 바이트에서 많은 워드까지의 범위일수 있다.
제2도는 기본 IBUS 동작의 증재, 명령, 및 데이타 위상을 나타낸다. 요구자(X와 Y)는 IBUS의 소유를 요구하기 위해 이것의 Arb 회선을 어써트(assert)하고 SC(시스템 제어)는(이 예에서 요구자(Y)보다 높은 우선순위를 갖는) 요구자(X)에 대한 버스와 소유를 허용하는 사이클1에서 어써트된다. 명령 위상 동안, 요구자(X)는 사이클1과 사이클2동안 어드레스/데이타 회선상에 선택된 응답자의 높고 낮은 어드레스를 구동하고 사이클1동안 핸드쉐이크 회선상에 명령(CMD)와 사이클2동안 핸드쉐이크 회선상에 데이타 전송의 길이(LENGTH)를 구동한다. 데이타 위상동안, 데이타는 사이클3과 4동안 어드레스/데이타 회선상에 요구자와 응답자간에 전송된다. 또한, 데이타 위상 동안, 응답자는 전송시 제1워드를 위한 READYODD와 전송시 모든 다음 워드를 위한 READYEVEN을 갖는 핸드쉐이크 회선상에 핸드쉐이크한다.
제3도는 검사될 에러 조건의 전 으로그램가능성을 지원하는 본 발명의 실시예의 블럭도이다. 상술한 것과 같이, 버스 동작은 데이타 전송을 이행하는데 요구된 정보를 나타내는 몇개의 데이타 필드의 전송을 요구한다. 버스 전송 프로토콜은 한쌍의 필드(M과 N)의 특정한 값이 허용되는지 여부를 설정한다. 예를들어, M과 N 필드는 요구자 모듈과 응답자 모듈을 각각 식별한다. 이 경우에 M과 N 값에 의해 식별된 특정한 모듈들간의 통신이 프로토콜에 의해 허용되지 않으면 에러 검사기는 참값을 출력하기 위해 프로그램될 것이다.
그러므로, 제3도의 실시예는 에러 검사 기능을 이행한다.
F(M, N)=T M과 N에 의해 엔코드된 값이 허용되지 않고 F가 그렇지 않을때만.
M이 m비트 데이타 필드이고 N이 n비트 데이타 필드이면 데이타 필드는 각각 2m과 2n까지 엔코드할 수 있다· 상기 식에서 기호 M과 N은 M과 N 필드의 특정한 쌍의 값을 짝짓는 것을 나타낸다. 그러므로, M과 N필드의 특정한 쌍에 의해 엔코드된 값이 프로토콜에 의해 금지되면 기능 값의 값은 참(T)이고 값이 금지되지 않으면 기능 값은 거짓(F)이다.
제3도를 참조하여, 전 프로그램가능한 검사 행렬(30)은 게이트 어레이에서 이행된다. 행렬은 주사가능 레지스터에 의해 형성되고 주사 데이타 입력(scan-data-in input)과 주사 데이타 출력(scan-data-output)을 갖는다. 검사된 필드(M과 N)은 각각 폭 m과 n을 갖는다. 따라서, 행렬은 2n열과 2m행을 갖는다.
버스 상에 발생된 M과 N 필드는 M과 N 래치(32와 34)에 의해 적절한 시간에 래치되고 인가된 필드에 상응하는 유일한 행과 열을 선택하기 위해 행 MUX(35)와 열 MUX(36)으로 각각 인가된다. 선택된 출력은 출력 AND 게이트(38)의 한 입력으로 인가되고 타이밍 윈도우 신호(선택)는 클럭 에러 신호를 제공하기 위해 다른 입력으로 인가된다.
제3도에 나타내는 실시예의 동작이 이제부터 설명될 것이다. 선택된 하드웨어 구성과 버스 전통 프로토콜에 상응하는 F(M,N) Bk은 2n×2m비트 위치를 갖는 주사 패턴으로 선택되고 배열된다. 비트의 순서는 행렬에서 설정된 특정한 주사 경로에 의해 결정될 것이다. 주사 패턴이 주사 데이타 입력을 통해 행렬로 판독된 후에 F(M,N)의 각 값은 M과 N 필드의 수신된 쌍에 의해 선택된 특정한 저장 위치에 저장된다. 시스템이 재구성되거나 프로토콜이 변하면 다른 주사 패턴이 에러 검사 시스템을 재구성하기 위해 행렬로 판독된다.
제4도는 실시예 1에서 요구된 저장 소자의 다수를 감소시키고 게이트 수를 감소시키는 본 발명의 양호한 실시예 2의 블럭도이다.
제4도에서, 행렬 디코더 논리(40) 블럭은 이것의 행과 열 입력에서 M과 N 신호의 쌍을 수신하고 M과 N 신호의 수신된 쌍에 의해 선택된 그것의 출력에서 비마스크된 에러 검사 신호를 제공한다. 주사가능한 행과 열 레지스터(42와 44)는 주사 데이타 입력과 주사 데이타 출력을 갖는다. 주사 가능한 행과 열 레지스터는 특정한 행 입력, 열 입력 또는 행/열 교차부 입력에 의해 선택가능한 에러 마스크/구성 비트를 저장한다.
에러 마스크/구성 비트의 선택은 하드웨어에서 이행된 에러 트리(46)에 의해 수행된다. 하드웨어는 게이팅 입력으로써 선택된 에러 마스크/구성 비트와 신호입력으로써 선택된 비마스크 에러 검사 신호를 수신하기 위한 마스킹 AND 게이트(48)을 포함하고 그것의 출력에서 마스크가능한 에러 검사 신호를 제공한다. 마스킹 AND 게이트의 출력은 타이밍 AND 게이트(52)의 입력에 결합된 그것의 출력을 갖는 OR 게이트(50)의 입력으로 결합된다. 타이밍 AND 게이트(52)의 다른 입력은 타이밍 윈도우 신호(선택)를 수신하고 그것의 출력은 타이밍된 에러 검사 신호이다.
제4도에 도시된 실시예의 동작이 이제부터 설명될 것이다. 특정한 프로토콜을 위한 선정된 에러 검사 기능은 행렬 디코더 논리 블럭의 게이트 어레이로 하드와이어 된다. 선택된 행과 열 에러 검사 비트가 모두 참이면 마스킹 AND 게이트(48)은 개방되고 마스크가능한 에러 검사 신호는 비마스크 에러 검사 신호와 같다.
에러 기능이 행렬 디코더 논리로 하드 와이어되더라도, 주사가능 구성 레지스터(42와 48)은 특정한 수신된 행 입력, 열 입력, 또는 행/열 교차 입력을 위한 에러 검사 비트가 참에서 거짓으로 프로그램가능하게 변화되게 한다. 제4도에서 분명한 것은, 주어진 M 또는 N 필드를 위한 행 또는 열 구성 비트가 거짓이면 대응하는 마스킹 AND 게이트의 출력은 항상 거짓이다. 따라서, 참 비마스크 에러비트는 거짓으로 프로그램가능하게 변화될 수도 있다. 그러나, 변화는 불가능하다 즉, 거짓 비마스크 에러 비트가 참으로 프로그램가능하게 변할수 없다. 그러므로, 이전에 금지되었던 특정한 행 입력, 열 입력, 또는 행/열 교차 입력은 대응하는 마스킹/구성 비트를 마스킹 상태로 재프로그램함으로써 지정하도록 새로운 프로토콜에서 허용된다.
제3도와 제4도에서 나타내는 실시예중의 하나는 특정 응용에서 좀더 적합할 수도 있다. 제5도 내지 제7도는 양호한 실시예의 특정한 응용을 나타내는 도면이다.
제3도의 전 프로그램가능한 실시예는 많은 신축성과 재구성가능성을 갖는 응용에 좀더 적합할 수 있다. 예를들면, 허용가능하고 금지된 응답자/요구자 쌍은 변화될수 있고 전 프로그램 가능한 실시예는 좀더 적합해 질수 있다.
제5도는 전 프로그램가능한 에러 검사 행렬을 나타낸다. 이 구성에서 특정 버스 트랜잭션(transaction)을 위한 응답자 ID 데이타 필드 값과 요구자 ID 데이타 필드 값은 열과 행 식별자로써 사용된다. 이들 ID는 버스 전송의 사이클2(제2도)동안 버스상에서 발생된다. 특정한 요구자/응답자 쌍의 교점에서의 0 값은 쌍이 버스 프로토콜에 의해 허용된다는 것을 나타낸다. 프로토콜이 변화되면 교점 값은 주사를 통하여 기록될 것이다. 또한 다른 모듈이 접속되면, 즉 비동기 모듈 전송, 비사용 행과 열중의 하나는 이 모듈을 위해 지정되고 지정된 행과 열내에 저장된 에러 검사 신호가 수정될 수 있다.
제4도의 마스크 프로그램가능한 실시예는 적은 정도의 신축성을 갖는 응용예 보다 적합할 수 있다. 예를들면, 특정한 프로토콜에 대해 데이타 전송 동작의 데이타 형태는 데이타 전송 길이의 작은 세트를 위해 허용될 수 있다. 다른 프로토콜에서 소정 형태의 데이타 전송을 위해 허용될 수 있는 데이타 전송 길이의 수는 변할 수 있다. 이 변화는 마스크 레지스터에서 부성 비트를 재프로그램하는 것에 의해 이행될 수 있다.
제6도는 다른 전송 길이 값에 의해 식별된 열과 다른 버스 명령에 의해 식별된 행을 갖는 디코더를 나타낸다. 도면은 실제필드 값 즉, 0 내지 F를 기호 명령과 워드 길이 파라메터로 짝짓는 매핑을 포함한다. 예를 들면, 6인 명령 필드 값은 블럭 쓰기 명령을 기호화하고 6인 전송 길이 필드 값은 7 워드 전송 길이를 기호화한다. 행렬의 선(pre) 또는 프로토콜 에러 범위는 참값으로 하드와이어되고 ok 범위는 거짓 값으로 하드 와이어된다.
제2도를 다시 참조하면, 명령(CMD)과 길이(LENGTH) 핸드쉐이크는 연속적인 클럭 사이클에서 핸드쉐이크선에 발생된다. 명령 필드는 길이 필드가 발생될때 래치되고 에러 검사 디코더에 제공된다. 게이트 수를 감소하는 하드-와이어된 실시예의 이점은 이제 나타낸다. 행 입력 8 내지 F에 대해 한 워드보다 적은 전송이 명령 필드에 의해 정의된다. 따라서, 프로토콜 에러는 열 1 내지 F가 한 워드보다 큰 길이를 전송하기 때문에 행 8 내지 F 열 1 내지 F의 행/열 교차에 대해 정의된다. 그러므로, 간단한 게이트 구성은 120개의 가능한 행/열 교차를 위한 에러 검사 신호를 발생한다.
또한 마스킹 기능의 자유성이 나타난다. 예를들면, 제6도의 행렬에서 행 입력 2, 4 및 5는 수신될때 비마스크 에러 검사 신호를 생성하는 정의되지 않은 명령이다. 그러나, 행 입력 4가 1내지 8 워드를 전송한 명령으로 후에 정의되면, 비마스크 에러 검사 신호는 에러 신호다. 4와 같은 명령 필드를 위해 발생되지 않도록 UC4L 마스크 비트가 리셋될때 마스크될 수 있다. 부가적으로, 시스템으로부터 길이 에러 검사 기능을 제거하기를 원하면 L 마스크 비트는 리셋될 것이다.
제7도는 명령/핸드쉐이크 하드 와이어드 에러 검사 행렬을 나타낸다. 제6도와 제7도로부터 프로토콜 에러 마스크 비트(P)가 리셋되면 명령/길이와 명령/핸드 쉐이크 에러 검사 기능 모두 마스크된다. 그러므로, 에러 트리는 양 하드 와이어드 디코더에 의해 발생된 비마스크 에러 검사 신호를 위한 마스킹 게이트를 포함한다. 게다가, 제7도로부터, 핸드쉐이크 신호(1-6)중의 어느 것이 후에 정의되면, 비마스크 에러 검사 신호는 마스킹 비트 UHS1-UHS6중의 각각의 하나에 의해 마스크될 수 있다. 부가적으로, 핸드쉐이크 에러 검사기 행렬은 HS 마스킹 비트를 리셋함으로써 마스크될 수 있다.
제1도를 다시 참조하면, 양호한 실시예에서 에러 검사 행렬은 각 모듈상에 중복으로 포함되고 에러 검사 신호는 MDC(16)에 의해 수신되고 프로세스된다. 이 중복은 특정한 에러 검사 행렬의 실패의 경우에 고장 방지 동작을 제공한다. 부가적으로, 다른 모듈상의 검사의 결과가 일치되지 않으면 버스에서 전기적인 문제가 검출될 수 있다.
본 발명이 이제까지 양호한 실시예를 참조하여 상세하게 기술되었다. 수정 및 변형은 본 기술에서 숙련된 기술자에에 의해 분명해질 것이다 예를들면, 본 발명이 공동 버스 통신 시스템을 참조하여 정의되었지만, 전화기 회선, 광섬유, 마이크로파, 또는 무선-주파수 링크같은 다른 통신 채널을 사용하는 디지탈 통신 시스템에 똑같이 응용될 수 있다. 부가적으로, 양호한 실시예에서 검사 행렬은 게이트 어레이에서 이행되지만, RAM, ROM, 또는 범용의 레지스터같은 임의의 적합한 저장 매체가 사용될 수도 있다. 2개의 필드의 교차가 기술되었지만 2개의 필드보다 많은 것을 기본으로하는 에러 검사 또한 이행될 수 있다. 따라서, 첨부된 청구범위에 제공된 것을 제외하고 본 발명을 제한하는 것은 아니다.

Claims (7)

  1. 통신 채널에 의해 결합된 복수의 모듈과 통신 동작을 정의하고 제어하기 위해 채널상에 연속적으로 전송된 복수의 정수인 M값 중에 하나를 엔코딩하는 제1데이타 필드와 복수의 정수인 N값 중에 하나를 엔코딩하는 제2데이타필드를 사용하는 통신 프로토콜을 갖는 시스템에서, 프로토콜 에러를 검사하기 위한 방법에 있어서, 상기 제1 및 제2데이타 필드값에 대한 한 세트의 M×N개의 가능한 쌍들중 각 쌍마다 N×M 저장 장소 집단내의 유일한 저장 장소에 에러 검사 신호를 기입하는 단계로서, 상기 저장 장소의 집단은 저장 장소들의 M개의 제1데이타 필드 세트로 나워지고, 각 제1데이타 필드 세트는 각각이 하나의 제1데이타 필드 세트 내에만 포함된 N 개의 저장 장소를 포함하며, 각각의 상기 기입된 에러 검사 신호는 상기 가능한 쌍이 상기 통신 프로토콜에 의해 허용되는 것을 표시하는 제1검사값을 가지거나 상기 가능한 쌍이 상기 통신 프로토콜에 의해 금지되는 것을 표시하는 제2검사값을 가지는 단계; 특정한 통신 동작 동안 상기 채널상에 전송된 상기 제1 및 제2데이타 필드들의 주어진 쌍을 수신하는 단계; 제1데이타 필드 값을 얻기 위해서 수신된 제1데이타 필드를 디코딩하는 단계; 제1데이타 필드 세트들 중 유일한 하나를 선택하기 위해 상기 제1데이타 필드값만을 사용하는 단계; 제2데이타 필드값을 얻기 위해서 수신된 제2데이타 필드를 디코딩하는 단계; 상기 제1 및 제2 수신된 데이터 필드에 의해서만 선택된 에러 검사 신호를 제공하기 위해 상기 수신된 데이터 필드에 의해 선택된 유일한 제1데이타 필드 세트내의 N개의 저장 장소 중의 유일한 하나를 선택하기 위해서 상기 수신된 제2데이타 필드값만을 이용하는 단계; 및 상기 수신된 제1 및 제2데이타 필드가 상기 프로토콜에 의해 허용되지 않는다는 것을 상기 선택된 에러 검사 신호가 표시하는 경우, 상기 특정한 통신 동작을 무효화하는 단계를 포함하는 것을 특징으로 하는 프로토콜 에러를 검사하기 위한 방법.
  2. 제1항에 있어서, 상기 프로토콜이 수정된 경우, 상기 선택된 에러 검사 신호를 재기입하는 단계를 더 포함하는 것을 특징으로 하는 프로토콜 에러를 검사하기 위한 방법.
  3. 통신 채널에 의해 결합된 다중 모듈을 포함하며, 인터-모듈 통신과 동작을 관리하기 위해 상기 채널상에 전송된 제1 및 제2데이타 필드에 의해 지정된 동작을 수행하는 디지탈 시스템에서, 선택된 데이터 필드에 의해 지정된 동작이 특정한 하드웨어 구성과 통신 프로토콜에 따라 허용되는지를 표시하기 위해 선택된 데이타 필드에 응답하는 에러 검사 시스템에 있어서, 상기 제1 및 제2데이타 필드를 각각 수신하기 위한 행 및 열 입력들과, 상기 제1 및 제2데이타 필드가 특정한 하드웨어 구성과 통신 프로토콜에 의해 허용되지 않는 경우 제1검사 값을 가지거나 상기 제1 및 제2데이타 필드가 허용되는 경우 제2검사 값을 갖고 있으며 상기 입력들에서 수신된 상기 제1 및 제2데이타 필드에 의해 선택된 비마스크 에러 검사 신호를 전송하기 위한 출력을 갖는 제1프로그램 불가능 행렬 디코더; 상기 비마스크 에러 검사 신호를 선택하기 위해서 상기 행렬 디코더의 각각의 행 및 열 입력들에 선택된 제1 및 제2데이타 필드를 제공하기 위한 수단; 각각이 마스킹 상태 또는 비마스킹 상태중 어느 하나에 프로그램가능하게 설정되는 행 구성 비트들의 집합을 저장하기 위한 프로그램가능한 행 마스크 레지스터; 및 상기 행렬 디코더의 출력에 연결되고, 비마스크 에러 검사값, 및 상기 행렬 디코더의 행 입력에서 수신된 상기 제1데이타 필드에 의해 선택된 행 구성 비트를 수신하기 위해서 상기 행 마스크 레지스터에 연결되어, 상기 선택된 행 구성 비트가 마스킹 상태에 고정되면 상기 행렬 디코더에 의해 출력된 상기 비마스크 에러신호값과 무관하게 상기 제2검사값을 가지는 비마스크 에러 신호를 제공하고, 상기 선택된 행 구성 비트가 비마스킹 상태에 고정되면 상기 행렬 디코더에 의해 출력된 상기 비마스크 에러 신호의 검사값과 동일한 값을 가지는 비마스크 에러 신호를 제공하여, 이전에 금지된 제1 및 제2필드 쌍이 행 구성 비트의 재프로그래밍에 의해 허용되는 마스크 논리 수단을 포함하는 것을 특징으로 하는 에러 검사 시스템.
  4. 제3항에 있어서, 상기 제1행렬 디코더는 복수의 선택된 제1데이타 필드에 포함된 제1데이타 필드 및 복수의 선택된 제2데이타 필드에 포함된 제2데이타 필드를 갖는 제1 및 제2데이타 필드의 임의의 쌍에 대해 하나의 비마스크 에러 검사 신호를 발생하기 위한 하드 와이어드 논리 회로를 포함하는 것을 특징으로 하는 에러 검사 시스템.
  5. 상기 제1데이타 필드 및 제3데이타 필드를 각각 수신하기 위한 행 및 열 입력들과, 상기 제1 및 제3필드가 특정 하드에어 구조 및 통신 프로토콜에 의해 허용되지 않는다면 상기 제1검사값을 가지거나 상기 제1 및 제3데이타 필드가 허용이 된다면 상기 제2검사값을 갖고 있으며 상기 입력들에서 수신된 상기 제1 및 제3필드에 의해 선택된 비마스크 에러 검사 신호를 전송하기 위한 출력을 갖는 제2행렬 디코더; 및 상기 제1데이타 필드에 의해 선택된 상기 행 구성 비트가 마스크 상태인 경우 상기 제1 및 제3데이타 필드에 의해 선택된 비마스크 에러 신호의 값에 관계없이 상기 제1값을 갖는 에러 신호를 제공하기 위해 상기 제2행렬 디코더 및 상기 행 마스크 레지스터에 연결된 에러 트리를 포함하는 것을 특징으로 하는 에러 검사 시스템.
  6. 제3항에 있어서, 단일 에러 신호는 상기 행렬 디코더의 크기와 복잡성을 감소하기 위해 상이한 제1데이타 필드들의 상기 집합내에 포함된 각 제1데이타 필드에 의해 선택된 제1행 구성 비트를 저장하기 위한 단일 저장 장소를 포함하는 것을 특징으로 하는 에러 검사 시스템.
  7. 제6항에 있어서, 상기 행 마스크 레지스터는 상기 행 마스크 레지스터의 크기와 복잡성을 감소하기 위해 상이한 제1데이타 필드들의 상기 집합내에 포함된 각 제1데이타 필드에 의해 선택된 제1행 구성 비트를 저장하기 위한 단일 저장 장소를 포함하는 것을 특징으로 하는 에러 검사 시스템.
KR1019940015988A 1993-07-06 1994-07-05 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬 KR0177197B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/087.545 1993-07-06
US08/087,545 US5396505A (en) 1993-07-06 1993-07-06 Programmable error-checking matrix for digital communication system
US8/087,545 1993-07-06

Publications (2)

Publication Number Publication Date
KR950004796A KR950004796A (ko) 1995-02-18
KR0177197B1 true KR0177197B1 (ko) 1999-05-15

Family

ID=22205816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015988A KR0177197B1 (ko) 1993-07-06 1994-07-05 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬

Country Status (8)

Country Link
US (1) US5396505A (ko)
EP (1) EP0637881B1 (ko)
JP (1) JP2622357B2 (ko)
KR (1) KR0177197B1 (ko)
CN (1) CN1103221A (ko)
AU (1) AU681656B2 (ko)
CA (1) CA2126743A1 (ko)
DE (1) DE69433155T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515506A (en) * 1994-08-23 1996-05-07 Hewlett-Packard Company Encoding and decoding of dual-ported RAM parity using one shared parity tree and within one clock cycle
US6266782B1 (en) 1998-11-30 2001-07-24 Siemens Information And Communication Networks, Inc. Apparatus and methods for inband protocol correction in distributed object networking
US7725945B2 (en) * 2001-06-27 2010-05-25 Intel Corporation Discouraging unauthorized redistribution of protected content by cryptographically binding the content to individual authorized recipients
US7043495B1 (en) 2001-07-27 2006-05-09 Cypress Semiconductor Corp. Techniques for JEDEC file information integrity and preservation of device programming specifications
US7062680B2 (en) * 2002-11-18 2006-06-13 Texas Instruments Incorporated Expert system for protocols analysis
TWI575532B (zh) * 2016-03-02 2017-03-21 群聯電子股份有限公司 解碼方法、記憶體控制電路單元及記憶體儲存裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1127747A (en) * 1977-12-09 1982-07-13 Joseph C. Engel Wireless emergency power interrupting system
US4418384A (en) * 1980-10-06 1983-11-29 Honeywell Information Systems Inc. Communication subsystem with an automatic abort transmission upon transmit underrun
US4545055A (en) * 1983-07-20 1985-10-01 Loral Corporation Error analyzer for data communicated by bus protocol
US4646300A (en) * 1983-11-14 1987-02-24 Tandem Computers Incorporated Communications method
US4567590A (en) * 1983-12-27 1986-01-28 International Business Machines Corp. Message stripping protocol for a ring communication network
EP0310360B1 (en) * 1987-09-30 1995-02-22 Hewlett-Packard Company Data communication method and apparatus
US5007051A (en) * 1987-09-30 1991-04-09 Hewlett-Packard Company Link layer protocol and apparatus for data communication
US4908823A (en) * 1988-01-29 1990-03-13 Hewlett-Packard Company Hybrid communications link adapter incorporating input/output and data communications technology
US4939735A (en) * 1988-07-21 1990-07-03 International Business Machines Corporation Information handling system having serial channel to control unit link
US4991133A (en) * 1988-10-07 1991-02-05 International Business Machines Corp. Specialized communications processor for layered protocols
US4932023A (en) * 1989-06-20 1990-06-05 International Business Machines Corporation Frame stripping protocol for early token release in a ring communication network
US4975882A (en) * 1989-10-30 1990-12-04 Motorola, Inc. User programmable redundant memory
US5128945A (en) * 1989-12-21 1992-07-07 Stratacom, Inc. Packet framing using cyclic redundancy checking
US5206952A (en) * 1990-09-12 1993-04-27 Cray Research, Inc. Fault tolerant networking architecture
EP0478175B1 (en) * 1990-09-13 1995-11-22 Hewlett-Packard Company A protocol analyzer
EP0474932A1 (en) * 1990-09-13 1992-03-18 Hewlett-Packard Company Network fault analyzer
JP2803764B2 (ja) * 1990-10-15 1998-09-24 キヤノン株式会社 フアクシミリ装置
US5271020A (en) * 1990-12-21 1993-12-14 Intel Corporation Bus stretching protocol for handling invalid data
US5293784A (en) * 1991-09-06 1994-03-15 Gebruder Buhler Nachfolger Gmbh Drive device for a vehicle rear-view mirror
US5293384A (en) * 1991-10-04 1994-03-08 Bull Hn Information Systems Inc. Microprocessor bus interface protocol analyzer

Also Published As

Publication number Publication date
EP0637881A3 (en) 1996-10-09
DE69433155T2 (de) 2004-08-26
EP0637881B1 (en) 2003-09-17
AU6608794A (en) 1995-01-19
JPH07154451A (ja) 1995-06-16
CN1103221A (zh) 1995-05-31
US5396505A (en) 1995-03-07
AU681656B2 (en) 1997-09-04
CA2126743A1 (en) 1995-01-07
EP0637881A2 (en) 1995-02-08
JP2622357B2 (ja) 1997-06-18
DE69433155D1 (de) 2003-10-23
KR950004796A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
KR880002657B1 (ko) 데이타 처리 시스템에서 메모리 매핑(mapping)방법
EP0468823B1 (en) Computer data routing system
US5313624A (en) DRAM multiplexer
US5056013A (en) In-circuit emulator
JPH06348642A (ja) マルチプル・バス・ネットワークの初期化方法及びその装置
AU615688B2 (en) State machine checker
JPH05197582A (ja) 動的再構成が可能な多数決システムを有するフォールト・トレラント処理装置
JPS63102098A (ja) 集積回路
JPH039492B2 (ko)
US4962501A (en) Bus data transmission verification system
KR0177197B1 (ko) 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬
EP0383899B1 (en) Failure detection for partial write operations for memories
US5440724A (en) Central processing unit using dual basic processing units and combined result bus and incorporating means for obtaining access to internal BPU test signals
US5132973A (en) Testable embedded RAM arrays for bus transaction buffering
US10719387B2 (en) Memory interface with tamper-evident features to enhance software security
EP0251686B1 (en) Method and apparatus for sharing information between a plurality of processing units
US5541934A (en) Apparatus, systems and methods for isolating faults during data transmission using parity
JP2841456B2 (ja) データ転送方法及びデータバッファ装置
US7401271B1 (en) Testing system and method of using same
EP0436123A2 (en) Interrupt generating for single-bit memory errors
JPH05189296A (ja) 単一のビットメモリに対する同時書き込みアクセス装置
US20020120825A1 (en) Automatic detection and correction of relatively rearranged and/or inverted data and address signals to shared memory
JPH0421221B2 (ko)
JP3177975B2 (ja) １チップマイクロコンピュータ
JPH02212952A (ja) メモリアクセス制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20071114

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee