KR0172331B1 - 반도체 메모리장치의 모드선택회로 - Google Patents
반도체 메모리장치의 모드선택회로 Download PDFInfo
- Publication number
- KR0172331B1 KR0172331B1 KR1019950061224A KR19950061224A KR0172331B1 KR 0172331 B1 KR0172331 B1 KR 0172331B1 KR 1019950061224 A KR1019950061224 A KR 1019950061224A KR 19950061224 A KR19950061224 A KR 19950061224A KR 0172331 B1 KR0172331 B1 KR 0172331B1
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- memory device
- semiconductor memory
- mode selection
- predetermined
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야:
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 소정의 내부회로동작으로 모드변경이 가능한 반도체 메모리 장치의 모드 선택 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
종래 기술에 의한 모드 선택 방법에는 다음과 같은 다수의 문제점을 수반하게 된다. 첫째, 상기와 같은 모드 선택 방법은 반도체 제조 공정중 모드 선택 과정이 추가 되므로써 상기 반도체 메모리 장치의 제조 단가를 상승시키게 된다. 둘째, 상기 모드선택작업은 웨이퍼 상태에서만 가능한 것으로 패키지 조립 후에는 불가능 하다. 따라서 패키지 상태에서 모드의 변경은 불가능 하게 된다. 셋째, 모드 선택을 수행한 완료된 패키지는 더 이상의 조작이 불가능 하므로 재고의 위험이 항상 존재한다. 이와 같은 반도체 메모리장치에서 제1모드 예를 들면, 패스트페이지모드 동작을 실행하다가 제2모드 예를 들어, 익스텐디드 데이터아웃모드의 동작을 실행하고자 할 경우, 이러한 모드 전환은 불가능 하게 된다. 위와 같은 문제점을 해소하여 제조 단가를 줄이고, 패키지 상태에서 모드 전환이 가능한 반도체 메모리 장치를 구현하는 것이 본 발명의 과제이다.
3. 발명의 해결방법의 요지:
소정의 모드 동작을 실행하기 위한 입력신호를 입력하여 상기 소정의 모드에 해당하는 전압 레벨을 감지하는 전압 디텍터와, 상기 소망하는 모드를 나타내는 신호를 출력하는 타이밍 발생기와 상기 전압 디텍터의 출력과 타이밍 발생기의 출력을 논리 조합하여 소정의 모드를 지정하는 모드 선택신호를 출력하는 모드 선택기구를 구비하며, 소정의 모드 동작을 명령하는 신호 입력시 기존의 제1 모드 동작을 멈추고 상기 소망하는 제2모드를 선택할수 있음을 특징으로 하는 반도체 메모리 장치의 모드 선택회로를 발명하므로써 상기 과제를 달성하게 된다.
4. 발명의 중요한 용도:
패키지 상태에서 모드 변경이 가능한 반도체 메모리 장치
Description
제1도는 본 발명의 실시예에 따른 수퍼전압 디텍터의 회로도.
제2도는 본 발명의 실시예에 따른 타이밍 발생기의 회로도.
제3도는 본 발명의 실시예에 따른 모드 선택기의 회로도.
제4도는 제1도 내지 제3도에 따른 동작 타이밍도.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 소정의 내부 회로 동작으로 모드 변경이 가능한 반도체 메모리 장치의 모드 선택 회로에 관한 것이다.
반도체 메모리 장치가 점차 고집적화, 저전력화, 다기능화되어 가면서 시스템 사용자들의 요구도 다양해 지고 있다. 이러한 요구에 대응하기 위해서는 각 디바이스마다 각기 다른 모드로 동작하는 디바이스를 생산해야 하므로 생산성 및 재고 관리에 어려움이 따르게 된다. 이러한 어려움을 해결하기 위하여, 반도체 메모리 장치를 한 모드로 동작되도록 생산한 뒤 간단한 작업에 의해 여러 가지 다양한 모드로 전환될 수 있도록 설계하고, 이러한 모드 전환을 패키지 조립의 바로 앞 단계에서 고정 시키게 된다. 이에 따라 조립의 전단계에서 소망하는 하나의 모드 동작을 수행하는 반도체 메모리장치를 사용할수 있게 된다. 이와 같은 모드 선택 방법은 몇가지로 나눌수 있다. 대표적인 두가지 방법을 설명하면 다음과 같다. 반도체 제조 공정중에 메탈옵션(metal option)을 이용하여 각 모드마다 서로 다른 매스크를 사용하는 방법이 그 첫 번째 방법이다. 그 두 번째 방법은 특정 모드로 진입할 수 있도록 휴즈를 설치하여 필요한 모드의 경우에 따라 상기 휴즈를 컷팅하여 버리는 휴즈 블로잉(fuse blowing)방법이다.
그러나 상기와 같은 모드선택방법에는 다음과 같은 다수의 문제점을 수반하게 된다. 첫째, 상기와 같은 모드 선택 방법은 반도체 제조 공정중 모드 선택과정이 추가되므로써 상기 반도체 메모리 장치의 제조 단가를 상승시키게 된다. 둘째, 상기 모드선택작업은 웨이퍼상태에서만 가능한 것으로 패키지 조립후에는 불가능하다. 따라서 패키지 상태에서 모드의 변경은 불가능 하게 된다. 셋째, 모드 선택을 수행한 완료된 패키지는 더 이상의 조작이 불가능하므로 재고의 위험이 항상 존재한다. 이와 같은 반도체 메모리장치에서 제1모드 예를 들면, 패스터페이지모드 동작을 실행하다가 제2모드 예를 들어, 익스텐디드 데이터아웃모드의 동작을 실행하고자 할 경우, 이러한 모드전환은 불가능하게 된다.
따라서 본 발명의 목적은 제조단가를 낮춘 반도체 메모리장치를 제공하는데 있다.
본 발명의 다른 목적은 테스트동작시 패키지상태에서 각 모드별 동작이 실행 가능한 반도체 메모리 장치의 모드선택회로를 제공하는데 있다.
본 발명의 또 다른 목적은 다양한 테스터 동작에 따른 모드 선택을 회로 내부적으로 수행하므로써 시장변화에 탄력적으로 적응가능한 반도체 메모리장치의 모드선택회로를 제공하는데 있다.
상기 본 발명의 목적들을 달성하기 위하여 본 발명에 따른 반도체 메모리 장치의 모드선택회로는,
소정의 모드동작을 실행하기 위한 입력신호를 입력하여 상기 소정의 모드에 해당하는 전압레벨을 감지하는 전압디텍터와,
상기 소망하는 모드를 나타내는 신호를 출력하는 타이밍 발생기와,
상기 전압디텍터의 출력과 타이밍발생기의 출력을 논리조합하여 소정의 모드를 지정하는 모드 선택신호를 출력하는 모드선택기를 구비하며,
소정의 모드 동작을 명령하는 신호 입력시 기존의 제1모드 동작을 멈추고 상기 소망하는 제2모드를 선택할수 있음을 특징으로 한다.
이하 첨부된도면을 사용하여 본 발명에 따른 반도체 메모리 장치의 모드 선택회로에 대한 바람직한 실시예를 설명하겠다.
제1도는 본 발명의 실시예에 따른 슈퍼전압 디텍터의 회로도이다.
제1도를 참조하면, 전원전압단자와 소정의 노드 N1사이에는 다이오드 접속된 엔모오스 트랜지스터(14)의 채널양단이 접속된다. 외부어드레스 단자 Ai와 상기 노드 N1 사이에는 다이오드 접속된 엔모오스 트랜지스터들(10, 12)이 직렬로 접속된다. 상기 소정의 노드 N1과 접지전압단자 사이에는 피모오스 트랜지스터(16)와 엔모오스 트랜지스터들(18, 20)이 직렬로 접속된다. 상기 피모오스 트랜지스터(16)와 엔모오스 트랜지스터들(18, 20)의 게이트들은 전원전압단자 VCC에 공통으로 접속된다. 피모오스 트랜지스터(16)와 엔모오스 트랜지스터(18)의 드레인접속점은 인버터(22)의 입력단과 접속된다. 상기 인버터(22)의 출력단은 인버터(24)의 입력단과 접속되고, 상기 인버터(24)의 출력단으로 수퍼 전압 øSVA이 출력된다.
제2도는 본 발명의 실시예에 다른 타이밍 발생기의 회로도이다.
제2도를 참조하면, 컬럼어드레스 스트로브 신호에 동기되는 매스터클럭 øC는 인버터(26)의 입력단과 낸드 게이트(30)의 제1입력단 및 낸드게이트(36)의 제2입력단에 공통으로 접속된다. 상기 인버터(26)의 출력단은 인버터(26)의 입력단과 접속되고, 상기 인버터(28)의 출력단은 상기 낸드게이트(36)의 제1입력단과 접속된다.. 라이트 인에이블 신호에 동기되는 라이트 신호 øEWDC는 낸드게이트(32)의 제2입력단에 접속된다. 로우어드레스 스트로브신호에 동기되는 매스터클럭 øR은 인버터(34)의 입력단에 접속된다. 상기 인버터(34)의 출력단은 상기 낸드게이트(32)의 제3입력단과 상기 낸드게이트(36)의 제4입력단에 공통으로 접속된다. 상기 낸드게이트(30)의 출력단은 상기 낸드게이트(36)의 제3입력단 및 상기 낸드게이트(32)의 제1입력단에 공통으로 접속된다. 상기 낸드게이트(32)의 출력단은 상기 낸드게이트(30)의 제2입력단과 접속된다. 상기 낸드게이트(36)의 출력단은 인버터(38)의 입력단과 접속되고, 상기 인버터(38)의 출력단에서는 øWBC가 출력된다.
제3도는 본 발명의 실시예에 따른 모드 선택기의 회로도이다.
제3도를 참조하면, 제1도 및 제2도의 출력인 슈퍼전압 øSVA와 øWBC 는 낸드게이트(42)의 두 입력단에 접속된다. 상기 낸드게이트(42)의 출력단은 전송게이트(44)의 입력단과 접속되고, 상기 전송게이트(44)의 출력단은 인버터(46)의 입력단과 인버터(48)의 출력단에 공통으로 접속된다. 상기 인버터 (46)의 출력단은 상기 인버터(48)의 입력단 및 인버터(50)의 입력단에 공통으로 접속된다. 상기 인버터(50)의 출력단은 인버터(52)의 입력단과 접속된다. 상기 인버터(46)의 출력단과 상기 인버터(48)의 출력단은 상기 전송게이트(44)의 두 제어전극에 각각접속된다. 상기 전송게이트(44)의 출력단과 상기 인버터 (46)의 입력단사이의 노드에는 소오스가 전원전압단자 VCC에 접속되고, 게이트가 파워업전압 VCCH에 접속된 피모오스 트랜지스터(40)의 드레인이 접속된다. 상기 인버터(52)의 출력단에서는 모드선택신호 øMODE가 출력된다.
제4도는 상기 제1도 내지 제3도에 따른 동작타이밍도이다.
제1도의 경우, 초기상태에서 다이오드 접속된 엔모오스 트랜지스터(14)를 통하여 전달되는 전원전압에 의해 노드 N1은 소정의 전압레벨로 충전된다. 이때 전원전압단자가 게이트들에 접속된 피모오스 트랜지스터(16)과 엔모오스 트랜지스터들(18, 20)에 의해 상기 피모오스 트랜지스터(16)와 엔모오스 트랜지스터(18)의 드레인 접속점의 전압은 '로우' 상태가 된다. 이때 특정 핀(본 실시에에서는 어드레스입력핀을 사용하였다.)에 고전압을 외부에서 강제적으로 입력하여 상기 노드N1을 VCC+Vtp (여기서 Vtp 는 피모오스 트랜지스터(16)의 드레시홀드전압이다) 이상의 전압레벨로 충전시킨다. 따라서 상기 피모오스 트랜지스터(16)의 게이트-소오스전압 Vgs에 의해 상기 피모오스 트랜지스터(16)은 도통된다. 이렇게 되면, 상기 피모오스 트랜지스터(16)와 엔모오스 트랜지스터(18)의 드레인 접속점은 '하이' 상태가 된다. 따라서 수퍼전압 øSVA는 '하이' 상태가 된다. 제2도의 경우, 컬럼어드레스 스트로브신호에 의해 동기되는 매스터클럭 øC가 '하이' 상태이고, 라이트 언에이블신호에 의해 동기되는 신호 øEWDC가 '하이' 상태이고, 로우어드레스 스트로브신호에 의해 동기되는 매스터클럭 øR이 '로우' 상태가 된다. 이에따라 낸드게이트(30)과 낸드게이트(32)의 출력레벨은 각각 '하이' 및 '로우' 상태가 된다. 따라서 낸드게이트(36)의 출력레벨은 '로우'가 되고, 최종적인 제어신호 øWBC은 '하이' 상태가 된다. 제3도의 경우, 초기에 파워업전압 VCCH가 '로우' 상태이므로 피모오스 트랜지스터(40)을 통하여 전송게이트 (44)의 출력단은 '하이' 상태로 충전된다. 따라서 인버터 (46)의 출력단과 인버터(48)의 출력단은 각각 '로우' 및 '하이' 상태가 된다. 여기서 상기 제1도 및 제2도의 출력들 즉, øSVA와 øWBC가 각각 '하이' 상태이므로 낸드게이트(42)의 출력은 '로우'가 된다. 이 상태에서 상기 낸드게이트(420의 출력단과 전송게이트 (44)의 출력단은 각각 '로우' 및 '하이' 레벨로써 레벨간의 충돌이 이루어 진다. 그러나, 상기 낸드게이트 (42)의 출력이 상기 전송게이트(44)의 출력보다 더 강력하게 만들어 지도록 설게하여, 상기 전송게이트(44)의 출력을 '로우' 상태로 만들게 된다. 따라서 최종적인 출력단에서 출력되는 모드선택신호 øMODE는 '하이' 상태가 되어 소망하는 모드 동작을 실행할수 있게 된다.
이상과 같은 회로에 의해 별도의 메탈옵션 및 휴즈옵션없이 모드동작이 실행가능한 반도체 메모리 장치가 구현된다. 따라서 상기 반도체 메모리장치의 제조단가는 낮출수 있게 된다. 또한, 패키지 상태에서 모드변경이 가능하므로써 시장변화에 탄력적으로 적응가능한 반도체 메모리 장치가 구현된다. 이러한 모드전환은 단순한 모드전환뿐 아니라 리프레시사이클을 가변적으로 변경하는 경우에도 적용할수 있음은 당분야에 통상의 지식을 가진 사람에게는 자명하다 할 것이다.
Claims (3)
- 반도체 메모리 장치의 모드선택회로에 있어서, 소정의 모드동작을 실행하기 위한 입력신호를 입력하여 상기 소정의 모드에 해당하는 전압레벨을 감지하는 전압디텍터와, 상기 소망하는 모드를 나타내는 신호를 출력하는 타이밍발생기와, 상기 전압디텍터의 출력과 타이밍 발생기의 출력을 논리 조합하여 소정의 모드를 지정하는 모드선택신호를 출력하는 모드선택기를 구비하며, 소정의 모드동작을 명령하는 신호입력시 기존의 제1모드동작을 멈추고 상기 소망하는 제2모드를 선택할수 있음을 특징으로 하는 반도체 메모리 장치의 모드 선택회로.
- 제1항에 있어서, 상기 제1모드 및 제2모드가 각각 패스트페이지모드와 익스텐디드 데이터아웃모드임을 특징으로 하는 반도체 메모리 장치의 모드선택회로.
- 제1항에 있어서, 상기 제1모드 및 제2모드가 각각 1킬로헤르쯔의 리프레시사이클과 4킬로헤르쯔의 리프레시사이클동작을 수행하는 모드임을 특징으로 하는 반도체 메모리장치의 모드선택회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061224A KR0172331B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 메모리장치의 모드선택회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061224A KR0172331B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 메모리장치의 모드선택회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051255A KR970051255A (ko) | 1997-07-29 |
| KR0172331B1 true KR0172331B1 (ko) | 1999-03-30 |
Family
ID=19445832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950061224A KR0172331B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 메모리장치의 모드선택회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172331B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465636B1 (ko) * | 1997-09-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 디램의 리프레쉬 제어회로 |
| KR100303346B1 (ko) * | 1997-12-31 | 2001-11-22 | 박종섭 | 반도체메모리소자의모드선택회로 |
-
1995
- 1995-12-28 KR KR1019950061224A patent/KR0172331B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970051255A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223675B1 (ko) | 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로 | |
| KR100215165B1 (ko) | 집적회로 | |
| KR100361658B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 | |
| KR0172331B1 (ko) | 반도체 메모리장치의 모드선택회로 | |
| KR100248350B1 (ko) | 메모리 장치용 휴즈 옵션 회로 | |
| KR0139889B1 (ko) | 플래쉬 메모리 장치 | |
| KR0167680B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| US6445558B1 (en) | Semiconductor integrated circuit device having pseudo-tuning function | |
| KR100362200B1 (ko) | 반도체메모리장치의 오토프리차지 회로 | |
| KR19990047433A (ko) | 반도체 장치의 입력 회로 | |
| KR100408684B1 (ko) | 스페셜 테스트 모드를 구현하는 회로 및 이를 이용하는반도체 메모리 장치 | |
| KR100313495B1 (ko) | 반도체메모리장치의동작모드결정회로 | |
| KR0172415B1 (ko) | 반도체 메모리 장치내의 외부입력신호 검출회로 | |
| KR19980034256A (ko) | 라이트 퍼 비트(wpb) 데이타 마스킹 회로를 포함하는 라이트 드라이버 회로 | |
| KR100265592B1 (ko) | 내부어드레스발생기 | |
| KR0132369B1 (ko) | 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법 | |
| KR0170309B1 (ko) | 반도체 장치의 출력단 버퍼 | |
| KR100223827B1 (ko) | 프로그래머블 출력버퍼회로 | |
| SU1737514A1 (ru) | Элемент пам ти | |
| KR100223668B1 (ko) | 반도체 메모리 장치 | |
| KR200187772Y1 (ko) | 딜레이타임 제어장치 | |
| KR100347535B1 (ko) | 파워 업 펄스 회로 | |
| KR100187670B1 (ko) | 어드레스 천이 검출회로 | |
| KR0172746B1 (ko) | 플래쉬 메모리 장치 | |
| KR19980025825A (ko) | 감지증폭기회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |