KR0172746B1 - 플래쉬 메모리 장치 - Google Patents

Abstract

본 발명은 낸드타입 플래쉬 메모리셀 스트링의 워드라인 와이드 프로그램 확인시 충분히 프로그램된 메모리셀 스트링의 비트라인을 전원전압 보다 높은 Vpc 전원전압으로 프리챠지 시키므로써, 셀의 동작특성을 향상 시킬수 있는 플래쉬 메모리 장치에 관한 것이다.

Description

플래쉬 메모리 장치

제1도는 종래의 플래쉬 메모리 장치의 회로도.

제2도는 본 발명에 따른 플래쉬 메모리 장치의 회로도.

제3도는 제1도 및 제2도의 메모리셀 스트링의 상세 회로도.

제4도는 제2도의 동작을 설명하기 위해 도시한 파형도.

* 도면의 주요부분에 대한 부호의 설명

11 : Y-디코더 12 내지 15 : 제1내지 제4 스위칭 수단

16 : 메모리셀 스트링 17 : 전압 스위칭회로

18 : 래치회로

본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 낸드 타입(NAND TYPE) 플래쉬 메모리셀 스트링의 워드라인 와이드(word line wide) 프로그램 확인시 충분히 프로그램된 메모리셀 스트링의 비트라인만을 전원전압(Vcc)보다 높은 Vpc 전원전압으로 프리챠지 시키도록 한 플래쉬 메모리 장치에 관한 것이다.

일반적으로 핫전자 주입에 의해 프로그램 되는 플래쉬 메모리장치에서 임의의 한 워드라인에 접속되어 있는 모든 각각의 메모리셀을 프로그램 혹은 언 프로그램(소거상태로 놔두는 것)하는 방법으로 한번에 프로그램할 수 있다. 이러한 프로그램 방법을 워드라인 와이드 프로그램이라 한다.

그러면, 종래의 낸드 타입 플래쉬 메모리셀 스트링의 워드라인 와이드 프로그램 확인 동작을 제1도를 통해 설명하면 다음과 같다.

예를 들어 제1도와 같은 회로가 한 워드라인에 접속되어 있는 메모리셀 수 만큼 필요하지만 설명의 편의를 위해 하나의 회로만 도시 하였다. 메모리셀 스트링의 프로그램 확인시 프리챠지(pre-charge)회로(1)에서 메모리셀 스트링의 모든 비트라인(BL)을 전원전압(Vcc)으로 프리챠지 시키게 된다. 이후, 리드 프리-콘디션(read pre-condition)회로(2)의 타이밍 펄스에 의해 센스앰프 및 서입(write)회로(3)에서 프로그램 확인 동작을 실시한다. 이때 선택된 메모리셀 스트링(4)의 메모리셀에 의해 비트라인(BL)이 디스챠지(discharge)될때, 고집적 낸드 타입 플래쉬 메모리셀의 비트 라인간의 접속(coupling)에 따라 인접한 비트라인간의 작은 피치(pitch)로 인해 안정적인 회로동작에 영향을 준다. 또한 리드 프리-콘디션 회로가 메모리셀 블록 각각의 비트라인에 접속되므로써, 칩 면적이 커지게 되는 단점이 있다.

따라서 본 발명은 낸드 타입 플래쉬 메모리셀 스트링의 워드라인 와이드 프로그램 확인시 충분히 프로그램된 메모리셀 스트링의 비트라인으로 전원전압(Vcc)보다 높은 Vpc 전원전압을 선택적으로 공급하도록 하므로써, 상기한 단점을 해소할수 있는 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.

상술한 목적을 달성하기위한 본 발명은 Y-디코더 신호에 따라 데이터 버스라인을 통해 입력되는 데이터의 공급을 스위칭 하는 Y-디코더와, 프로그램 인에이블신호에 따라 상기 Y-디코더를 통해 입력되는 데이터를 메모리셀 스트링의 비트라인으로 공급하는 제1 스위칭 수단과, 상기 메모리셀 스트링의 비트라인 전압 및 독출 인에이블바신호에 따라 전원전압의 공급을 스위칭 하는 제2 스위칭 수단과, 두개의 노드를 가지며 상기 제1, 제2 스위칭 수단 및 전압 스위칭회로의 동작에 따라 상기 각 노드에 서로 반전된 전압을 래치하는 래치회로와, 프리챠지 인에이블 신호에 따라 상기 전원전압 보다 높은 Vpc 전압공급을 스위칭 하는 제4 스위칭 수단과, 리드 프리-콘디션 인에이블신호에 따라 접지전압 공급을 스위칭 하는 제5 스위칭 수단으로 구성되는 것을 특징으로 한다.

본 발명에 의하면 예를들어 충분히 프로그램된 메모리셀 스트링의 비트라인으로 전원전압(Vcc)보다 높은 Vpc 전원전압을 선택적으로 공급하므로써, 안정적인 회로동작이 가능하다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제2도는 본 발명에 따른 플래쉬 메모리 장치의 회로도로서, 제3도 및 제4도를 통해 동작을 설명하면 다음과 같다.

플래쉬 메모리 장치의 워드라인 와이드 프로그램 및 프로그램 확인시 예를들어 제2도와같은 회로가 한 워드라인에 접속되어 있는 메모리셀 수 만큼 적어도 8 개가 필요하지만 설명의 편의를 위해 하나의 회로만 도시하였다.

먼저, 워드라인 와이드 프로그램시의 동작을 설명하기로 한다. 프리챠지 인에이블신호(PC) 및 프로그램 인에이블신호(P)는 하이(high)상태이다. 독출 인에이블신호(Rb)는 하이(high)상태이다. 메모리셀 스트링(16)의 분할선택신호(SS 및 SSS)는 하이상태이고, 리드 프리-콘디션(read pre-condition) 인에이블신호(RPC)는 로우상태이다. 이때 Y-디코더 신호(Yi)에 의해 턴온(turn on)되는 Y-디코더(11)의 NMOS 트랜지스터(N1)를 통해 데이터 버스라인(DB)으로부터 로우상태의 데이터가 노드(K1)로 공급된다. 이후, 상기 프로그램 인에이블신호(P)를 입력으로 하는 제1 스위칭 수단(12)의 NMOS 트랜지스터(N5)가 턴온되어 메모리셀 스트링(16)의 비트라인(BL)으로 상기 노드(K1)의 전압이 공급 된다. 상기 리드 프리-콘디션 인에이블신호(RPC)를 입력으로 하는 리드 프리-콘디션 회로인 제3 스위칭 수단(14)의 NMOS 트랜지스터(N3)는 턴오프된다. 상기 독출 인에이블바신호(Rb)를 입력으로 하는 제2 스위칭 수단(13)의 PMOS 트랜지스터(P2)가 턴오프되는 반면에, 상기 메모리셀 스트링(16)의 비트라인(BL)를 입력으로 하는 제2 스위칭 수단(13)의 NMOS 트랜지스터(N6)도 턴오프(turn off)된다. 또한, 상기 프리챠지 인에이블신호(PC)를 입력으로 하는 제4 스위칭 수단(15)의 PMOS 트랜지스터(P1)는 턴오프(turn off)된다. 이때 전압 스위칭회로(17)의 프로그램시 드레인전압을 전원으로하는 래치회로(18)의 인버터(11및 12)에 의해 노드(K1 및 K2)의 전위는 로우 및 하이상태로 래치된다.

따라서, 노드(K1)의 전위는 로우상태, 노드(K2)의 전위는 하이상태로 각각 래치되어 메모리셀 스트링(16)에 대해 워드라인 와이드 프로그램을 실시하게 된다.

한편, 프로그램 알고리즘에 의한 후속 모드인 프로그램 확인시의 동작 및 리드 온리(read only)동작을 설명하면 다음과 같다.

먼저, 비트라인(BL)을 프리챠지 하기위한 동작을 설명하면 다음과 같다. 독출 인에이블바신호(Rb)는 하이상태이다. 프리챠지 인에이블신호(PC)는 하이상태에서 로우상태로 된다. Y-디코더 신호(Yi) 및 리드 프리-콘디션 인에이블신호(RPC)는 로우상테에서 하이상태로 된다. 즉, 상기 메모리 셀 스트링의 비트라인(BL)을 프리챠지 하기위해 상기 Y-디코더 신호(Yi) 및 리드 프리-콘디션 인에이블신호(RPC)는 임의의 시간(△t)동안 하이상태를 유지하게 된다. 메모리셀 스트링(16)의 분할선택신호(SS 및 SSS)는 로우상태이다(제4도의 T1에서 T2시간). 상기 리드 프리-콘디션 인에이블 신호(RPC)를 입력으로 하는 리드 프리-콘디션회로인 제3스위칭 수단(14)의 NMOS 트랜지스터(N3)는 턴온 된다. 상기 Y-디코더 신호(Yi)를 입력으로 하는 Y-디코더(11)의 NMOS 트랜지스터(N1)는 턴온 된다. 이때 상기 프리 챠지 인에이블신호(PC)를 입력으로하는 제4 스위칭 수단(15)의 PMOS 트랜지스터(P1)가 턴온되어 전원전압(Vcc)보다 높은 전압(Vpc)을 상기 메모리셀 스트링(16)의 비트라인(BL)으로 공급된다. 그러므로 상기 메모리셀 스트링(16)의 비트라인(BL)전압은 하이상태로 프리챠지 된다. 상기 프로그램 인에이블신호(P)를 입력으로하는 제1 스위칭 수단(12)의 NMOS 트랜지스터(N5)는 턴오프 된다. 이때, 상기 독출 인에이블바신호(Rb)를 입력으로하는 제2 스위칭 수단(13)의 PMOS 트랜지스터(P2)는 턴온되는 반면에, 상기 메모리셀 스트링(16)의 비트라인(BL)을 입력으로하는제2 스위칭 수단(13)의 NMOS 트랜지스터(N6)는 턴오프 된다. 따라서 전압 스위칭회로(17)에 의해 래치회로(18)의 각 노드(K1 및 K2)는 로우 및 하이상태로 래치된다.

즉, 상기 래치회로(18)의 각 노드(K1 및 K2)는 로우 및 하이상태로 래치시키고, 상기 메모리셀 스트링(16)의 비트라인(BL)을 전원전압(Vcc)보다 높은 전압(Vpc)으로 프리챠지 시키게 된다.

이후, 비트라인(BL)의 프리챠지 동작이 종료될 때(제4도의 T2에서 T3시간), 독출 인에이블바신호(Rb)는 하이상태를 유지하며, 프리챠지 인에이블신호(PC) 및 상기 메모리셀 스트링(16)의 분할선택신호(SS 및 SSS)는 로우상태에서 하이상태로 된다. 상기 Y-디코더 신호(Yi) 및 리드 프리-콘디션 인에이블신호(RPC)는 하이상태로 유지한다.

이때 상기 메모리셀 스트링(16)의 프로그램 상태가 충분히 프로그램 되지 않은 상태(즉, 소거상태)일 경우, 상기 메모리셀 스트링(16)을 통해 전류가 흐르게 되어, 상기 메모리셀 스트링(16)의 비트라인(BL)이 하이상태에서 로우상태로 디스챠지 된다(제4도의 T2 에서 T3시간의 B). 반대로 상기 메모리셀 스트링(16)의 프로그램 상태가 충분히 프로그램된 상태일 경우에는 상기 메모리셀 스트링(16)을 통해 흐르는 전류가 차단되어, 상기 메모리셀 스트링(16)의 비트라인(BL)이 하이상태로 프리챠지 된다(제4도의 T2에서 T3시간의 A).

이후, 상기 독출 인에이블바신호(RB)를 하이상태에서 로우상태(제4도의 T4에서 T5시간)로 하여 프로그램 확인 동작을 실시하게 된다. 이때, 상기 Y-디코더 신호(Yi) 및 리드 프리-콘디션 인에이블 신호(RPC)는 하이상태에서 로우상태로 한다.

먼저, 상기 메모리셀 스트링(16)의 프로그램 상태가 충분히 프로그램 되지 않은 상태(즉, 소거상태)의 동작을 설명하면 다음과 같다.

상기 메모리셀 스트링(16)을 통해 전류가 흐르게 되어, 상기 메모리셀 스트링(16)의 비트라인(BL)이 하이상태에서 로우상태로 된다. 그러므로 상기 독출 인에이블바신호(Rb)를 입력으로하는 상기 제2 스위칭 수단(134)의 PMOS 트랜지스터(P2)는 턴온 되는 반면에, 상기 메모리셀 스트링(16)의 비트라인(BL)을 입력으로 하는 제2 스위칭 수단(13)의 NMOS 트랜지스터(N6)는 턴오프 된다. 그러므로 상기 전압 스위칭회로(17)의 프로그램 확인시 드레인전압에 의해 상기 래치회로(17)의 노드(K1 및 K2)는 로우 및 하이상태로 래치된다.

즉, 상기 메모리셀 스트링(16)의 메모리셀중 어느한 셀이라도 프로그램이 안되어 있으면, 상기 노드(K1 및 K2)의 전위를 로우 및 하이상태로 각각 래치시켜 상기 메모리셀 스트링(16)의 비트라인(BL)은 디스챠지되어 충분히 프로그램 될때까지 프로그램 동작을 실시하게 된다.

반대로, 상기 메모리셀 스트링(16)의 프로그램 상태가 충분히 프로그램된 상태일 경우에는 상기 메모리셀 스트링(16)을 통해 흐르는 전류가 차단되어 상기 메모리셀 스트링(16)의 비트라인(BL)이 하이상태로 프리챠지된다. 이때 상기 메모리셀 스트링(16)의 비트라인(BL) 및 상기 독출 인에이블바신호(Rb)를 각각 입력으로하는 상기 제2 스위칭 수단(13)의 NMOS 트랜지스터 및 PMOS 트랜지스터(N6 및 P2)는 턴온된다. 그러므로 상기 노드(K1)는 하이상태로 된다. 이때 상기 전압 스위칭회로(17)의 전원전압(Vcc)을 입력으로하는 인버터(I1)를 통해 상기 노드(K2)의 전위는 하이상태로 래치된다.

즉, 상기 메모리셀 스트링(16)이 충분히 프로그램 되었을 경우에는 상기 노드(K1 및 K2)의 전위를 하이 및 로우상태로 반전시키고, 상기 메모리셀 스트링(16)의 비트라인(BL)을 프리챠지 시키므로써, 다음의 프로그램 동작시 상기 메모리셀 스트링(16)은 더 이상 프로그램 되지 않게 된다.

한편, 리드 프리-콘디션 회로인 제3 스위칭 수단(14)은 리드 프리-콘디션 인에이블 신호(RPC)가 하이상태로 될 때, NMOS 트랜지스터(N3)가 턴온되어 상기 Y-디코더(11)를 통해 상기 래치회로(18)의 두 노드(K1 및 K2)를 로우 및 하이상태로 프리-콘디션 시켜주게 된다.

이후, 독출 인에이블바신호(Rb)가 로우상태에서 하이상태로 될 때(제4도의 T5시간), 상기 메모리셀 스트링에 대해 워드 와이드 프로그램 동작을 종료하게 된다.

상술한 바와같이 본 발명에 의하면 낸드타입 플래쉬 메모리셀 스트링의 워드라인 와이드 프로그램 확인시 충분히 프로그램된 메모리셀 스트링의 비트라인을 전원전압 보다 높은 Vpc 전원전압으로 프리챠지 시키므로써, 전원전압으로 인한 인접된 비트라인간의 영향이 제거되며, 회로구성이 간단하여 셀의 동작특성 및 신뢰성 향상에 탁월한 효과가 있다.

Claims (5)

1. Y-디코더 신호에 따라 데이터 버스라인을 통해 입력되는 데이터의 공급을 스위칭 하는 Y-디코더와, 프로그램 인에이블신호에 따라 상기 Y-디코더를 통해 입력되는 데이터를 메모리셀 스트링의 비트라인으로 공급하는 제1 스위칭 수단과, 상기 메모리셀 스트링의 비트라인 전압 및 독출 인에이블바신호에 따라 전원전압의 공급을 스위칭 하는 제2 스위칭 수단과, 두개의 노드를 가지며 상기 제1, 제2 스위칭 수단 및 전압 스위칭회로의 동작에 따라 상기 각 노드에 서로 반전된 전압을 래치하는 래치회로와, 프리챠지 인에이블신호에 따라 상기 전원전압 보다 높은 Vpc 전압공급을 스위칭 하는 제4스위칭 수단과, 리드 프리-콘디션 인에이블신호에 따라 접지전압 공급을 스위칭 하는 제5 스위칭 수단으로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
2. 제1항에 있어서, 상기 제1 스위칭 수단은 상기 래치회로의 노드 K1 및 상기 메모리셀 스트링의 비트라인간에 접속되며, 상기 프로그램 인에이블신호를 입력으로 하는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
3. 제1항에 있어서 상기 제2 스위칭 수단은 상기 래치회로의 노드 K1 및 전원단자 간에 직렬로 접속되며, 메모리셀 스트링의 비트라인 전압 및 독출 인에이블바신호를 각각 입력으로하는 PMOS 트랜지스터 및 NMOS 트랜지스터로 구성되는 것을 특징으로하는 플래쉬 메모리 장치.
4. 제1항에 있어서, 상기 제3 스위칭 수단은 데이터 버스라인 및 접지간에 접속되며, 리드 프리-콘디션 인에이블신호를 입력으로 하는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
5. 제1항에 있어서, 상기 제4 스위칭 수단은 Vpc 전원단자 및 상기 메모리셀 스트링의 비트라인 간에 접속되며, 프리챠지 인에이블신호를 입력으로 하는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.