KR0132369B1 - 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법 - Google Patents
반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법Info
- Publication number
- KR0132369B1 KR0132369B1 KR1019940027048A KR19940027048A KR0132369B1 KR 0132369 B1 KR0132369 B1 KR 0132369B1 KR 1019940027048 A KR1019940027048 A KR 1019940027048A KR 19940027048 A KR19940027048 A KR 19940027048A KR 0132369 B1 KR0132369 B1 KR 0132369B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- clock
- signal
- level
- sensing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
본 발명은 소정의 입력신호를 입력하여 정형화된 출력신호로서 발생하는 반도체집적 장치버퍼에 있어서, 페이지 모드 사이클 시간을 감지하여 사이클 시간의 장단을 감지하여 그에 상응하는 감지클럭을 발생하는 페이지 모드 사이클 감지수단과, 전원전압과 소정의 레벨 감지노드 사이에 연결되며 상기 감지클럭에 대응하여 전류의 양이 제어되는 제1도전성 경로와, 상기 레벨 감지노드와 접지 전압사이에 연결되며 상기 감지클럭에 대응하여 전류의 양이 제어되는 제2도전성 경로를 구비하여, 상기 감지클럭에, 대응하여 상기 입력신호의 입력 레벨을 제어함을 특징으로 한다. 본 발명에 의하여 전원전압 잡음 및 접지전압 잡음에 대하여 안정된 동작을 수행할 수 있을 뿐만 아니라, 페이지 모드 사이클 시간을 장단을 감지하여 전원전압 잡음 및 접지전압 잡음에 의한 입력 레벨의 변화를 보상하여 줄 수 있는 효과가 있다.
Description
제1도는 종래의 기술에 의한 데이터 입력버퍼를 보이는 도면.
제2도는 본 발명에 의한 데이터 입력버퍼를 보이는 도면.
제3는 제2도에 따른 페이지 모드 사이클 감지기의 구체 회로를 보이는 도면.
제4(a)도 및 제4(b)도는 제3도에 따른 동작 타이밍도를 보이는 도면.
본 발명은 반도체집적 장치에 관한 것으로, 특히 전원전압 잡음 및 접지전압 잡음에 대하여 안정하게 동작하는 반도체집적 장치의 데이터 입력버퍼 및 그 입력에 버퍼링 방법에 관한 것이다.
반도체집적 장치에서는 외부로부터 입력되는 TTL(transistor-transistor logic) 레벨의 입력신호를 씨모오스(complementary metal oxide semiconductor) 레벨의 신호로 변환시키기 위한 데이터 입력버퍼들이 핀마다 구비되어 있다. 반도체집적 장치의 외부에서 인가되는 어드레스 신호 및 각종 제어신호들을 정확하게 버퍼링하기 위해서는 데이터 입력 버퍼의 동작 안정성이 요구된다.
일반적으로, 데이터 입력버퍼에서는 외부에서 들어오는 TTL 레벨의 신호로부터 소정의 논리상태를 결정하기 위한 입력 트립 포인트 레벨(trip point level, switching point level이라고도 함)이 설정되어 있다. 이는 데이터 입력버퍼를 구성하는 씨모오스 트랜지스터의 채널 사이즈에 따라 결정된다. 그러나, 이러한 입력트립 포인트 레벨을 불안하게 만드는 요인, 예를들어 전원전압 잡음 및 접지전압 잡음등으로 인하여 데이터 입력버퍼의 신뢰성을 저하시키는 결과를 초래할 수 있다.
오늘날, 반도체집적 장치에 있어서, 고속의 리이드 및 라이트 동작을 위한 동작 모드로서 패스트 페이지 모드 (Fast Page Mode), 스태틱 칼럼 페이지 모드(Static Column Page Mode), 하이퍼 페이지 모드(Hyper Page Mode)등이 있다. 이들 동작은 모두 로우 어드레스에 의하여 선택되는 워드라인에 대하여 컬럼 어드레스 스트로브 신호만을 토글(toggle) 시킨 후 칼럼 어드레스만을 변화시키면서 데이터의 리이드 및 라이트 동작을 반복하게 된다.
이와 같은 페이지 모드 동작시, 그 사이클 시간이 짧을수록 디바이스의 특성은 저하하게 된다. 이는 매우 짧은 사이클 내에서 주변회로와 데이터 출력 버퍼등이 반복적으로 동작하게 됨에 따라 전원전압 잡음 및 접지전압 잡음등을 유발시켜 주변회로의 특성에 변화를 주기 때문이다. 이러한 전원전압 잡음 및 접지전압 잡음으로 인하여 데이터 입력버퍼의 영향이 가장 크게 나타나며, 왜냐하면 이는 TTL 레벨의 입력신호를 씨모오스 레벨의 출력신호로 변환시키는 회로 특성에 기인한다. 데이터 입력버퍼의 특성 변화는 곧 디바이스의 오동작을 유발하여 디바이스 오동작을 발생하는 주요한 요인이 된다.
제1도는 종래의 기술에 의한 데이터 입력버퍼를 보이는 도면이다. 제1도에 도시된 데이터 입력버퍼는 TTL 레벨을 가지는 입력신호 VIN의 상태를 감지하는 감지부 45와, 감지부 45의 출력신호를 구동하기 위한 구동부 50으로 구성되어 있다.
제1도의 데이터 입력버퍼에 있어서, 감지부 45는 저항 5와, 항사 턴온 상태에 있는 피모오스 트랜지스터 10과, TTL 레벨의 입력신호가 각각의 게이트 단자로 입력되는 피모오스 트래지스터 15 및 엔모오스 트랜지스터 20, 25를 구비하고 있다. 엔모오스 트랜지스터 30은 데이터 입력버퍼의 스위칭 속도를 증가하기 위하여 사용된다. 감지부 45의 구성에 있어서, 직렬로 연결된 피모오스 트랜지스터 15 및 엔모오스 트랜지스터 20, 25는 통상적으로 쉬미트 트리거 (Schimit trigger)회로로 불리운다. 한편, 피모오스 트랜지스터 15 및 엔모오스 트랜지스터 20, 25의 채널의 사이즈비(size ratio, Wp/Wn)에 의해 데이터 입력버퍼의 트립 포인트 레벨이 결정된다. 구동부 50은 인버터 35. 40으로 구성되어 레벨 감지 노드 N1에 설정되는 신호를 구동하여 최종 출력신호 VOUT을 칩 내로 공급한다.
입력신호 VIN의 전위가 충분히 높은 경우, 엔모오스 트랜지스터 20, 25는 완전하게 턴온되어, 레벨 감지 노드 N1에는 논리 로우 상태의 전위가 설정된다. 레벨 감지 노드 N1에 설정된 논리 로우 상태의 출력신호는 구동부 50을 통하여 반도체집적 장치의 각 회로 공급된다. 입력신호 VIN의 전위가 충분히 낮은 경우, 피모오스 트랜지스터 15가 턴오프되어, 레벨 감지 노드에는 논리 하이 사태의 전위가 설정된다.
이를 더욱 상세하게 설명하면 다음과 같다. 입력전압 VIN의 전압이 0.8V 이하의 상태로 입력되는 경우, 피모오스 트랜지스터 15는 턴온되어 출력신호 VOUT은 논리 하이 상태를 가진다. 데이터 입력 버퍼가 동작하는 경우에 있어서, 피모오스 트랜지스터 10은 항상 턴온 상태에 있으므로, 피모오스 트랜지스터 15의 소오스 단자 S1에 설정되는 전압 VS1은 저항 5 및 피모오스 트랜지스터 10에 의해 소정 전압만큼 하강되어 있다. 피모오스 트랜지스터 15가 턴온되어 전류가 흐르면 피모오스 트랜지스터 15의 소오스 단자 S1에 설정되는 전압 VS1은 더욱 낮아진다. 그런, 전원전압 잡음등에 의하여 전원전압 VCC가 증가하게 되면 피모오스 트랜지스터 15의 소오스 단자 S1에 설정되는 전압 VS1은 상승하게 된다. 피모오스 트랜지스터 15의 소오스 단자 S1에 설정되는 전압 VS1이 증가하므로 피모오스 트랜지스터 15의 게이트-소오스 전압 ｜VIN-VS1｜ 커지고, 그 결과 레벨 감지 노드 N1에 나타나는 전압(입력 트립 마진)은 전원전압의 증가에 따라 상승한다. 즉, 전원전압 잡음등에 의한 피모오스 트랜지스터 15의 게이트-소오스 전압 ｜VIN-VS1｜이 커지므로, 입력 트립 마진이 확장되는 것이다.
결과적으로, 제1도에 도시된 데이터 입력버퍼에 있어서는 입력 레벨이 0.8V이하일때는 물론이고, 그보다 높은 레벨에서도 논리 로우 상태의 출력신호 VOUT이 출력된다. 전원전압 잡음에 의하여 전원전압 VCC가 비정상적으로 상승하는 경우에 있어서도 피모오스 트랜지스터 15의 입력 트립 마진이 커지는 것은 마찬가지이다. 기본적으로 피모오스 트랜지스터 15 및 엔모오스 트랜지스터 20의 채널의 사이즈비에 의해 데이터 입력버퍼의 입력 트립 마진이 결정되나, 전원 전압잡음등에 의하여 전원전압 VCC가 변동하는 경우, 피모오스 트랜지스터 15 및 엔모오스 트랜지스터 20의 게이트-소오스간 전압 및 드레인-소오스간 전압이 변화되어 동작이 불안정해지는 문제점이 있다.
마찬가지로, 전원전압 잡음에 의하여 전원전압 VCC가 하강하는 경우에도 이벽 트립 마진이 불안정해진다. 또한, 접지전압 잡음이 발생하는 경우에도 상술한 바와 같은 이유로 인하여 데이터 입력 버퍼의 동작이 불안정해짐은 용이하게 이해할 수 있을 것이다.
이상적으로 제1도에 도시된 바와 같은 데이터 입력버퍼는 일정한 전원전압 잡음 및 접지 전압이 유지되는 상황에서 동작을 하여 입력 레벨을 최적화시킬 수 있으나, 사이클이 매우 짧은 페이지 모드 사이클에서는 전원전압 잡음 및 접지전압 잡음등에 의하여 입력 레벨이 상당히 가변되어 디바이스의 오동작을 초래하는 문제점이 있다.
따라서, 본 발명의 목적은 전원전압 잡음 및 접지전압 잡음에 대하여 안정된 동작을 수행할 수 있는 반도체집적 장치의 데이터 입력버퍼 및 그 입력 버퍼링 방법을 제공함에 있다.
본 발명의 또 다른 목적은 페이지 모드 사이클 시간의 장단을 감지하여 전원 전압 잡음 및 접지전압 잡음에 의한 입력 레벨의 변화를 보상하여 줄 수 있는 반도체집적 장치의 데이터 입력 버퍼 및 그 입력 버퍼링 방법을 제공함에 있다.
이러한 본 발명의 목적은 소정의 입력신호를 입력하여 정형화된 출력신호로서 발생하는 반도체집적 장치의 입력버퍼에 있어서, 페이지 모드 사이클 시간을 감지하여 사이클 시간의 장단을 감지하여 그에 상응하는 감지 클럭을 발생하는 페이지 모드 사이클 감지수단과, 전원전압과 소정의 레벨 감지노드 사이에 연결되며 감지클럭에 대응하여 전류의 양이 제어되는 제1도전성 경로와, 레벨 감지노드와 접지전압 사이에 연결되며 감지클럭에 대응하여 전류의 양이 제어되는 제2도전성 경로를 구비하여, 감지클럭에 대응하여 입력신호의 입력 레벨을 제어함을 특징으로 하는 입력버퍼를 제공함으로써 달성된다.
본 발명의 또 다른 목적은 소정의 입력신호를 입력하여 정형화된 출력신호로서 발생하는 반도체집적 장치의 입력버퍼링 방법에 있어서, 페이지 모드 사이클 시간을 감지하여 사이클 시간의 장단을 감지하여 그에 상응하는 감지클럭을 발생하는 페이지 모드 사이클 감지 과정과, 전원전압과 소정의 레벨 감지노드 상이에 연결되며 감지클럭에 대응하여 전류의 양이 제어되는 제1도전 과정과, 레벨 감지노드와 접지전압 사이에 연결되며 감지클럭에 대응하여 전류의 양이 제어되는 제2도전 과정을 구비하여, 감지클럭에 대응하여 입력신호의 입력 레벨을 제어함을 특징으로 하는 방법을 제공함으로써 달성된다.
이하 본 발명을 첨부한 도면을 참조하여 더욱 상세하게 설명한다.
제2도는 본 발명에 의한 데이터 입력버퍼를 보이는 도면이다. 제2도에 도시된 데이터 입력버퍼는 로우 어드레스 스트로브 신호및 칼럼 어드레스 스트로브 신호을 입력하여 페이지 모드 사이클을 감지하여 감지클럭 CLK를 발생하는 페이지 모드 사이클 감지기 55와, 페이지 모드 사이클 감지기 55로부터 출력되는 감지클럭 CLK에 의해 제어 TTL레벨의 입력신호 VIN의 전압 레벨을 감지하는 감지부 45와, 감지부 45의 레벨 감지 노드 N2의 전위를 구동하는 구동부 50으로 구성된다.
이때, 감지부 45는 저항 5와, 항상 턴온 상태에 있는 피모오스 트랜지스터 10과, 각각의 게이트 단자로 입력신호 VIN 및 페이지 모드 사이클 감지기 55로부터 출력되는 감지클럭 CLK가 입력되며 채널이 공동으로 접속하는 한쌍의 피모오스 트랜지스터 55, 60과, 각각의 게이트 단자로 입력신호 VIN 및 페이지 모드 사이클 감지기 55로부터 출력되는 감지클럭 CLK가 입력되며 채널이 공통으로 접속하는 한쌍의 엔모오스 트랜지스터 65, 70과, 데이터 입력버퍼의 스위칭 속도를 증가시키기 위한 엔모오스 트랜지스터 30으로 구성된다.
제3도는 제2도에 다른 페이지 모드 사이클 감지기 55의 구체 회로를 보이는 도면이다. 제4(a)도 및 제4(b)도는 제3도에 다른 동작 파형도를 보이는 도면이다. 제3도 및 제4도를 참조하여 본 발명에 따른 페이지 모드 사이클 감지기의 구성 및 동작을 더욱 상세하게 설명한다. 제3도에 도시된 페이지 모드 사이클 감지기는 로우 어드레스 스트로브 신호및 칼럼 어드레스 스트로브 신호에 동기하여 발생하는 내부 클럭 ФR 및 ФC를 입력하는 입력부 205와, 입력부 205로부터 발생된 신호를 입력하여 지연한 후 오토 펄스를 발생하는 제1지연부 210과, 입력부 205 및 제1지연부 210으로부터 출력된 신호를 입력하여 펄스를 발생하는 제2지연부 220과, 제2지연부 220에 접속하여 감지클럭 CLK를 발생하는 발생부 225로 구성되어 있다.
지연회로 D1은 감지할 사이클 시간을 결정하며 인버터의 수를 제어하여 지연 시간을 제어할 수가 있다. 내부클럭 Ф에 상응하여 발생되는 신호 A는 오토 펄스 형태로 발생되며, 신호 A는 페이지 모드 사이클 감지기의 주요 신호원이 된다. 신호 A는 지연회로 D2를 통하여 지연된 후 신호 B를 발생하며, 신호 A 및 신호 B는 NOR게이트 155에 입력된 후 신호 C를 발생한다. 또한, 신호 B는 지연회로 D3를 통하여 지연된 후 신호 D를 발생하며, 내부클럭 ФC 및 신호 D는 NOR 게이트 170에 입력된 후 전송 게이트 180으로 전달된다. 이때, NOR게이트 155으로부터 출력된 신호 C는 전송 게이트 180의 피모오스 게이트로 입력되며, 인버터 175를 통하여 반전된 후 전송 게이트 180의 엔모오스 게이트로 입력되어, NOR 게이트 170의 출력신호를 발생부 225 내의 드라이버용 인버터 190에 전송하는 전송 구간을 결정하게 된다. 인버터 185 및 195로 구성된 래치 회로와 제어신호 PR에 의해 방전여부가 결정 되는 스위치용 엔모오스 트랜지스터 200은 사이클 시간 감지하여 감지클럭 CLK를 발생한 후 로우 어드레스 스트로브 신호에 의한 페이지 모드 동작이 종료하는 동안 감지클럭 CLK를 유지하기 위하여 필요하다. 로우 어드레스 스트로브 신호의 프리차아지 구간 동안 감지클럭 CLK는 논리 로우 상태로 리셋된다.
도시된 제3도의 페이지 사이클 감지회로와 제4(a)도 및 제4(b) 도의 타이밍도를 통하여 알 수 있는 바와 같이, 로우 어드레스 스트로브 신호가 인에이블되는 동안 연속적으로 천이를 하게 되는 칼럼 어드레스 스트로브 신호에 따른 페이지 사이클 시간의 장단을 감지하여 이들을 소정의 지연 경로를 통하여 감지클럭 CLK를 발생하는 구성이다.
제4(a)도는 사이클 시간이 짧은 경우로서 신호 C가 논리 하이 상태인 구간동안 내부 클럭 ФC와 신호 D에 의하여 NOR 게이트 170의 출력이 논리 하이 상태가 되어 감지클럭 CLK는 논리 하이 상태를 유지하게 된다.
제4(b)도는 사이클 시간이 긴 경우로서 신호 C가 논리 하이 상태인 구간 동안 내부클럭 ФC와 신호 D에 의하여 NOR게이트 170의 출력이 노리 로우 상태가 되어, 감지클럭 CLK는 논리 로우 상태를 유지하게 된다.
본 발명에 의한 데이터 입력버퍼의 동작을 첨부한 제 2도 내지 제4(a) 및 제 4(b)도를 참조하여 더욱 상세하게 설명한다.
먼저, 30나노초(nano-second) 이하의 짧은 사이클에서는 입력 레벨의 변화는 하이 입력 마진 VIH가 더 크게 변동하므로, 입력 레벨을 낮아지게 하는 구성이 요구된다. 즉, 짧은 사이클에서는 페이지 사이클 감지회로 55로부터 출력되는 감지클럭 CLK가 논리 하이 상태가 되어, 감지부 45의 피모오스 트랜지스터 60을 턴오프 시키고 엔모오스 트랜지스터 70을 턴온시켜 입력 레벨을 낮출 수 있다.
한편, 30나노초(nano-second)이상의 긴 사이클에서는 페이지 사이클 감지회로 55로부터 출력되는 감지클럭 CLK가 논리 로우 상태가 되어, 감지부 45의 피모오스 트랜지스터 60을 턴온시키고 엔모오스 트랜지스터 70을 턴오프시켜 입력 레벨을 원래대로 유지할 수가 있다.
입력 레벨의 변화는 데이터 입력버퍼에 구성되는 피모오스 트랜지스터 및 피모오스 트랜지스터의 턴온 저항비에 따라 결정되며, 저항비가 낮아지면 입력 레벨은 낮아진다.
즉, 도시된 바와 같은 구성에서 알수 있는 바와 같이 본 발명에서는 전원전압 VCC와 소정의 레벨 감지노드 N2 사이에 접속도는 피모오스 트랜지스터 10과, 채널이 공통으로 접속하는 피모오스 트랜지스터 55, 60이 구비되는 제1도전성 경로와, 감지 노드 N2와 접지전압 VSS 사이에 접속되는 채널이 공통으로 접속하는 엔모오스 트랜지스터 65, 70과, 엔모오스 트랜지스터 75가 구비되는 제2도전성 경로를 형성하여, 제1 및 제1도전성 경로를 통하여 흐르는 전류의 양을 페이지 모드 사이클 감지회로로부터 출력되는 감지클럭 CLK이 제어하는 구성임을 알 수 있다.
본 발명에 의하여 전원전압 잡음 및 접지전압 잡음에 대하여 안정된 동작을 수행할 수 있을 뿐만 아니라, 페이지 모드 사이클 시간의 장단을 감지하여 전원전압 잡음 및 접지전압 잡음에 의한 입력 레벨의 변화를 보상하여 줄 수 있는 효과가 있다.
Claims (10)
- 소정의 입력신호를 입력하여 정형화된 출력신호로서 발생하는 반도체집적 장치의 입력버퍼에 있어서, 페이지 모드 사이클 시간을 감지하여 사이클 시간의 장단을 감지하여 그에 상응하는 감지클럭을 발생하는 페이지 모드 사이클 감지회로(55)와, 전원전압과 소정의 레벨 감지노드 사이에 연결되며 상기 감지클럭에 대응하여 전류의 양이 제어되는 제1도전성 경로(10, 55, 60)와, 상기 레벨 감지노드와 접지전압 사이에 연결되며 상기 감지클럭에 대응하여 전류의 양이 제어되는 제2도전성 경로(65,70,75)를 구비하여, 상기 감지클럭에 대응하여 상기 입력신호의 입력 레벨을 제어함을 특징으로 하는 입력버퍼
- 제1항에 있어서, 상기 페이지 모드 사이클 감지회로는, 로우 어드레스 스트로브 신호 및 상기 로우 어드레스 스트로브 신호가 인에블되는 동안 연속적으로 천이하는 칼럼 어드레스 스트로브 신호에 대응하여 발생되는 내부클럭을 소정 시간 지연하여 상기 감지클럭을 발생하기 위해 입력부(205), 제1,2지연부 (210,220), 및 발생부(225)를 가짐을 특징으로 하는 입력버퍼.
- 제1항에 있어서, 상기 제1도전성 경로는, 게이트 단자로 상기 입력신호 및 상기 감지클럭이 각각 입력되며 채널이 공통으로 연결되는 제1 및 제2피모오스 트랜지스터(55,60) 및 상기 트랜지스터들의 공통 소오스단과 상기 전원전압간에 연결된 노말 턴온 동작용 트랜지스터(10)을 구비하며, 상기 제2도전성 경로는, 게이트 단자로 상기 입력신호 및 상기 감지클럭이 입력되는 제1 및 제2엔모오스 트랜지스터(65,70)와, 상기 엔모오스 트랜지스터들의 공통소오스단과 접지전압간에 연결되고 게이트 단자로 상기 입력신호가 인가되는 제3엔모오스 트랜지스터(75)를 구비함을 특징으로 하는 입력버퍼.
- 제3항에 있어서, 상기 사이클 사간이 짧은 경우, 상기 제2피모오스 트랜지스터(60)를 턴오프시키고 제2엔모오스 트랜지스터(70)를 턴온시킨 후 입력 레벨을 낮추고, 상기 사이클 시간이 긴 경우, 상기 제2피모오스 트랜지스터(60)는 턴온시키고 제2엔모오스 트랜지스터(70)를 턴오프시킨 후 입력 레벨을 원래대로 유지함을 특징으로 하는 입력버퍼.
- 제1항에 있어서, 상기 데이터 입력버퍼는 상기 레벨 감지노드에 설정되는 신호를 구동하기 위한 구동 수단(50)을 더 구비함을 특징으로 하는 입력버퍼.
- 소정의 입력신호를 입력하여 정형화된 출력신호로서 발생하는 반도체집적 장치의 입력버퍼링 방법에 있어서, 페이지 모드 사이클 시간을 감지하여 사이클 시간의 장단을 감지하여 그에 상응하는 감지클럭을 발생하는 페이지 모드 사이클 감지 과정과, 전원전압과 소정의 레벨 감지노드 사이에 연결되며 상기 감지클럭에 대응하여 전류의 양이 제어되는 제1도전 과정과, 상기 레벨 감지노드와 접지전압 사이에 연결되며 상기 감지클럭에 대응하여 전류의 양이 제어되는 제2도전 과정을 구비하여, 상기 감지클럭에 대응하여 입력신호의 입력 레벨을 제어함을 특징으로 하는 방법.
- 제6항에 있어서, 상기 페이지 모드 사이클 감지 과정은 로우 어드레스 스트로브 신호 및 상기 로우 어드레스 스트로브 신호가 인에블되는 동안 연속적으로 천이하는 칼럼 어드레스 스트로브 신호에 대응하여 발생되는 내부클럭을 소정시간 지연하여 상기 감지클럭을 발생함을 특징으로 하는 방법.
- 제6항에 있어서, 상기 제1도전 과정은 게이트 단자로 상기 입력신호 및 상기 감지클럭이 각각 입력되며 채널이 공통으로 접속하는 제1 및 제2피모오스 트랜지스터 동작 과정을 구비하며, 상기 제2도전 과정은 게이트 단자로 상기 입력신호 및 상기 감지클럭이 입력되는 제1 및 제2엔모오스 트랜지스터 동작 과정과, 게이트 단자로 상기 입력신호가 인가되는 제3엔모오스 트랜지스터 동작 과정을 구비함을 특징으로 하는 방법.
- 제8항에 있어서, 상기 사이클 시간이 짧은 경우, 상기 제2피모오스 트랜지스터를 턴오프시키고 제2엔모오스 트랜지스터를 턴온시킨 후 입력 레벨을 낮추고, 상기 사이클 시간이 긴 경우, 상기 제2피모오스 트랜지스터를 턴온시키고 제2엔모오스 트랜지스터를 턴오프시킨 후 입력 레벨을 원래대로 유지함을 특징으로 하는 방법.
- 제6항에 있어서, 상기 데이터 입력버퍼는 상기 레벨 감지노드에 설정되는 신호를 구동하기 위한 구동 과정을 더 구비함을 특징으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027048A KR0132369B1 (ko) | 1994-10-22 | 1994-10-22 | 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027048A KR0132369B1 (ko) | 1994-10-22 | 1994-10-22 | 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960016141A KR960016141A (ko) | 1996-05-22 |
| KR0132369B1 true KR0132369B1 (ko) | 1998-10-01 |
Family
ID=19395644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940027048A KR0132369B1 (ko) | 1994-10-22 | 1994-10-22 | 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0132369B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522830B1 (ko) * | 1998-12-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 데이터 입력 버퍼 회로 |
-
1994
- 1994-10-22 KR KR1019940027048A patent/KR0132369B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522830B1 (ko) * | 1998-12-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 데이터 입력 버퍼 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960016141A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518873A (en) | Buffer circuit for driving a C-MOS inverter | |
| KR940008718B1 (ko) | 직류 전류를 제거한 데이타 출력버퍼 | |
| US5315173A (en) | Data buffer circuit with delay circuit to increase the length of a switching transition period during data signal inversion | |
| KR100474603B1 (ko) | 슬루 레이트를 조정할 수 있는 데이터 출력 회로를 갖는반도체 장치 | |
| KR100301546B1 (ko) | 펄스발생회로 | |
| KR0158762B1 (ko) | 반도체 장치 | |
| KR940008091A (ko) | 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치 | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| US5949721A (en) | Data output related circuit which is suitable for semiconductor memory device for high -speed operation | |
| KR0146387B1 (ko) | 플립플롭형 증폭 회로 | |
| KR980011453A (ko) | 출력버퍼회로 | |
| US6486713B2 (en) | Differential input buffer with auxiliary bias pulser circuit | |
| KR0132369B1 (ko) | 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법 | |
| US6201743B1 (en) | Semiconductor device having delay circuit for receiving read instruction signal | |
| US5963077A (en) | Auto mode selector | |
| KR100191145B1 (ko) | 데이타 출력회로 및 반도체 기억 장치 | |
| KR100656471B1 (ko) | 입력 버퍼 | |
| KR0126254B1 (ko) | 반도체 메모리 장치의 데이터 입력 버퍼 | |
| KR100233331B1 (ko) | 신호천이검출회로 | |
| KR100223501B1 (ko) | 반도체 집적 회로 | |
| JPH097381A (ja) | 半導体装置 | |
| KR960002334B1 (ko) | 반도체 메모리 장치의 입력버퍼 | |
| KR100434966B1 (ko) | 출력 드라이버 | |
| US6559678B1 (en) | Node predisposition circuit | |
| KR100546271B1 (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |