KR0171866B1 - 기판처리장치 - Google Patents

기판처리장치 Download PDF

Info

Publication number
KR0171866B1
KR0171866B1 KR1019950016058A KR19950016058A KR0171866B1 KR 0171866 B1 KR0171866 B1 KR 0171866B1 KR 1019950016058 A KR1019950016058 A KR 1019950016058A KR 19950016058 A KR19950016058 A KR 19950016058A KR 0171866 B1 KR0171866 B1 KR 0171866B1
Authority
KR
South Korea
Prior art keywords
substrate
transfer
processing
processing unit
heat treatment
Prior art date
Application number
KR1019950016058A
Other languages
English (en)
Other versions
KR960002495A (ko
Inventor
시게루 사사다
가오루 아오키
미츠마사 고다마
겐지 스기모토
요시테루 후쿠토미
히데카즈 이노우에
Original Assignee
이시다 아키라
다이닛뽕스크린 세이조오 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이시다 아키라, 다이닛뽕스크린 세이조오 가부시키가이샤 filed Critical 이시다 아키라
Publication of KR960002495A publication Critical patent/KR960002495A/ko
Application granted granted Critical
Publication of KR0171866B1 publication Critical patent/KR0171866B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling
    • Y10S414/137Associated with semiconductor wafer handling including means for charging or discharging wafer cassette

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Automatic Assembly (AREA)

Abstract

본 발명에 의한 장치는 열처리부를 포함하는 제1처리부 그룹을 액세스하는 제1반송로보트(고온로보트)를 비열처리부 만을 액세스하는 제2반송로보트(저온로보트)와 분리시키기 위한 구성을 가지고 있다. 피처리기판의 순환반송 동안 열처리부에서 발생된 열이 비열처리부로 흘러 들어가는 것이 방지된다. 반도체 웨이퍼는 핫 플레이트함하는 제1처리부 그룹과 핫 플레이트를 포함하지 않는 제2처리부 그룹 사이에서 하나씩 순환되어 각 처리부에서 동시에 처리된다. 고온로보트는 제1처리부 그룹을 액세스하지만, 저온로보트는 제2처리부 그룹을 액세스한다. 2개 로보트 사이의 반도체 웨이퍼의 이송은 쿨 플레이트를 사용하여 형성된 이송부에서 실행된다. 저온로보트는 열처리를 받지 않기 때문에 제2처리부 그룹에 포함되어 있는 비열처리부에서의 온도는 저온로보트가 비열처리부를 액세스할 때라도 안정하게 된다.

Description

기판처리장치
제1도는 본 발명의 바람직한 실시예에서 실행된 순환반송의 개념을 나타내는 도면.
제2도는 본 발명의 제1의 바람직한 실시예에 따른 반도체 웨이퍼 처리장치의 외관을 나타내는 사시도.
제3도는 제1의 바람직한 실시예 장치의 개념적인 평면도.
제4도는 제1의 바람직한 실시예 장치의 제1처리부 그룹의 개념적인 정면도.
제5도는 제1의 바람직한 실시예 장치의 제2도 내지 제4도의 V-V선에 따른 상부 부분의 단면도.
제6도는 제1의 바람직한 실시예 장치의 개념적인 단면도.
제7도는 제1의 바람직한 실시예 장치의 하부에서의 저장을 나타내는 도면.
제8도는 제1의 바람직한 실시예 장치에서의 제어를 나타내는 블록도.
제9도는 제1의 바람직한 실시예 장치에서의 처리흐름을 나타내는 도면.
제10도는 제1의 바람직한 실시예 장치의 타이밍도.
제11도는 피처리 기판의 동기 제어흐름의 개념을 나타내는 도면.
제12도는 제11도에서의 동기주기(k)를 나타내는 플로우 챠트.
제13도는 온도변화를 허용하는 비열처리부를 담당하는 반송기구의 조합을 나타내는 도면.
제14도는 제13도의 No. 1인 경우의 처리흐름을 나타내는 도면.
제15도는 제13도의 No. 3인 경우의 처리흐름을 나타내는 도면.
제16도는 제13도의 No. 8인 경우의 처리흐름을 나타내는 도면.
제17도는 피처리 기판의 동기제어와 이송 동안 대기제어를 나타내는 흐름도(flow chart).
제18도는 바람직한 실시예들 사이의 관계를 나타내는 도면.
제19도는 본 발명의 제2의 바람직한 실시예에 따른 반도체 웨이퍼 처리장치의 외관을 나타내는 사시도.
제20도는 제2의 바람직한 실시예 장치의 개념적인 평면도.
제21도는 제2의 바람직한 실시예 장치에서의 처리흐름을 나타내는 도면.
제22도는 제2의 바람직한 실시예 장치의 타이밍도.
제23도는 본 발명의 제3의 바람직한 실시예에 따른 반도체 웨이퍼 처리장치의 외관을 나타내는 사시도.
제24도는 제3의 바람직한 실시예 장치의 개념적인 평면도.
제25도는 제3의 바람직한 실시예 장치의 제1처리부 그룹의 개념적인 정면도.
제26도는 제3의 바람직한 실시예 장치에서의 처리흐름을 나타내는 도면.
제27도는 제3의 바람직한 실시예 장치의 타이밍도.
제28도는 본 발명의 제4의 바람직한 실시예에 따른 반도체 웨이퍼 처리장치의 외관을 나타내는 사시도.
제29도는 제4의 바람직한 실시예 장치의 개념적인 평면도.
제30도는 제4의 바람직한 실시예 장치에서의 처리흐름을 나타내는 도면.
제31도는 제4의 바람직한 실시예의 장치의 타이밍도.
제32도는 제5의 바람직한 실시예 장치의 상부 단면도.
제33도는 제5의 바람직한 실시예 장치에서의 처리흐름을 나타내는 도면.
제34도는 제5의 바람직한 실시예 장치의 타이밍도.
제35도는 본 발명의 제6의 바람직한 실시예에 따른 반도체 웨이퍼 처리장치의 외관을 나타내는 사시도.
제36도는 제6의 바람직한 실시예 장치의 개념적인 평면도.
제37도는 본 발명의 제7의 바람직한 실시예에 따른 반도체 웨이퍼 처리장치의 외관을 나타내는 부분 절단 사시도.
제38도는 제7의 바람직한 실시예 장치의 개념적인 평면도.
제39도는 제7의 바람직한 실시예 장치의 제1처리부 그룹의 개념적인 정면도.
제40도는 제7의 바람직한 실시예 장치에서의 처리흐름을 나타내는 도면.
제41도는 제7의 바람직한 실시예 장치의 타이밍도.
제42도는 본 발명의 제8의 바람직한 실시예에 따른 반도체 웨이퍼 처리장치의 개념적인 정면도.
제43도는 제8의 바람직한 실시예 장치에서의 처리흐름을 나타내는 도면.
제44도는 수정된 제8의 바람직한 실시예의 장치의 단면도.
제45도 및 제46도는 제44도의 장치에서의 반도체 웨이퍼를 스핀코터(spin coater) 및 연관된 쿨플레이트(cool plate)로 반송하기 위한 반송순서를 나타내는 흐름도.
제47도는 본 발명의 제9의 바람직한 실시예에 따른 반도체 웨이퍼 처리장치의 외관을 나타내는 사시도.
제48도는 제9의 바람직한 실시예 장치의 개념적인 평면도.
제49도는 제9의 바람직한 실시예 장치의 제1처리부 그룹의 개념적인 정면도.
제50도는 제9의 바람직한 실시예 장치의 필터 시스템의 부분적인 사시도.
제51도는 제9의 바람직한 실시예 장치에서의 처리흐름을 나타내는 도면.
제52도는 제9의 바람직한 실시예 장치의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1, W1-W4 : 반도체 웨이퍼 10 : 카셋트
100, 200, 300, 400, 500, 600, 700, 800, 900 : 반도체 웨이퍼 처리장치
101, 102 : 로보트 110 : 제1처리부그룹
120 : 제2처리부그룹 130C : 저온로보트의 반송경로
130H : 고온로보트 140 : 이송부 열
141-143 : 이송부 EEW1, EEW : 에지노광부
CP1-CP4 : 쿨플레이트(cool plate) HP1-HP4 : 핫플레이트(hot plate)
ID : 인덱서 IF, IF1-IF3 : 인터페이스
SD, SD1, SD2 : 스핀디벨로퍼
TH, TH1, TH2 : 고온로보트(반송로보트)
TC, TC1-TC3 : 저온로보트(반송로보트)
본 발명은 반도체 웨이퍼 및 LCD(Liquid Crystal Display)장치용 글라스 기판과 같은 여러 종류의 기판상에 일련의 처리를 실시하기 위한 기판 처리장치에 관한 것이다. 특히, 본 발명은 열처리 부분과 비열처리 부분을 포함하는 향상된 기판처리장치에 관한 것이다.
기술분야에서 공지된 바와 같이, 반도체 웨이퍼는 레지스트액의 도포 및 관련된 처리와 같은 여러 가지 표면처리를 받는다. 일련의 표면처리를 자동적으로 실행하기 위해, 자동적인 반도체 처리장치가 사용되었다. 이들 표면처리를 효율적으로 실행하기 위한 다수의 기술들이 개발되었다. 예를들면, 일본특허 공개공보 평2-132840호에 개시된 기술은 복수의 처리부를 2열로 배치하고, 이들 처리부 사이에서 단일 반송로보트로 반도체 웨이퍼를 반송한다.
많은 경우, 이들 처리는 베이킹(baking)같은 열처리를 포함한다. 한편, 반도체 웨이퍼의 레지스트 도포 및 레지스트 현상과 같은 처리는 대개 정상적인 온도(실내 온도)에서 실시된다. 이들 비열처리는 반도체 웨이퍼의 온도와 처리부에서의 온도가 정상온도에 가까운 소정의 온도로 유지되도록 매우 엄밀하게 제어된 온도에서 실시된다.
이 요구에도 불구하고, 상기 종래의 기술은 열처리부와 비열처리부를 모두 액세스하기 위해 1개의 반송로보트만을 사용한다. 열처리부에서 가열된 후, 반송로보트는 가열된 반송로보트의 핸드를 비열처리부로 삽입한다. 반도체 웨이퍼는 여전히 정상온도로 유지될 필요가 있음에도 불구하고, 반송로보트는 가열된 핸드로 반도체 웨이퍼를 유지한다. 가열된 반도체 웨이퍼로부터 방사된 열이 다른 반도체 웨이퍼와 비열처리부의 온도를 국부적으로 상승시킨다. 이 모든 것이 불안정한 열처리 결과로서 일어난다.
또, 1개의 반송로보트만이 모든 처리부를 액세스하기 때문에, 장치의 전체 생산고(throught put)가 낮다.
또한, 반송로보트의 핸드가 열처리부를 출입할 때마다, 열처리부로부터 가열된 공기와 입자가 산란되어 비열처리부로 흐르므로 비열처리부의 열안정성을 저하시키고, 비열처리부를 오염시킨다.
본 발명은 기판처리장치에 관한 것으로, 열처리부와 비열처리부를 포함하는 복수의 처리부와, 복수의 처리부 사이에서 피처리기판을 순차적으로 반송하기 위한 반송기구와, 상기 반송기구는 제1반송기구와 제2반송기구를 포함하고, 상기 제1반송기구는 복수의 처리부 중 모든 열처리부를 포함하는 제1처리부 그룹을 액세스하며, 상기 제2반송기구는 복수의 처리부중 열처리부를 포함하지 않는 제2처리부 그룹을 액세스하고, 제1반송기구와 제2반송기구 사이에서 피처리기판을 이송하기 위해 단열된 이송부를 구비한다.
바람직한 실시예에 있어서, 복수의 처리부는 제1 및 제2반송기구에 의해 액세스되고 온도변화를 허용하는 공통 비열처리부를 포함하고, 이송부는 공통 비열처리부를 포함하도록 형성된다.
이송부는 공통 비열처리부와 단열된 이송전용부를 포함할 수 있다. 그리고, 공통 비열처리부와 이송전용부는 하나가 다른 하나의 정상에 적층된다.
이송부는 상기 제1 및 제2반송기구에 의해 액세스되고 온도변화를 허용하는 공통 비열처리부를 형성하는 플레이트와, 피처리기파늘 지지하고 상기 플레이트에서 피처리기판을 분리시키는 핀과, 상기 핀을 수직방향으로 이동시키기 위한 수단에 의해 형성될 수 있다.
본 발명의 다른 양상에 의하면, 이송부는 제1처리부 그룹중 일부 또는 모든 처리부에 적층된다.
본 발명의 또 다른 양상에 의하면, 열처리부는 제2처리부 그룹의 방향 및 공통 비열처리부의 방향과 상이한 방향으로 개방된 기판 삽입슬롯을 갖는다.
본 발명의 도 다른 양상에 의하면, 제2처리부 그룹은 화학액을 사용해서 피처리기판을 처리하는 약액처리부를 포함하고, 제1반송기구, 제1처리부 그룹 및 이송부를 포함하는 부분, 제2반송기구 및 제2처리부 그룹이 기판 처리장치 내에서의 평면에서 이 순서대로 배열된다.
본 발명의 이 양상에 의한 바람직한 실시예는 다음과 같은 특징을 갖는다. 이송부에서의 웨이퍼 이송높이는 제2처리부 그룹에서의 기판 유지높이와 실질적으로 같다.
바람직하게, 제2처리부 그룹은 화학액을 사용해서 피처리기판을 처리하는 약액처리부를 포함한다. 장치는 제2처리부 그룹 아래에 배치되어, 화학액을 약액처리부로 공급하고, 약액처리부에서 화학액을 배수하기 위한 화학액부를 더 구비한다.
또한, 본 발명의 이 양상에 의한 바람직한 실시예는 다음과 같은 특징을 갖는다. 제1반송기구는 제1처리부 그룹의 처리부 배열에 따라 이동하는 반면, 제2반송기구는 제2처리부 그룹의 처리부 배열에 따라 이동한다.
바람직하게는, 제1반송기구는 서로 독립적으로 이동하는 복수의 반송수단을 포함한다.
본 발명의 또 다른 양상에 의하면, 제2반송기구는 제2처리부를 그룹과 대향하기 위해 고정된 복수의 반송수단을 포함한다.
본 발명의 또 다른 양상에 의하면, 비열처리부는 온도변화를 허용하는 비열처리부를 포함하고, 피처리기판이 일련의 처리를 받기 위해 최소 반송사이클 내에 반송되도록 온도변화를 허용하는 비열처리부에 대한 제1반송기구 또는 제2반송기구의 액세스가 결정된다.
바람직하게, 장치는 제1 및 상기 처리부 그룹의 외측에 배치되어 피처리기판을 일시적으로 재치하기 위한 기판 재치대(sbustrate placing counter)를 더 구비하고, 제1 및 제2반송기구 모두 기판재치대를 액세스하는 자유도를 갖는다.
본 발명의 이 양상에 의한 바람직한 실시예는 다음과 같은 특징을 갖는다. 장치는 복수의 반송수단 사이에서 피처리기판을 이송하기 위한 기판 교환부를 더 구비한다.
본 발명의 다른 양상에 의하면, 제2반송기구는 서로 독립적으로 구동되는 제1 및 제2핸드를 포함하는 반송수단을 포함한다.
본 발명의 또 다른 양상에 의하면, 제2반송기구는 단일 구동원에 의해 구동될 때 평면에서 서로 대향하는 2개의 피처리기판을 교환하는 제1 및 제2핸드를 포함하는 반송수단을 포함한다.
본 발명의 이 양상에 의한 바람직한 실시예는 다음과 같은 특징을 갖는다. 이송부는 제1 및 제2반송기구에 의해 액세스되고, 온도변화를 허용하는 공통 비열처리부를 형성하는 플레이트와, 피처리기판을 지지하고, 플레이트로부터 피처리기판을 분리하기 위한 핀 및 핀을 수직방향으로 이동시키기 위한 수단에 의해 형성된다.
또한, 본 발명의 이 양상에 의한 바람직한 실시예는 다음과 같은 특징을 갖는다. 수직방향으로 핀을 이동시키기 위한 수단은 다음 3개 위치, 피처리기판이 플레이트와 접촉하게 되는 제1위치, 피처리기판이 플레이트로부터 떨어지게 되는 제2위치 및 피처리기판이 제2위치보다 더 떨어지게 되는 제3위치에서 정지한다.
본 발명이 이 양상에 의한 장치의 바람직한 실시예는 다음과 같은 특징을 갖는다. 제2반송기구는 수직방향에서 다음 2개 높이, 제2반송기구가 제2처리부 그룹으로부터 피처리기판을 제2반송기구의 제1핸드로 받을 수 있고, 이송부의 제2위치에서 핀으로 유지된 피처리기판을 제2반송기구의 제2핸드로 받을 수 있는 제1높이와, 제2반송기구가 제1핸드에 유지된 피처리기판을 이송부의 제3위치에 있는 핀에 재치시킬 수 있고, 제2핸드에 유지된 피처리기판을 제2처리부 그룹에 삽입할 수 있는 제2높이로 이동한다.
본 발명의 또 다른 양상에 의하면, 기판처리장치는 도포부, 현상부 및 이송부를 구비한다. 도포부는 열처리부를 포함하는 도포측 제1처리부와, 코터(coater)와, 도포측 이송부와, 도포측 제1처리부를 액세스하기 위한 도포측 제1반송기구와, 코터를 액세스하기 위한 도포측 제2반송기구 및 도포측 제1반송기구와 도포측 제2반송기구 사이에서 피처리기판을 이송하기 위한 단열 이송부를 포함한다. 현상부는 열처리부를 포함하는 현상측 제1처리부와, 디벨로퍼(developer)와, 현상측 이송부와, 현상측 제1처리부를 액세스하기 위한 현상측 제1반송기구와, 디벨로퍼를 액세스하기 위한 현상측 제2반송기구 및 도포측 제1반송기구와 도포측 제2반송기구 사이에서 피처리기판을 이송하기 위한 단열이송부를 포함한다. 도포부와 현상부 사이에 배치된 이송부는 현상측 제1반송기구와 도포측 제1반송기구 양쪽에 의해 액세스되는 기판 유지수단을 포함한다.
[본 발명의 원리]
1. 용어의 정리
본 발명을 기술하기 전에 여기서 사용되는 여러 용어들을 정의한다.
[열처리]
열처리는 고온에서 실시된 처리 뿐만 아니라 기판을 가열하기 위한 처리도 포함한다.
[비열처리]
비열처리는 기판을 가열하지 않는(즉, 저온)처리이다. 비열처리는 저온에서 실시된 처리뿐만 아니라 가열된 기판의 냉각(자연냉각, 강제냉각)을 포함한다. 여기서 사용된 저온 및 고온은 전형적으로 실내(정상)온도에 가까운 온도와 이 온도를 초과하는 온도를 각각 말한다. 일반적으로, 고온 및 저온은 서로 상대적으로 정의된다.
[온도변화를 허용하는 비열처리]
피처리기판의 냉각 및 정렬(즉, 반도체 웨이퍼의 경우 평면 방향의 센터링 및 정렬)과 같은 몇가지 비열처리는 이들 비열처리를 실행하는 처리부에서의 사소한 온도변화에 영향을 받지 않는다. 일반적으로, 비열처리는 가급적 많은 온도변화가 회피되는 것과 온도변화가 면제된 것으로 분류된다. 여기서, 언급된 비열처리는 전자를 말한다.
[비열상태]
가열기구에 의한 가열이 없는 상태.
2. 본 발명의 구성 및 효과
전술한 리스트의 용어를 사용하여 이후 설명되는 본 발명은, 복수의 처리부 사이에서 기판을 하나씩 순차적으로 반송되는 동안 기판상에 일련의 처리를 실행하기 위한 복수의 열처리부와 비열처리부를 구비하는 기판처리장치에 관한 것이다. 이와 같은 방법으로 기판을 처리하기 위해, 기판처리장치는 이하에서 설명되는 구성을 가지고, 이하에서 설명되는 효과를 일으킨다.
[본 발명의 제1양상]
본 발명의 제1양상에 의한 장치에 있어서, 처리부 사이에서 피처리기판을 반송하기 위한 반송기구는, (a) 모든 열처리부를 포함하는 제1처리부 그룹을 액세스하는 제1반송기구와, (b) 열처리부를 포함하지 않는 제2처리부 그룹을 액세스하는 제2반송기구로 분류된다.
열처리부를 액세스하는 제1반송기구와 열처리부를 액세스하지 않는 제2반송기구가 서로 분리되어 있기 때문에, 열처리부를 액세스한 후 가열된 제1반송기구가 제2처리부 그룹을 액세스할 기회가 없다. 그러므로, 열 안정성이 제2처리부 그룹의 비열처리부에서 유지되어, 피처리기판을 안정하게 처리할 수 있다.
복수의 반송기구가 사용되기 때문에, 피처리기판이 효율적으로 반송되어 장치 전체로서의 생산고를 향상시킨다.
본 발명의 제1양상에 의한 기판처리장치에 있어서, 제1 및 제2반송기구 사이에서의 피처리기판의 이송은 단열된 이송부를 통해 실행된다.
그러므로, 제1 및 제2반송기구는 피처리기판을 이송하는 동안 서로 직접 접촉하지 않고, 따라서, 특히 제1반송기구에서 제2반송기구까지의 열이송이 효과적으로 방지된다.
[본 발명의 제2양상]
본 발명의 제2양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 처리부는 제1 및 제2반송기구 양쪽에 의해 액세스되고, 온도변화가 허용되는 공통 비열처리부를 포함한다. 이송부는 이 공통 비열처리부를 포함한다.
이송부는 공통 비열처리부를 사용해서 형성되기 때문에, 이송부를 배치하기 위한 공간에 부가해서 공통 비열처리부를 배치하기 위한 공간을 보장할 필요가 업삳.
[본 발명의 제3양상]
본 발명의 제3양상에 의하면, 본 발명의 제2양상에 의한 기판처리장치에 있어서, 이송부는, (a) 공통 비열처리부와, (b) 단열된 이송전용부를 포함한다. 공통 비열처리부와 이송전용부는 하나가 다른 하나의 정상에 적층된다.
이 장치는 공통 비열처리부와 이송전용부가 하나가 다른 하나의 정상에 적층되기 때문에 보다 작은 플로어(floor)공간이 필요하다. 피처리기판은 공통 비열처리부와 이송전용부를 사용해서 이송되기 때문에, 반송기구는 피처리기판을 이송하기 위해 이동할 필요가 없다. 그래서, 반송기구는 장거리를 이동할 필요가 없다.
[본 발명의 제4양상]
본 발명의 제4양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 이송부는, (a) 공통 비열처리부를 형성하는 플레이트와, (b) 피처리기판을 지지하고, 플레이트로부터 피처리기판을 분리하기 위한 핀 및 (c) 핀을 수직방향으로 이동시키기 위한 수단을 포함한다. 그러므로, 핀을 윗쪽으로 이동시키는 것에 의해 피처리기판이 핀으로 지지되고 플레이트에서 접어지게 된다.
[본 발명의 제5양상]
본 발명의 제5양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 이송부는 제1처리부 그룹의 일부 또는 모든 처리부와 적층된다.
그러므로, 다수의 경우, 제1반송기구는 수직방향으로만 이동하는 것에 의해 제1처리부 그룹과 이송부 사이에서 이동할 수 있다.
[본 발명의 제6양상]
본 발명의 제6양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 열처리부의 기판 삽입슬롯은 제2처리부 그룹 및 공통 비열처리부의 방향과 상이한 방향으로 개방된다.
그러므로, 열처리부에서 가열된 공기 및 입자는 직접 이송부를 통하지 않고 제2처리부 그룹에 속하는 비열처리부로의 흐름이 방지된다.
[본 발명의 제7양상]
본 발명의 제7양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 제2처리부 그룹은 화학액을 사용해서 피처리기판을 처리하는 약액처리부를 포함한다. 제1반송기구, 제1처리부 그룹 및 이송부를 포함한 부분, 제2반송기구 및 제2처리부 그룹이 기판처리장치내의 평면에서 이 순서대로 배열된다.
조정을 위하여 오퍼레이터에 의해 자주 액세스되는 약액처리부는 장치의 외부에 배치된다. 그러므로, 약액처리부에 대한 액세스가 용이하고, 장치의 유지관리(maintenance)가 효과적이다.
[본 발명의 제8양상]
본 발명의 제8양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 이송부의 기판 이송높이는 제2기판처리부 그룹의 기판유지높이와 실질적으로 같게 된다.
그러므로, 제2반송기구는 이송부와 제2처리부 그룹 사이에서 이동하기 위해 수직방향으로 단거리만 이동할 필요가 있다.
[본 발명의 제9양상]
본 발명의 제9양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 화학액부는 약액처리부에 화학액을 공급하고, 약액처리부로부터 화학액을 배수하기 위해 제2처리부 그룹 아래에 배치된다.
제2반송기구는 수직 방향으로 단거리만 이동하고, 따라서 아래에 배치되는 긴 가이드(guide)가 필요없기 때문에, 제2반송기구 아래의 공간은 화학액부를 설치하기 위해 사용될 수 있다.
[본 발명의 제10양상]
본 발명의 제10양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 제1반송기구가 제1처리부 그룹의 처리부 배열에 따라 이동하는 반면, 제2반송기구는 제2처리부 그룹의 처리부 배열에 따라 이동한다.
제2처리부 그룹은 많은 반송기구가 필요없기 때문에, 제2처리부 그룹의 동작 효율성이 향상된다. 또, 제2처리부 그룹은 필요에 따라서 부가적인 처리부를 포함하도록 확장할 수 있다.
[본 발명의 제11양상]
본 발명이 제11양상에 의하면, 본 발명의 제10양상에 의한 기판처리장치에 있어서, 제1반송기구는 서로 독립적으로 이동하는 복수의 반송수단을 포함한다.
제1반송기구를 형성하는 독립적으로 이동할 수 있는 반송수단이 협조된 방식으로 동작하기 때문에, 생산고가 향상된다.
[본 발명의 제12양상]
본 발명의 제12양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 제2반송기구는 상기 제2처리부 그룹과 대향해서 고정된 복수의 반송수단을 포함한다.
생산고는 이들 반송수단이 협조된 방식으로 동작하기 때문에 향상된다. 또, 제2반송기구가 수평방향으로 이동하지 않기 때문에, 보다 적은 입자가 발생된다. 장치는 제조하기 쉽고, 피처리기판을 정렬시키는 정렬 정확성이 향상된다.
[본 발명의 제13양상]
본 발명은 제13양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 비열처리부는 온도변화를 허용하는 비열처리부를 포함한다. 피처리기판이 일련의 처리를 받기 위해 최소 반송사이클 내에서 반송되도록 온도변화를 허용하는 비열처리부에 대한 제1반송기구 또는 제2반송기구의 액세스가 결정된다. 그러므로, 특히 생산고가 크게 향상된다.
[본 발명의 제14양상]
본 발명의 제14양상에 의하면, 본 발명의 제13양상에 의한 기판처리장치에 있어서, 피처리기판을 일시적으로 재치하기 위한 기판 재치대는 제1 및 제2처리부 그룹의 외측에 배치되고, 양쪽 처리부 그룹은 기판 재치대를 액세스하는 자유도를 갖는다.
그래서, 기판 재치대를 액세스하기 위한 반송기구의 선택에는 제한이 없다. 처리부의 최적 할당이 장치내에서 피처리기판의 다른 로트(lot)와 상이해도, 기판 재치대를 액세스하기 위해 적절한 반송기구를 선택할 수 있다. 그러므로, 장치는 높은 융통성이 있다.
[본 발명의 제15양상]
본 발명의 제15양상에 의하면, 본 발명의 제11양상에 의한 기판처리장치는 복수의 반송수단 사이에서 피처리기판을 이송하기 위한 기판교환부를 구비한다. 그러므로, 반송수단은 효율적이고, 안정하게 동작할 수 있다.
[본 발명의 제16양상]
본 발명의 제16양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 제2반송기구는 서로 독립적으로 구동되는 제1 및 제2핸드를 포함하는 반송수단을 포함한다. 그러므로, 반송 자유도가 높고, 피처리기판이 고속으로 교환된다.
[본 발명의 제17양상]
본 발명의 제17양상에 의하면, 본 발명의 제1양상에 의한 기판처리장치에 있어서, 제2반송기구는 단일 구동원에 의해 구동될 때 평면에서 서로 대향하는 2개의 피처리기판을 교환하는 제1 및 제2핸드를 가지는 반송수단을 포함한다. 그러므로, 제2반송기구는 저렴한 제조비용에서 단순한 구성으로 실현된다.
[본 발명의 제18양상]
본 발명의 제18양상에 의하면, 본 발명의 제17양상에 의한 기판처리장치에 있어서, 이송부는, (a) 공통 비열처리부를 형성하는 플레이트와, (b) 피처리기판을 지지하고, 플레이트에서 피처리기판을 분리하기 위한 핀 및 (c) 수직방향으로 핀을 이동시키기 위한 수단을 포함한다. 그러므로, 핀을 윗쪽으로 이동시키는 것에 의해 피처리기판이 핀으로 지지되며 플레이트에서 집어지게 된다.
[본 발명의 19양상]
본 발명의 제19양상에 의하면, 본 발명의 제18양상에 의한 기판처리장치에 있어서, 수직 방향으로 핀을 이동시키기 위한 수단은 다음의 3개 위치, 피처리기판이 플레이트와 접촉하게 되는 제1위치, 피처리기판이 플레이트로부터 떨어지게 되는 제2위치 및 피처리기판이 제2위치보다도 플레이트로부터 더 떨어지게 되는 제3위치에서 정지한다. 그래서, 제3위치에서 핀을 조절하는 것에 의해 기판이 제1 및 제2반송기구 사이에서 이송될 수 있다.
[본 발명의 제20양상]
본 발명의 제20양상에 의하면, 본 발명의 제19양상에 의한 기판처리장치에 있어서, 제2반송기구는 수직방향에서 다음의 2개 높이, 제2반송기구가 제2처리부 그룹에서 피처리기판을 제2반송기구의 제1핸드로 받을 수 있고 이송부의 제2위치에서 핀에 의해 유지된 피처리기판을 제2반송기구의 제2핸드로 받을 수 있는 제1높이와, 제2반송기구가 제1핸드에 유지된 피처리기판을 이송부의 제3위치에 있는 핀에 재치시킬 수 있고, 제2핸드에 유지된 피처리기판을 제2처리부 그룹에 삽입할 수 있는 제2높이로 이동한다. 그러므로 장치의 크기를 감소시킬 수 있다.
[본 발명의 제21양상]
본 발명의 제21양상에 의한 장치에 있어서, 도포부는 도포측 제1반송기구와 도포측 제2반송기구를 포함한다. 도포측 제1반송기구는 열처리부를 포함하는 도포측 제1처리부를 액세스하는 반면, 도포측 제2반송기구가 코터를 액세스한다. 그러므로, 도포측 제1처리부의 열처리부를 액세스한 후 도포측 제1반송기구기 가열될 기회가 없다. 이것은 도포부 뿐만 아니라 현상부에서도 사실이다.
복수의 반송기구가 사용되기 때문에, 피처리기판이 효율적으로 반송되어 전체로서의 장치 전체의 생산고가 향상된다.
도포부에 있어서, 도포측 제1반송기구와 도포측 제2반송기구 사이에서 피처리기판의 이송은 단열된 이송부를 통해 실행된다. 그러므로, 도포측 제1반송기구와 도포측 제2반송기구는 피처리기판이 이송되는 동안 서로 직접 접촉하지 않고, 따라서 도포측 제1반송기구에서 도포측 제2반송기구로의 열 이송이 특히 효과적으로 방지된다. 이것은 도포부 뿐만 아니라 현상부에서도 사실이다.
도포측 제1반송기구와 현상측 제1반송기구 양쪽이 이송부의 기판 유지수단을 액세스하기 때문에, 이들 사이에서 피처리기판의 이송은 서로 접촉없이 실행된다.
따라서, 본 발명의 제1목적은, 열처리부로부터의 열에 기인한 비열처리부에서의 열안정성의 열화를 방지하고, 피처리기판에서 일련의 처리를 안정하게 실행하는 데 있다.
본 발명의 제2목적은, 기판처리장치의 전체 생산고를 향상하는데 있다.
본 발명의 제3목적은, 열처리부로부터의 열 및 입자에 대해서 비열처리부를 보호하는데 있다.
본 발명의 제4목적은, 상기 목적을 달성하면서 공간에 관한 기판처리장치의 이용 효율성을 향상하는데 있다.
본 발명의 제5목적은, 기판처리장치를 효율적으로 유지하고, 기판처리장치의 융통성을 향상시키는데 있다.
본 발명의 상기 및 그 이외의 목적, 특징, 양상 및 장점은 첨부된 도면과 결합된 본 발명의 다음의 상세한 설명으로부터 보다 명확하게 될 것이다.
1. 순환반송의 원리
피처리기판으로서 반도체 웨이퍼가 처리되는 본 발명의 바람직한 실시예를 설명하기 전에, 모델예를 이용해서 반도체 웨이퍼의 순환반송의 원리를 설명한다.
이후, 설명되는 바람직한 실시예에 의한 장치는 각 처리부 주위를 주기적으로 이동하는 반송기구에 의해 반도체 웨이퍼를 각각의 처리부로 하나씩 반송하면서, 반도체 웨이퍼상의 레지스트를 베이킹(baking), 스핀 도포 및 현상하는 일련의 처리를 실행한다. 여기서 설명되는 원리는, 본 발명의 바람직한 실시예를 보다 더 용이하게 이해하기 위한 단순 순환반송에 적용하고, 서로 협력하는 복수의 반송로보트에 의해 실행되는 복수의 순환반송 루우프(loop)로 정의되는 다중 순환반송에 즉시 적용하지 않는다.
제1도는 순환반송의 원리를 나타내는 도면이다. 제1도에서 반도체 웨이퍼가 원하는 처리에 의해 각각 처리되는 시작위치(PS1)로부터 3개 위치(PS2-PS4)로 순차적으로 반송되어 마침내 시작위치(PS1)로 반환되는 것으로 가정한다.
반송로보트(TR)는 시작위치(PS1)에서 반도체 웨이퍼(W1)를 받아서 위치(PS2)로 이동한다. 위치(PS2)에서, 반송로보트(TR)는 위치(PS2)에 위치된 처리부로 반도체 웨이퍼(W1)를 삽입하고, 위치(PS2)에서 이미 처리된 반도체 웨이퍼(W2)를 차례대로 받는다. 이때, 반송로보트(TR)는 반도체 웨이퍼(W2)를 다음 위치(PS3)로 반송한다. 위치(PS3)에서, 반송로보트(TR)는 위치(PS3)에 위치된 처리부로 반도체 웨이퍼(W2)를 삽입하고, 위치(PS3)에서 이미 처리된 반도체 웨이퍼(W3)를 차례대로 받는다. 이것을 반복한 후, 반송로보트(TR)는 시작위치(PS1)로 돌아가서 반도체 웨이퍼(W4)를 시작위치(PS1)에 재치한다. 이것으로 순환반송의 하나의 사이클을 완료한다.
다음에, 반송로보트(TR)는 시작위치(PS1)에서 새로운 반도체 웨이퍼(미도시)를 받아서 순환경로(TP)를 따라 순환반송을 반복한다. 반복된 순환반송을 통해, 각각의 반도체 웨이퍼는 위치(PS2-PS4)에 위치된 처리부에서 처리되어 시작위치(PS1)로 돌아가게 된다. 한마디로 말하면, 각각의 반도체 웨이퍼는 위치(PS2-PS4)사이에서 반송되면서 일련의 처리에 의해 처리된다. 이것이 반송로보트에 의해 실행된 순환반송의 원리이다.
본 발명의 바람직한 실시예는 열처리부와 비열처리부를 모두 액세스하는 반송로보트와, 비열처리부만을 액세스하는 반송로보트를 사용한다. 명확하게 구별하기 위해, 전자는 고온로보트로, 후자는 저온로보트로 언급될 것이다. 도면에 있어서, 고온로보트는 대개 H(HOT)로 표시되고, 저온로보트는 대개 C(COOL)로 표시된다. 이것에 따라서, 반송로보트(TH, TH1, TH2)는 모두 고온로보트이지만, 반송로보트(TC, TC1, TC2, TC3)는 모두 저온로보트이다.
2. 제1의 바람직한 실시예
2-1. 전체 구성
제2도는 본 발명의 제1의 바람직한 실시예에 의한 반도체 웨이퍼 처리장치(100)의 외관을 나타내는 사시도이다. 다른 도면과의 방향관계를 명확하게 이해하기 위해, 제2도는 3차원의 직각 XYZ좌표 시스템을 포함한다. 제3도는 장치(100)의 개념적인 평면도이다. 반도체 웨이퍼상에서 일련의 처리를 실행하기 위해, 장치(100)는 열처리부를 포함하는 처리부 그룹의 액세스하는 제1반송로보트(TH)(제2도)와 비열처리부만을 액세스하는 제2반송로보트(TC)를 분리하는 신규한 구성을 갖는다. 이제, 장치(100)의 구성과 특징이 설명될 것이다.
장치(100)에 있어서, 반도체 웨이퍼(1)를 수용하는 카셋트(10)(제3도)가 인덱서(ID)로 반송된다. 반도체 웨이퍼(1)가 카셋트(10)에서 하나씩 인출되어 제1 및 제2처리부 그룹(처리부 어레이)(110, 120)에 포함된 각 처리부 사이에서 각각 순환된다. 처리부에서, 일련의 처리가 반도체 웨이퍼(1)상에 자동적으로 실행된다. 제2도에서는 카셋트(10)와 반도체 웨이퍼(1)를 생략한다.
제1 및 제2처리부 그룹(110, 120)은 거의 평행한 2열로 배치된다. 인덱서(ID)의 반대측에 인터페이스(IFB), 도는 반도체 웨이퍼를 스탭퍼(stepper)와 같은 외부장치로 반송하기 전에 반도체 웨이퍼를 일시적으로 재치하기 위한 기판 재치대가 배치된다. 제1처리부 그룹(110)은 열처리부와 비열처리부를 모두 포함하지만, 제2처리부 그룹(120)은 비열처리부만을 포함한다. 후술하는 바와 같이, 제1 및 제2처리부 그룹(110, 120) 사이에서 반도체 웨이퍼(1)를 이송하기 위해 단열된 이송부 열(140)은 제1처리부 그룹(110) 아래에 배치된다. 2개의 반송로보트(TH, TC)는 반도체 웨이퍼(1)를 순환, 로드(load) 및 언로드(unload)하기 위해 서로 협력한다.
2-2. 반송장치의 개요
반도체 웨이퍼(1)를 제1처리부 그룹(110)에 로드하기 위한 기능을 실행하기 위하여 반송로보트(TH), 고온로보트는 하나가 다른 하나 위에 있는 2개의 핸드(즉, 이중핸드)를 포함한다. 고온로보트(TH)는 X방향과 그 반대방향으로 제1처리부 그룹을 따라 배치된 반송경로(130H)상에서 인덱서(ID) 근방으로부터 인터페이스(IFB)까지 이동할 수 있다. 또한, 고온로보트(TH)는 핸드를 신장 및 수축하면서 Z축, 즉 수직방향을 따라 이동할 수 있다.
반송로보트(TC)는 반도체 웨이퍼(1)를 제2처리부 그룹(120)으로 로드하기 위한 저온로보트이다. 고온로보트(TH)와 같이, 저온로보트(TC)는 2개의 핸드를 포함한다. 저온로보트(TC)는 X방향과 그 반대방향으로 제2처리부 그룹(120)을 따라 배치된 반송경로(130C)상에서 인덱서(ID)근방으로부터 인터페이스(IFB)까지 이동할 수 있다. 또한, 저온로보트(TC)는 핸드를 신장 및 수축하면서 Z축, 즉 수직방향을 따라 이동하고, 수직축 주위로 회전할 수 있다.
인덱서(ID)는 카셋트(10)와 반송로보트(TH)사이에서 반도체 웨이퍼(1)의 중간 이송을 위해 배치된 로보트(101)를 포함한다. 로보트(102)가 유사한 이유로 인터페이스(IFB)상에 배치된다. 이들 로보트(101, 102)는 처리부를 액세스하지 않기 때문에, 로보트(101, 102)는 고온로보트도 저온로보트도 아니다.
2-3. 제1처리부 그룹
제4도는 제1처리부 그룹(110)의 개념적인 정면도이다. 제1처리부 그룹(110)은 복수의 처리부가 병렬로 적층된 다층 구성을 가지며, 적층된 핫 플레이트(베이킹부)(HP1-HP4), 에지노광부(EEW1, EEW2) 등을 포함한다. 핫 플레이트(HP1-HP4)는 고온에서 반도체 웨이퍼(1)를 베이킹(baking)하기 위한 열처리부이다. 에지 노광부(EEW1, EEW2)는 레지스트액으로 이미 도포된 반도체 웨이퍼(1)의 에지를 노광한다. 에지 노광부(EEW1, EEW2)는 비열처리부로 분류된다.
2-4. 이송부
이송부 열(140)은 제1처리부 그룹(110)의 최하층에 대응하는 위치에 배치된다. 이송부 열(140)은 3개의 이송부(141, 142, 143)로 구성된다. 이송부(141)는 쿨플레이트(냉각부)(CP1) 상에 단열된 인터페이스(IF1)를 적층시키는 것에 의해 형성된다. 유사한 방식으로, 이송부(142, 143)는 쿨플레이트(CP2, 체3) 상에 단열된 인터페이스(IF2, IF3)를 적층시키는 것에 의해 형성된다.
이송부(141, 142, 143)를 형성하는 유니트에 있어서, 실내온도에 가까운 소정온도의 상온수가 쿨 플레이트(CP1-CP3)로 공급된다. 공급된 상온수에 의해, 쿨 플레이트(CP1-CP3)는 핫 플레이트(HP1-HP3)에 의해 가열되어 쿨 플레이트(CP1-CP3)에 재치된 반도체 웨이퍼(1)를 강제로 냉각한다. 이점에서 쿨 플레이트(CP1-CP3)는 비열처리부로 분류된다. 이것에 부가해서, 쿨 플레이트(CP1-CP3)는 제1처리부그룹(110)과 제2처리부 그룹(120) 사이에서 반도체 웨이퍼(1)를 이송하기 위해 일시적으로 사용된 탑재장소로 사용한다. 이러한 반도체 웨이퍼(1)의 이송동안, 쿨 플레이트(CP1-CP3)는 고온로보트(TH) 및 저온로보트(TC) 양쪽에 액세스된다. 쿨 플레이트(CP1-CP3)는 약간의 온도변화에서도 매우 민감한 화학액에 의한 도포 및 현상과 같은 처리를 실행하지 않기 때문에, 처리의 시작시 쿨 플레이트(CP1-CP3)의 온도가 다소 변화하더라도 쿨 플레이트의 온도변화는 처리에 실질적인 영향을 미치지 않는다. 이점에서 쿨 플레이트(CP1-CP3)는 온도변화를 허용하는 공통 비열처리부이다.
인터페이스(IF1-IF3)는 반도체 웨이퍼(1)를 이송하기 위한 웨이퍼 탑재장소로만 작용한다. 한마디로 말하면, 인터페이스(IF1-IF4)는 이송전용부이다. 그 자체로, 인터페이스(IF1-IF3)는 웨이퍼를 탑재하기 위해 각각 3개의 고정된 핀을 포함한다. 반도체 웨이퍼(1)상에 표면처리를 실행할 의도가 아니기 때문에, 인터페이스(IF1-IF4)는 단열된다.
핫 플레이트(HP4)에 의해 가열된 반도체 웨이퍼(1)를 강제로 냉각하는 쿨 플레이트(CP4)는 제1처리부 그룹(110)의 단부 위에 배치된다. 쿨 플레이트(CP4)는 반도체 웨이퍼(1)를 이송하는데 사용되지 않느다. 제4도에서 --에는 처리부가 설치되어 있지 않다.
상기한 배열에 있어서, 처리부(HP1-HP4)는 이송부 열(140)을 형성하는 이송부(141-143)상에 적층된다. 그러므로, 고온로보트(TH)는 처리부(HP1-HP4)와 이송부(141-143) 사이에서 X방향으로 이동없이, 또는 적어도 X방향으로 비교적 단거리로 이동하는 것에 의해 이동할 수 있다.
2-5. 제2처리부 그룹
한편, 제3도에 도시된 바와 같이, 제2처리부 그룹(120)은 스핀코터(회전형 레지스트 도포장치)(SC)와 스핀 디벨로퍼(회전형 현상장치)(SD1, SD2)를 포함한다. 이들 유니트(SC, SD1, SD2)는 모두 비열처리부 및 약액처리부로 분류된다. 이들 처리부(SC, SD1, SD2)는 가능한 한 온도변화를 회피한다. 또한, 온도를 제외한 다른 주변 요인은 안정하다.
2-6. 평면배열
다시, 제3도를 참조하여, 장치(100)에 있어서, 반도체 웨이퍼(1)가 처리부 그룹(110, 120)에서 로드되고, 언로드될 때 반도체 웨이퍼(1)는 두꺼운 흰 화살표로 표시된 -Y방향에서 액세스된다. 제1의 바람직한 실시예에 있어서, 처리부 그룹(110, 120)은 Y방향에서 같은 측으로 향해진 로드/언로드 면을 가지고 2열로 배열된다. 반송기구(반송로보트 TH 및 TC)는 처리부 그룹(110, 120)의 로드/언로드 면을 향해서 각각 배치된다.
그래서, 제1의 바람직한 실시예의 반도체 웨이퍼 처리장치(100)는, (a) 제1반송기구(고온로보트 TH), (b) 제1처리부 그룹(110)과 이송부 열(140)을 포함하는 부분, (c) 제2반송기구(저온로보트 TC) 및 (d) 제2처리부 그룹(120)이 이 순서대로 서로 다음에 배열되는 평면배열을 가지도록 구성된다.
일반적으로, 유지관리를 하기 위해 오퍼레이터는 스핀코터(SC) 및 스핀 디벨로퍼(SD1, SD2)와 같은 약액처리부를 외부에서 자주 액세스한다. 이들 약액처리부를 포함하는 제2처리부 그룹(120)이 장치 외부에 배치되기 때문에, 장치의 유지관리가 보다 용이하다. 또한, 약액처리부는 모두 제2처리부 그룹(120)에 배치되어 있기 때문에, 오퍼레이터는 화학액의 유지관리를 위해 많이 돌아다니지 않는다. 그래서, 제1의 바람직한 실시예의 반도체 웨이퍼 처리장치(100)는 뛰어난 조작능력을 갖는다.
오퍼레이터는 유지관리를 위해 핫 플레이트(HP1-HP4)와 쿨 플레이트(CP1-CP4)를 자주 액세스하지 않기 때문에, 이들 처리부가 반도체 웨이퍼 처리장치(100)의 중앙영역에 배치되어도 거의 문제가 발생되지 않는다. 또한, 핫 플레이트(HP1-HP4)와 쿨 플레이트(CP1-CP4)는 제1처리부 그룹(110)에 모두 배치되어 있기 때문에, 오퍼레이터는 화학액의 유지관리를 위해 많이 돌아다니지 않는다. 그러므로, 제1의 바람직한 실시예의 반도체 웨이퍼 처리장치(100)는 이점에서 보다 뛰어난 조작능력을 갖는다. 더구나, 약액처리부가 핫플레이트(HP1-HP4)와 쿨 플레이트(CP1-CP4)의 다른 측에 배치되기 때문에, 처리 환경의 분리가 충분하다.
2-7. 웨이퍼 삽입슬롯
제5도는 제2도 내지 제4도의 V-V선을 따라 자른 반도체 웨이퍼 처리장치(100)의 단면도이다. 제5도는 이송위치, 즉 제2도 내지 제4도보다 상이한 위치에 있는 반송로보트(TH, TC)를 나타내므로, 제5도에 반송로보트(TH, TC)가 모두 나타난다.
제5도에 있어서, 제1처리부 그룹(110)은 핫플레이트(HP2, HP4)를 적층시키는 것에 의해 형성된 다층 구성을 갖는다. 제1처리부 그룹(110)의 아래에 인터페이스(IF2)와 쿨 플레이트(CP2)를 적층시키는 것에 의해 형성된 다층 구성의 이송부(142)가 배치된다. 핫플레이트(HP2, HP4)의 웨이퍼 삽입슬롯(115)은 Y방향, 즉 고온로보트(TH)의 반송경로(130H)를 향해서만 개방된다. 이것은 제4도의 제1처리부 그룹(110)에 포함된 다른 처리부에서도 같다.
웨이퍼 삽입슬롯(145)을 가지는 이송부(142)의 인터페이스(IF2)와 쿨 플레이트(CP2)는 제5도에 도시된 고온로보트(TH)와 저온로보트(TC)의 양쪽 반송경로(130H, 130C)를 향해서 개방된다. 이것은, 고온로보트(TH)와 저온로보트(TC) 양쪽으로 이송부(142)에 대한 액세스를 보장한다. 제5도에 있어서, 측면의 양방향의 화살표는 슬롯(115, 145)에서 웨이퍼의 삽입방향을 지시한다. 제5도에 도시되지 않았지만, 이것은 다른 이송부(141, 143)에서도 같다.
따라서, 제1처리부 그룹(110)에 포함된 처리부의 웨이퍼 삽입슬롯(115)은 고온로보트(TH)만을 향할 뿐, 제2처리부 그룹(120), 쿨 플레이트(CP2) 및 저온로보트(TC)를 향하지 않는다. 그러므로, 핫 플레이트(HP2, HP4)에 대한 고온로보트(TH)의 액세스가 핫플레이트(HP2, HP4)에서 가열된 공기 및 고온의 피티클(hot particle)을 동반하더라도, 가열된 공기 및 고온의 파티클이 이송부(140)를 통해, 직, 간접적으로 단열된 제2처리부 그룹(120), 즉 스핀코터(SC) 및 스핀 디벨로퍼(SD1, SD2)에 도달하는 것을 특히 효과적으로 방지할 수 있다.
따라서, 스핀코터(SC) 및 스핀 디벨로퍼(SD1, SD2)에서 온도 및 습도를 매우 정확하게 제어할 수 있으므로 막두께의 균일성 같은 처리능력을 향상할 수 있다. 보다 더 일반적인 표현으로, 상기한 방향관계는 열처리부의 웨이퍼 삽입슬롯(115)은 제2처리부 그룹(120)과 이송부(140)를 향한 방향과 다른 방향으로 개방된다로 표현된다.
칸막이 벽(121)은 제2처리부 그룹(120)과 저온로보트(TC) 사이에 배치된다(제5도 참조, 제1도에서 칸막이 벽을 생략한다). 저온로보트(TC)는 칸막이 벽(121)에 형성된 웨이퍼 삽입 슬롯(125)을 통해 제2처리부 그룹(120)에 속하는 처리부(SC, SD)를 액세스한다. 웨이퍼 삽입슬롯(125)은 이송부(140)의 웨이퍼 삽입슬롯(145)과 거의 같은 높이로 된다.
2-8. 반송로보트의 자유도
볼 스크류, 모터, 가이드 등에 의해 형성된 로보트 구동장치(135H)에 의해 구동된 고온로보트(TH)는 반송경로(130H)상에서 이동하고, 수직방향(제5도에서 수직의 양방향 화살표)으로 이동한다. 고온로보트(TH)는 서로 독립적으로 신장 및 수축하는 핸드(131, 132)를 갖는다. 이들 핸드(131, 132)는 반도체 웨이퍼를 반출 및 반입하기 위해 웨이퍼 삽입슬롯(115, 145)을 통해 처리부 및 이송부(142)를 액세스한다. 저온로보트(TC)로 동일한 구성을 갖는다. 그러나, 저온로보트(TC)는 저온로보트(TC)의 로보트 구동장치(135c)가 θ방향으로 더 회전자유도를 갖는 점에서 고온로보트(TH)와 상이하다. 이것은 저온로보트(TC)가 이송부열(140)과 제2처리부 그룹(120) 양쪽을 액세스해야하기 때문이다.
2-9. 이송부의 높이와 다층
제5도에 도시된 바와 같이, Z방향에서 이송부 열(140)의 두께는 각 핫플레이트(HP2, HP4)의 두께와 거의 동일하다. 이때, 각 이송부(141-143)를 배치하기 위한 공간의 크기는 각 핫플레이트(HP2, HP4)를 배치하기 위해 사용된 공간의 크기와 같은 것을 이해한다. 인터페이스(IF2)는 반도체 웨이퍼를 이송하기 위해 필요할 뿐이다. 그러므로 인터페이스(IF2)는 웨이퍼를 재치하기 위한 플레이트, 플레이트를 냉각하기 위한 기구, 플레이트와 연관된 웨이퍼를 수직방향으로 이동시키기 위한 기구 및 다른 기구도 포함하지 않으므로, 인터페이스(IF2)를 형성하는 구성요소는 얇게 형성될 수 있다. 또한, 플레이트, 가열 또는 냉각기구, 수직방향 이동기구 및 상기한 것과 같은 것이 핫 플레이트(HP2, HP4)와 쿨 플레이트(CP2)에서의 웨이퍼 이송높이 아래에 배치되고, 이러한 장치들은 인터페이스(IF2)를 필요로 하지 않는다. 그러므로, 인터페이스(IF2)는 쿨 플레이트(CP2)위에 배치될 수 있어, 인터페이스(IF2)의 웨이퍼 이송높이가 쿨 플레이트(CP2)의 웨이퍼 이송높이와 매우 가깝게 되는 것을 보장한다. 서로 매우 가까운 웨이퍼 이송높이에 의해, 반송로보트(TH, TC)는 Z방향으로 단거리를 이동하는 것만으로 이송부(142)에서 인터페이스(IF2)와 쿨 플레이트(CP2) 사이를 이동할 수 있다. 이것은 순환반송경로에 반송부(140, 142)가 존재하기 때문에 반송 효율성에 있어서의 열화를 방지한다.
또한, 제4도에 도시된 바와 같이, 핫 플레이트(HP1-HP4)가 이송부(140)상에 적층되기 때문에, 반송로보트는 이송부(140)와 핫 플레이트(HP1-HP4) 사이에서 반도체 웨이퍼를 Z방향으로 비교적 단거리를 이동없이 또는 약간의 이동에 의해 이송할 수 있다. 또한, 다른 이송부(141, 143)도 이러한 구성 및 장점을 갖는다.
이송부(142)의 웨이퍼 이송높이, 즉 인터페이스(IF2)의 웨이퍼 유지높이와 쿨 플레이트(CP2)의 웨이퍼 유지높이의 어느 하나라도 스핀코터(SC)의 웨이퍼 유지높이와 바람직하게 거의 같다. 인터페이스(IF2)의 웨이퍼 유지높이가 스핀코터(SC)의 웨이퍼 유지높이와 거의 같은 것을 나타내는 제5도와는 다르게, 쿨 플레이트(CP2)의 웨이퍼 유지높이는 스핀코터(SC)의 웨이퍼 유지높이와 거의 같게 될 것이다. 높이가 이렇게 설정되기 때문에, 저온로보트(TC)는 이송부(142)와 스핀코터(SC)사이에서 웨이퍼를 반송하기 위해 수직방향으로 감소된 거리를 이동할 것이다.
제2처리부 그룹(120)에 포함된 다른 처리부, 즉 스핀 디벨로퍼(SD1, SD2)(제1도)에 대해서, 이들 처리부의 웨이퍼 유지높이는 스핀코터(SC)의 웨이퍼 유지높이와 거의 같다. 그래서, 스핀 디벨로퍼(SD1, SD2)는 높이에서 보면 이송부(140)와 같이 상기한 관계를 또한 갖는다. 또한, 이것은 이송부(142)뿐만 아니라 다른 이송부(141, 143)에서도 사실이다.
이 바람직한 실시예에서와 같이, 2개의 단위 이송부(쿨플레이트와 인터페이스)가 각각의 이송부(141-143)를 형성하는 경우, 2개의 단위 이송부는 하나가 다른 하나의 정상에 적층되기 때문에, 반송로보트(TH, TC)는 2개의 단위 이송부 사이에서 웨이퍼를 반송하기 위해 수직방향으로 단거리를 각각 이동한다. 특히, 이것은 반송 효율성의 향상에 크게 기여한다.
2-10. 화학액 등을 저장
전술한 바와 같이, 저온로보트(TC)는 고온로보트(TH)와 비교해서 수직방향으로 단거리만 이동한다. 즉 저온로보트(TC)의 수직 이동범위는 매우 좁게 될 것이다. 보다 정확하게, 저온로보트(TC)의 수직 이동범위는 인터페이스(IF2)와 쿨 플레이트(CP2)사이의 높이차 만큼 좁게 되기 때문에, 로보트 구동장치(135C)는 저온로보트(TC)를 수직방향으로 이동시키기 위해 짧은 수직 이동컬럼(135CC)(제5도)을 가질 수도 있다. 이것은 저온로보트(TC)아래에서 실제로 크게 비어 있는 공간을 형성한다. 웨이퍼 처리를 위해 필요한 화학액이 여기에 저장된다.
제6도는 화학액의 저장 예를 나타내는 개념적인 단면도이고, 제7도는 제6도의 사시도이다. 제7도는 저온로보트(TC)와 제2처리부 그룹(120), 즉 스핀코터(SC)와 스핀디벨로퍼(SD1, SD2)를 생략한다. 제6도에 도시된 바와 같이, 저온로보트(TC)와 스핀코터(SC) 아래의 공간(SP1, SP2)에 다음의 구성요소가 제7도에 도시된 위치관계로 위치된 하나는 앞, 다른 하나는 뒤인 2개의 열로 배치된다.
(a) 레지스트액을 저장하기 위한 빈(Bin)저장부(61)
(b) 세정액 등을 일시적으로 버퍼링(buffering)하고 저장하기 위한 버퍼탱크 저장부(62)
(c) 배수액 탱크 저장부(63)
(d) 스핀코터(SC)와 스핀 디벨로퍼(SD1, SD2)를 세정하기 위해 사용된 용액을 저장하기 위한 용액 저장부(64)
(e) 현상 화학액 저장부(65)
(f) 레지스트 펌프 저장부(66)
(g) 스핀코터(SC)용 배출박스(67)
(h) 스핀 디벨로퍼(SD1, SD2)용 배출박스(68)
이들 구성요소 중, 버퍼탱크 저장부(62), 배수액 탱크 저장부(63), 용액저장부(64), 현상 화학액 저장부(65) 및 레지스트 펌프 저장부(66)는, 화학액을 공급하고 배수하는 화학액부로 분류된다. 화학액부 중 하나인 레지스트 펌프 저장부(66)는 저온로보트(TC) 아래의 공간에 위치된다.
한편, 고온로보트(TH) 아래의 공간(SP3)에 진공 파이프, 전원 파이프 등을 수용하는 다용도 하우징부(69)가 배치된다. 이송부(140) 바로 아래에 핫 플레이트(HP1-HP4)를 제어하기 위한 핫플레이트 콘트롤러(60)가 배치된다.
따라서, 저온로보트(TC) 아래의 공간은 처리장치(100)와 관련해서 필요한 구성요소, 특히 화학액을 공급하고, 배수하는 화학액부를 배치하기 위해 이용된다. 이들 구성요소를 장치의 외부에 배치할 필요가 없으므로, 공간의 이용 효율성을 향상한다.
2-11. 전기적인 구성
제8도는 제1도의 장치(100)의 전기적인 구성을 나타내는 블록도이다. 장치(100)의 제어부(50)는 컴퓨터(51), 오퍼레이터가 컴퓨터(51)에게 명령을 지시하는 조작부(52) 및 처리, 오기능 및 다른 정보의 경과를 오퍼레이터에게 알리는 표시부(53)를 포함한다. 메모리(54)는 제어프로그램 뿐만 아니라 처리를 제어하기 위해 필요한 데이터도 저장한다. 조작부(52) 및 표시부(53)는 제7도에 도시된 바와 같이 익덱서(ID)의 정면에 배치된다.
장치의 각 부에서 상태를 검출하고, 검출된 정보를 컴퓨터(51)에 공급하기 위한 센서(55)가 제어부(50)에 접속된다. 또한, 장치는 제어부(50)의 명령에 따라 각각의 반송로보트를 구동 및 제어하기 위한 구동제어회로(56)를 포함한다. 처리부 제어회로(57)는 제어부(50)의 명령에 따라 각 처리부의 구동, 즉 핫 플레이트(HP1-HP4)에서의 가열 및 스핀코터(SC)와 스핀 디벨로퍼(SD1-SD2)에서의 회전을 제어한다. 제6도의 핫 플레이트 콘트롤러(60)는 처리부 제어회로(57)의 일부분이다. 화학액 제어회로(58)는 화학액 공급부에서 스핀코터로 화학액의 공급을 제어한다.
장치의 각 부에 공급된 제어신호의 내용은 처리부의 배열, 처리의 순서 및 다른 조건에 따라 변경된다. 그러나, 제어부의 기본적인 구성은 후술되는 다른 바람직한 실시예를 통해 변경되지 않는다.
2-12. 반송처리의 개요
이제, 반송로보트(TH, TC)에 의한 각 처리부로의 반도체 웨이퍼의 반송과, 반송로보트(TH, TC)와 각 처리부 사이에서 반도체 웨이퍼의 이송이 설명될 것이다. 전체적인 반송과 이송의 흐름이 후술될 것이다.
[웨이퍼의 인출, 재치 및 교환]
제1의 바람직한 실시예에 있어서, 반송로보트(TH, TC)는 각각 이중 핸드로 되기 때문에, 반송로보트(TH, TC)는 모든 인덱서(ID), 각 처리부, 이송부(141-143) 및 외부 인터페이스(IFB)에서 동일한 방식으로 반도체 웨이퍼(1)의 인출 및 재치를 실행한다. 이러한 이유로, 여기서, 고온로보트(TH)만의 동작이 설명될 것이다.
제5도에 있어서, 고온로보트(TH)가 제1핸드(131)로 제1반도체 웨이퍼를 유지해서 핫플레이트(HP2)상에 재치하고, 핫 플레이트(HP2)에서 이미 처리된 제2반도체 웨이퍼를 핫플레이트(HP2)로부터 인출하는(반도체 웨이퍼의 교환)것으로 가정한다. 이 경우, 고온로보트(TH)는 핫 플레이트(HP2)의 웨이퍼 반입슬롯(115)으로 이동하고, 비어있는 제2핸드(132)를 핫 플레이트(HP)에 반입하여, 반도체 웨이퍼를 유지해서 인출한다. 이때, 고온로보트(TH)는 제1핸드(131)를 핫 플레이트(HP2)에 반입해서 제1반도체 웨이퍼를 핫플레이트(HP2) 상에 재치한다. 이것이 제1 및 제2반도체 웨이퍼의 교환을 달성하다. 반도체 웨이퍼의 교환보다 오히려 인출 또는 재치가 실행될 때, 고온로보트(TH)는 반도체 웨이퍼를 인출하거나 재치한다.
[웨이퍼의 이송]
한편, 저온로보트(TC)가 고온로보트(TH)로부터 반도체 웨이퍼를 받을 때, 이송부 열(140)(제5도에 도시된 부분의 이송부 142)이 사용된다. 장치(100)에 있어서, 다수의 반도체 웨이퍼가 각각의 반송경로를 따라서 순서대로 동시에 하나씩 이동되기 때문에, 반도체 웨이퍼를 구별하기 위해 일련의 반도체 웨이퍼(1)에 순차적으로 번호가 부여된다. 반도체 웨이퍼는 이후 제N반도체 웨이퍼로 언급된다.
예로서 저온로보트(TC)가 이송부(142)내에 배치된 쿨 플레이트(CP2)를 이용해서 고온로보트(TH)로부터 제N반도체 웨이퍼를 받는 것으로 가정된다. 쿨 플레이트(CP2)는 쿨 플레이트(HP)에 의해 냉각되는 제N-1반도체 웨이퍼를 미리 탑재한다. 저온로보트(TC)는 쿨 플레이트(CP2)의 정면 쪽으로 이동해서 하나의 핸드로 제N-1반도체 웨이퍼를 인출한다. 이것이 쿨 플레이트(CP2)를 비어 있게한다. 고온로보트(TH)가 쿨 플레이트(CP2)의 뒷면쪽으로 이동해서 제N반도체 웨이퍼를 쿨 플레이트(CP2)상에 재치한다.
이후 더 늦은 지점에서, 반송로보트(TH, TC)는 순환반송을 각각 종료하다. 그 지점에서, 고온로보트(TH)는 여전히 제N-1반도체 웨이퍼를 유지하지만, 저온로보트(TC)는 적어도 비어있는 하나의 핸드를 가지고 쿨 플레이트(CP2)로 돌아간다. 저온로보트(TC)는 쿨 플레이트(CP2)에서 제N반도체 웨이퍼를 인출한 이후, 즉시 고온로보트(TH)가 제N+1반도체 웨이퍼를 쿨 플레이트(CP2)상에 재치한다. 이들 동작을 통해, 제N반도체 웨이퍼가 고온로보트(TH)에서 저온로보트(TC)로 이송된다. 고온로보트(TH)가 저온로보트(TC)로부터 반도체 웨이퍼를 받을 때, 저온로보트(TC)는 반도체 웨이퍼를 인터페이스(IF2)상에 재치하고, 고온로보트(TH)는 이 반도체 웨이퍼를 받는다.
또한, 이송부(142, 141, 143)는 고온로보트(TH)에 의해 유지된 반도체 웨이퍼를 일시적으로 재치하고, 고온로보트에 의해 반도체 웨이퍼를 받기 위해 이용된다. 예를들면, 고온로보트(TH)는 제N반도체 웨이퍼를 인터페이스(IF2)상에 재치하고, 나중에 제N반도체 웨이퍼를 받기 위해 인터페이스(IF2)로 돌아간다. 제N반도체 웨이퍼는 이 방식으로 일시적으로 재치된다.
제4도에 도시된 바와 같이, 이송부(141, 142, 143)는 인터페이스(IF1, IF2, IF3) 또는 반도체 웨이퍼상에 실제의 처리를 실행하지 않는 이송전용부를 각각 이용하고, 또한 쿨 플레이트(CP1, CP2, CP3) 또는 온도변화를 허용하는 비열처리부를 각각 이용함으로써, 처리시간이 단축되고, 공간이 효율적으로 이용된다. 즉, 이송부는 인터페이스와 쿨 플레이트를 이용하기 때문에, 쿨 플레이트의 기능을 보장하기 위해 이송부(141, 142, 143)에 부가되는 다른 공간이 필요없다. 또한, 상기한 바와 같이, 핫 플레이트(HP1-HP4)와 쿨 플레이트(CP1-CP3) 사이에서 반송로보트(TH, TC)가 이동하는 시간을 감소할 수 있다. 쿨 플레이트(CP2, CP1, CP3)
또, 웨이퍼가 순차적으로 이송되기 위해 대기중인 쿨 플레이트(CP1, CP2, CP3)상에서 재치되는 동안 냉각되기 때문에, 냉각시간과 대기시간을 따로따로 고려할 필요가 없다. 또한 이것은 웨이퍼 처리시간을 감소시킨다.
이송부(141, 142, 143)는 원래부터 반송로보트(TH, TC) 사이에서 웨이퍼를 이송하기 위해 형성되기 때문에, 이송부(141, 142, 143)는 온도변화를 허용하는 쿨플레이트와 같은 비열처리부와 인터페이스와 같은 이송전용부 중 어느 하나를 이용해서 형성될 수 있다. 온도변화를 허용하는 비열처리부의 다른 예는 에지 노광부(EEW1, EEW2), 처리부 그룹의 외부에 배치된 인터페이스(IFB)(제2도 참조) 및 인덱서를 포함한다. 비록 제1의 바람직한 실시예에서는 사용되지 않았지만, 반도체 웨이퍼의 지향 평면을 정렬하기 위한 정렬 처리부는 이러한 특성의 이송부에 대응한다.
2-13. 반송처리의 상세한 설명
[처리순서]
다음에, 반도체 웨이퍼에 대한 처리순서 및 반송처리가 상세하게 설명될 것이다. 제1의 바람직한 실의 장치(100)는 다음의 순서로 반도체 웨이퍼를 처리한다. 이 순서는 후술되는 다른 바람직한 실시예에서도 동일하다.
(1) 핫 플레이트(HP1)에 의한 베이킹(baking) ;
(2) 쿨 플레이트(CP1)에 의한 냉각 ;
(3) 스핀코터(SC)에 의한 레지스트액의 스핀 도포 ;
(4) 핫 플레이트(HP2)에 의한 베이킹 ;
(5) 쿨 플레이트(CP2)에 의한 냉각 ;
(6) 에지 노광부(EEW1, EEW2)에 의한 에지노광 ;
(7) 핫 플레이트(HP3)에 의한 베이킹 ;
(8) 쿨 플레이트(CP3)에 의한 냉각 ;
(9) 스핀 디벨로퍼(SD)에 의한 레지스트액의 현상 ;
(10) 핫 플레이트(HP4)에 의한 포스트 베이킹 ; 및
(11) 쿨 플레이트(CP4)에 의한 냉각.
이후, 이 순서는 순서예(SCE)로 언급될 것이다.
[반송흐름]
제9도는 장치(100)에서 이러한 처리순서를 실현하기 위한 반도체 웨이퍼의 순환반송 및 이송의 흐름을 나타낸다. 제9도에 있어서, 기호(#)로 표시된 반송은 쿨플레이트와 이송부(140)내에서 적층된 인터페이스 사이에서의 이송, 즉 단지 로보트의 수직 이동만으로 달성된 이송이다.
제10도는 제9도의 흐름 도면에 대응하는 타이밍도이다. 제10도에 있어서, S1-S11은 순환반송의 각 단계(스텝)를 각각 나타낸다. 이들 11개의 스텝은 순환반송의 1사이클을 완성한다. ID 및 HP1와 같이, 좌측 컬럼에서 목록화된 기호는 제3도 및 제4도에 도시된 구성요소를 나타낸다. 제9도 및 제10도에서 사용된 라인 및 기호의 의미는 일반적인 설명으로 설명된다. 제9도 및 제10도는 순환반송이 정상적으로 종료한 후의 상태를 각각 나타낸다.
제9도 및 제10도에서 일반적으로 사용된 기호 EEW와 SD는 각각 EEW1, EEW2와 SD1, SD2를 언급한다. 제4도에 도시된 바와 같이, HP2로 언급된 2개의 핫플레이트와, HP3로 언급된 2개의 핫플레이트 및 HP4로 언급된 3개의 핫플레이트가 있다. 에지노광의 개수는 2개이다(EEW1, EEW2). 제3도에 도시된 바와 같이, 스핀디벨로퍼의 개수도 2개이다(SD1, SD2). 반도체 웨이퍼는 이들 구성요소 사이에서 순차적으로 반송되어 분배된다. 예를 들면, 홀수의 반도체 웨이퍼는 스핀 디벨로퍼(SD1)로 이송되고, 짝수의 반도체 웨이퍼는 스핀 디벨로퍼(SD2)로 이송된다. 구성요소 종류의 각각의 개수는 처리종류 각각에 필요한 시간을 고려해서 결정된다. 베이킹에 관해서, 예를들면, 핫 플레이트(HP1-HP4)에서의 베이킹 시간의 비율은 1 : 2 : 2 : 3이다. 구성요소들이 선택적으로 사용되기 때문에, 제9도 및 제10도는 실제로 서로 등가이며, 선택적으로 사용된 처리부를 단지 일반적으로 지시한다.
제9도는 반도체 웨이퍼가 순차적으로 하나씩 반송되고, 순서예(SCE)를 따라 각각 이송되는 것을 명백하게 나타낸다. 인터페이스(IF1-IF3, IFB)가 반도체 웨이퍼를 단지 이송만하기 때문에, 순서예(SCE)에서 이들 인터페이스의 존재는 순서예(SCE) 동안 실행된 처리에 영향을 미치지 않는다.
고온로보트(TH)는 하나의 반도체 웨이퍼를 이송함과 동시에 제1처리부 그룹에 대응하는 처리부 사이에서 순환한다. 각각의 쿨 플레이트(CP1-CP3)에서, 반도체 웨이퍼는 저온로보트(TC)로 이송된다. 쿨 플레이트(CP1-CP3)의 어느 하나에서 반도체 웨이퍼를 받으면, 저온로보트(TC)는 반도체 웨이퍼를 스핀코터(SC), 인터페이스(IFB) 또는 스핀디벨로퍼(SD)로 이동시킨다. 다음 반송 사이클에 있어서, 저온로보트(TC)는 이 반도체 웨이퍼를 인터페이스(IF1-IF3) 중의 하나에 이송한다. 스핀코터(SC) 또는 스핀디벨로퍼(SD)가 이 반도체 웨이퍼의 처리를 종료할 때까지 이 반도체 웨이퍼가 스핀코터(SC) 또는 스핀디벨로퍼(SD)로부터 인출될 수 없기 때문에, 인터페이스(IF1-IF3) 중의 하나에 대한 이 반도체 웨이퍼의 이송은 다음 반송사이클 때까지 대기한다.
이와 같은 방식으로 인터페이스(IF1-IF3) 중의 하나에 이송된 반도체 웨이퍼는 제1처리부 그룹(110)에 속하는 다음 처리부로 반도체 웨이퍼를 이송하는 고온로보트(TH)로 이송된다. 제9도에 도시된 바와 같은 방식으로, 고온로보트(TH)와 저온로보트(TC)는 서로 병행하는 순환반송을 실행함으로써(다중순환반송), 각각의 반도체 웨이퍼는 처리부 사이에서 순환된 후 인덱서(ID)로 반환된다.
반도체 웨이퍼를 반송할 때, 고온로보트(TH)는 단독으로 열처리부로 분류된 핫 플레이트(HP1-HP4)를 액세스하는 반면, 저온로보트(TC)는 비열처리부만 액세스한다. 핫 플레이트(HP1-HP4)에 부가해서, 또한 고온로보트(TH)는 인덱서(ID), 에지노광부(EEW), 쿨 플레이트(CP1-CP4) 및 인터페이스(IF1-IF3)를 액세스한다. 이들 구성요소는 모두 온도변화를 허용하는 고온로보트(TH)에 의해 액세스되므로, 고온로보트(TH)가 이들 구성요소를 액세스할 때 문제가 없다.
저온로보트(TC)는 단독으로 스핀코터(SC)와 스핀디벨로퍼(SD) 또는 어떠한 온도변화도 회피되어야 하는 비열처리부를 액세스한다. 고온로보트(TH)는 핫 플레이트(HP1-HP4)로 삽입된 후 가열된 핸드(131, 132)를 스핀코터(SC)와 스핀디벨로퍼(SD)쪽으로 신장하지 않는다. 이것은 스핀코터(SC)와 스핀디벨로퍼(SD)의 열안정성을 보증한다. 또한, 웨이퍼는 제1의 바람직한 실시예의 이송부(140)를 이용해서 이송되기 때문에, 고온로보트(TH)와 저온로보트(TC)는 고온로보트(TH)에서 저온로보트(TC)로 열의 이송을 일으키는 각각의 핸드를 접촉할 기회가 없다. 또한, 이송부(140)는 쿨플레이트(CP1-CP3)와 쿨플레이트(CP1-CP3) 중의 하나에서 냉각된 웨이퍼를 받는 저온로보트(TC)를 사용해서 형성되기 때문에, 웨이퍼 자체에 남아있는 열은 스핀코터(SC)와 스핀디벨로퍼(SD)의 열안정성을 결코 열화시키지 않는다. 부가해서, 저온로보트(TC)는 웨이퍼(저온)를 인터페이스(IF1-IF3)상에 재치하고, 고온로보트(TH)는 재치된 웨이퍼를 받기 때문에, 인터페이스(IF1-IF3)가 어떤 명확한 냉각기능을 갖지 않아도 문제가 없다. 인터페이스(IF1-IF3)에서, 고온로보트(TH)로부터 저온로보트(TC)로의 웨이퍼의 이송이 실행되지 않는다. 그러므로, 더욱이 인터페이스(IF1-IF3)를 통한 웨이퍼의 이송동안 저온으로 유지되어야하는 제2처리부 그룹(120)으로의 열이송이 방지되므로, 열안정성이 유지된다.
상기 실시예에서 웨이퍼가 저온로보트(TC)에서 인터페이스(IF1-IF3)를 통해 고온로보트(TH)로 이동되지만, 웨이퍼가 냉각되는 조건하에서 웨이퍼의 역 이송도 실행될 수 있다. 상기 조건을 달성하기 위해, 저온로보트(TC)는 고온로보트(TH)가 인터페이스상에 웨이퍼를 남긴 후 즉시 보다는 웨이퍼를 자연 냉각시키기 위해 고온로보트가 인터페이스상에 웨이퍼를 남긴 후 나중에 하나 이상의 반송사이클에서 웨이퍼를 받아야 한다.
제1의 바람직한 실시예에서, 반도체 웨이퍼를 반송하기 위해 2개의 로보트, 즉 고온로보트(TH)와 저온로보트(TC)가 사용되기 때문에, 1개의 로보트만이 반도체 웨이퍼를 이송하는 경우보다 생산고(throught put)가 좋다.
[타이밍]
이제, 제10도가 참조된다. 제10도에 있어서, 기호(*)로 지시된 처리부는 열처리부(핫플레이트 HP1-HP4)이다. 또한, 제10도는 고온로보트(TH)만이 이들 열처리부를 액세스하는 것을 명백하게 나타낸다. 제10도에 있어서, 고온로보트(TH)는 인덱서(ID)에서 이동하기 시작한다. 시작점으로 사용되는 인덱서(ID)에서 고온로보트(TH)는 제N웨이퍼를 받는다. 고온로보트(TH)는 다음 스텝(S2)에서 제N웨이퍼를 핫플레이트(HP1)로 반송한다. 핫플레이트(HP1)에서, 고온로보트(TH)는 핫플레이트(HP1)로부터 제N-1웨이퍼를 인출하고, 핫플레이트(HP1)상에 제N웨이퍼를 재치한다(웨이퍼의 교환).
스텝(S3)에서, 고온로보트(TH)는 쿨플레이트(CP1)상에 제N-1웨이퍼를 재치하고, 쿨플레이트(CP1)에서 어떠한 웨이퍼도 받지 않고 인터페이스(IF1)로 이동한다. 인터페이스(IF1)에서, 고온로보트(TH)는 인터페이스(IF1) 제N-3웨이퍼를 인출한다. 제N-3웨이퍼는 이미 핫플레이트(HP1)에 의해 베이크 되었고(baking), 쿨플레이트(CP1)에 의해 냉각되어 스핀코터(SC)에 의해 레지스트로 도포되었다. 제N-2웨이퍼는 이 단계에서 스핀코터(SC)상에 있다.
전술한 바와 같이, 고온로보트(TH)는 쿨플레이트(CP1)와 인터페이스(IF1)사이에서 수직방향으로 단지 단거리만 이동하기 때문에, 같은 스텝(S3)에서 고온로보트(TH)는 쿨플레이트(CP)와 인터페이스(IF1)에서 웨이퍼를 재치하고, 인출한다.
쿨플레이트(CP1)상에 재치된 제N-1반도체 웨이퍼는 다음 순환반송사이클의 스텝(S3)에서 저온로보트(TC)에 의해 인출되어, 사이클의 스텝(S4)에서 스핀코터(SC)로 반송된다. 이것으로 고온로보트(TH)로부터 저온로보트(TC)로의 제N-1웨이퍼 이송을 완료한다.
한편, 제4도에 도시된 바와 같이 핫플레이트(HP1)와 쿨플레이트(CP1)는 하나가 다른 하나의 정상에 적층되기 때문에, 고온로보트(TH)가 제10도의 스텝(S3)에서 스텝(S4)으로 이동할 때, 고온로보트(TH)는 X방향으로 이동할 필요는 없고, 오히려 수직방향으로만 이동할 수 있다. 이것은 고온로보트(TH)의 이동시간의 감소를 의미한다. 또한, 이와 같이 유리한 위치관계, 즉 쿨플레이트(CP3)와 핫플레이트(HP3) 사이의 위치관계는 제4도에 도시된 다른 구성요소에서도 사실이다.
반송타이밍의 다른 부분은 상기 설명 및 제10도에서 용이하게 이해되기 때문에, 여기서 설명하지 않는다.
2-14. 최소 반송사이클 및 동기제어
제9도 및 제10도에 도시된 바와 같이, 고온로보트(TH)와 저온로보트(TC)는 상이한 반송경로로 이동한다. 제1의 바람직한 실시예에서, 로보트(TH, TC)는 로보트(TH, TC)사이에서 이송부(140)를 형성하는 쿨플레이트(CP1-CP3)대해 서로 대향한다. 한편 인터페이스(IF1-IF3), 또는 이송부(140)를 형성하는 다른 단위 이송부가 반도체 웨이퍼를 이송하기 위해 사용되더라도, 로보트(TH, TC)는 동시에 인터페이스에 도착하지 않는다. 예를들면, 제10도의 스텝(S5)에서 저온로보트(TC)에 의해 인터페이스(IF1)상에 재치된 반도체 웨이퍼가 다음 반송사이클의 스텝(S3)에서 고온로보트(TH)에 의해 받아들여지기 때문에, 로보트(TH, TC)는 반도체 웨이퍼를 이송하기 위해 동시에 인터페이스(IF1)에 도달할 필요는 없다.
따라서, 제1의 바람직한 실시예에서 반송로보트(TH)에 의한 순환반송은 반송로보트(TH, TC)가 쿨플레이트(CP1-CP3)의 각각에서 만나는 방식으로 반송로보트(TC)에 의한 순환반송과 동기만 될 필요가 있다. 제1의 바람직한 실시예에 있어서, 순환반송의 사이클은 동기조건을 충족시키면서 최소화되어, 전체로서 장치의 전체 처리 효율성(생산고)을 향상시킨다. 이것을 달성하기 위한 원리 및 상세한 구성이 아래에 설명된다.
[원리]
제11도는 반송사이클을 최소화하기 위한, 즉 생산고를 최대화하기 위한 원리를 설명하는 도면이고, 제12도는 동기주기(k)를 구체적으로 나타내는 도면이다. 일반적으로, 본 발명에 의한 장치는 복수의 반송기구(고온로보트와 저온로보트)를 사용하고, 대개는 복수의 반송기구 사이에서 피처리기판(반도체 웨이퍼)을 이송하기 위해 필요하다. 반송동작이 서로 동기되는 곳이 이송부이다. 제1의 바람직한 실시예에 있어서, 반송동작은 쿨플레이트(CP1-CP3)에서 동기된다. 그러므로, 각 반송기구의 반송처리는 동기위치(이송부)에 따라서 개념적으로 복수의 부처리로 분할된다. 제11도에 도시된 동기주기 (k-1), k, (k+1)는 부처리에 대응한다. 서로 연결된 부처리는 연속적으로 하나의 반송사이클을 구성한다. 제1의 바람직한 실시예에서, 예를들면 제9도의 쿨플레이트(CP1)에서 쿨플레이트(CP2)까지의 반송주기는 제1동기주기이고, 쿨플레이트(CP2)에서 쿨플레이트(CP3)까지의 반송주기는 제2동기주기이며, 쿨플레이트(CP3)에서 쿨플레이트(CP1)까지의 반송주기는 제3동기주기이다. 동기주기는 동기시작점에서 동기 종료점까지의 주기로 각각 규정된다. 제1의 바람직한 실시예에 있어서, 쿨플레이트(CP2)는 제1동기주기의 동기 종료점 및 제2동기주기의 시작점이다.
제11도의 동기주기(k)에 특히 초점을 맞추는 제12도에서, 복수의 반송기구(TR1, TR2, ……)는 동기주기(k)동안 서로 병행해서 웨이퍼를 반송한다. 제1의 바람직한 실시예에 있어서, 반송기구(TR1)는 고온로보트(TH)에 대응하는 반면, 반송기구(TR2)는 저온로보트(TC)에 대응한다(반송기구 TR3는 없다). 동기주기(k)동안, 반송기구(TR1)는 각각 단위 반송시간(t11, t12, ……t1(L+1))내에 처리부(k11, k21, ……, kL1) 사이에서 순환한다. 단위 반송시간은 반송기구(tr1)의 이동시간과, 다른 처리부를 액세스하고, 피처리기판을 인출 또는 재치하며, 또는 기판을 교환하는데 필요한 시간을 각각 포함한다. 이것은 다른 반송기구(TR2)에서도 동일하다. 제1의 바람직한 실시예의 장치에 있어서, 단위반송시간은 모두 거의 5초로 설정된다. 이송부(140)내에서 적층된 쿨플레이트(CP1, CP2, CP3)와 인터페이스(IF1, IF2, IF3)사이에서 반송기구가 이동하는데 필요한 단위 반송시간은 예외이다. 이것은 반송기구가 수직방향으로 단거리만 이동할 필요가 있기 때문이고, 따라서 이 단위 반송시간은 다른 단위반송시간보다 짧다. 사실, 이 단위반송시간은 무시할 수 있다. 또한, 각 반송기구는 동기주기(k)동안 액세스된 소정수의 처리부를 액세스한다. 제12도에 있어서, 수(L, M, N, ……)는 몇 가지 경우에서 동일하고, 다른 경우에서 서로 상이하다.
이들 조건하에서, 동기주기(k) 동안 각 동기 시작점에서 각 동기 종료점까지 반송기구의 이동시간(Tk1, Tk2, Tk3, ……)은,
Tki = ∑tij (i=1, 2, 3, ……) ···· (1)
여기서, ∑는 j의 합 :
(j = 1~L, i = 1) ;
(j = 1~M, i = 2) ;
(J = 1~N, i = 3) ;
·
·
·
이다.
한편, 반송기구의 동작이 동기주기(k)의 시작점과 종료점에서 서로 동기되어야 하기 때문에, 이동시간(Tk1, Tk2, Tk3)……)중 가장 긴 하나가 동기주기(k) 동안 시작점에서 종료점까지 반송속도를 제한하는 비율 제한주기로 사용된다. 즉, 동기주기(k) 동안 이동시간(Tk)은,
Tk = Max(Tk1, Tk2, Tk3 ……) ···· (2)
이다.
이 경우, 최대시간(Tk)이 걸리는 반송기구가 반도체 웨이퍼를 최대 속도로 반송하더라도, 최대시간(Tk)보다 짧은 시간 내에 필요한 처리부를 순환할 수 있는 반송기구는 동기 종료점에 도착한 후 동기 종료점(이송부)에서 시간(Tk)의 끝까지 대기하여야 한다.
모든 동기주기를 고려하면, 순환반송을 완료하는 1사이클(전체 반송사이클)에 필요한 전체시간(T)은,
T = ∑Tk ···· (3)
여기서 ∑는, k=1에서 k=p까지의 합 :
P : 동기주기의 전체 수
이다.
그러므로, 식(3)의 전체 반송사이클이 최소가 되도록 처리부가 반송기구 및 반송순서, 즉 반송처리에 대하여 처리부를 할당하는 것이 바람직하다.
반송처리는 다음과 같이 결정된다. 선행조건은 다음의 3가지 조건이다.
(1) 피처리기판을 처리하는 처리순서(제1의 바람직한 실시예에서 순서예 SCE)는 미리 결정되어, 뒤따르게 된다;
(2) 열처리부를 담당하는 제1반송기구는 온도변화를 허용하는 비열처리부(제1의 바람직한 실시예에서 스핀코터 SC와 스핀디벨로퍼 SD)를 액세스하지 않는다; 및
(3) 온도변화를 허용하는 비열처리부를 담당하는 제2반송기구는 열처리부를 액세스하지 않는다.
세 번째 조건(3)은 열처리부를 담당하는 제1반송기구가 처리순서에서 열처리부를 바로 뒤따르는 온도변화를 허용하는 비열처리부를 액세스해야 하는 부대조건을 갖는다. 비열처리부만 담당하는 제2반송기구가 상기 위치에 비치된 비열처리부를 액세스할 때, 또한 제2반송기구가 바로 앞선 열처리부도 액세스해야 한다. 이것은 조건(3)과 모순되기 때문에 부대조건이 충족되어야 한다.
한정되지 않지만, 바람직하게 충족될 필요가 있는 다른 2가지 조건이 있다 :
(4) 피처리기판을 처리하는 처리순서에 있어서, 온도변화를 허용하는 처리부 중 온도변화를 허용하지 않는 처리부 바로 앞에 위치된 것은 또한 각각 이송부로 사용하여야 한다; 및
(5) 조건(4)으로 규정된 온도변화를 허용하는 처리부를 셈에 넣은 후에도 이송부가 부족하면, 원래 이송부로만 기능하도록 의도된 필요한 수의 인터페이스가 사용되어야 한다.
그러므로, 이들 조건이 충족되는 것에 의해, (a) 부대조건(제1 및 제2반송기구가 모두 선택될 수 있다)에 따라 제1반송기구에 의해 액세스되도록 결정된 비열처리부를 제외한 온도변화를 허용하는 비열처리부를 액세스하는 반송기구로서 제1반송기구 및 제2반송기구(저온로보트) 중 하나를 선택하는 것을 결정하는 자유도가 남는다.
실제로, 조건(1)~(5)하에서, 자유도(a)에 관한 가능한 모든 조합은 동일시되고, 조합에 기초하게 되며, 반송처리가 반송처리후보로 결정되어야 한다. 모든 반송처리후보에 대하여 전체 반송사이클(T)이 계산된다. 가장 짧은 사이클(T)을 가지는 반송처리가 채용되고, 장치의 부 배치가 결정되어 반송이 제어된다.
[실제예]
상기 원리는 다음과 같이 제1실시예에 적용된다. 우선, 제1의 바람직한 실시예에서의 온도변화를 허용하는 처리부에 대응하는 것은 쿨플레이트(CP1~CP4), 인덱서(ID), 외부 인터페이스(IFB) 및 에지 노광부(EEW)이다. 이들 처리부중 쿨플레이트(CP1-CP3)는 이송부로 사용된다. 반도체 웨이퍼가 고온로보트(TH)에 의해 핫플레이트(HP4)에서 인출된 직후에 반도체 웨이퍼를 재치하기 위해 필요한 쿨플레이트(CP4)는 상기 부대조건을 충족시키기 위해 고온로보트(TH)에 의해 액세스된다.
이것은 고온로보트(TH)로 액세스할지 또는 저온로보트(TC)로 액세스할지 여부를 선택하는 자유도로서 인덱서(ID), 외부 인터페이스(IFB) 및 에지노광부(EEW)가 남는다. 제13도는 고온로보트(TH) 및 저온로보트(TC)에 대한 인덱서(ID), 외부인터페이스(IFB) 및 에지노광부(EEW)의 할당에 관한 8개의 가능한 조합을 나타낸다. 이것은 8개의 반송처리를 나타낸다. 8개의 반송처리 중 제13도의 처리번호 No. 1, 3, 8에 대응하는 3개의 경우가 제14도, 제15도 및 제16도에 각각 도시된다. 제14도에서(No. 1), 예를들면 인덱서(ID), 외부인터페이스(IFB) 및 노광부(EEW)는 모두 고온로보트(TH)에 할당된다. 제15도에서(No. 3), 인덱서(ID) 및 에지노광부(EEW)는 모두 고온로보트(TH)에 할당되지만, 외부 인터페이스(IFB)는 저온로보트(TC)에 할당된다. 제16도에서(No. 8), 3개의 처리부는 모두 저온로보트(TC)에 할당된다.
이와 같은 방식으로 반송처리를 상술한 후, 각각의 동기주기 동안 반송로보트(TH, TC)의 이동시간(Tk1, Tk2)이 계산된다. 단위 반송시간이 공통적으로 5초이므로 그 대신에 반송스텝의 수가 계산될 수 있다. 제14도 내지 제16도에 있어서, 각 동기주기의 시작점(종료점)은 이중선으로 둘러싸인 쿨플레이트이다.
제14도의 경우, 쿨플레이트(CP1)에서 쿨플레이트(CP3)까지 제1동기주기 동안 고온로보트(TH)는 반송에 6개의 스텝을 필요로 한다. 수 1-6은 스텝의 카운트수이다. 저온로보트(TC)를 위한, 스텝수는 ①, ②, ……와 같이 원으로 둘러싸인 수로 표시된다. 제1동기주기 동안 필요한 스텝수는 3개이다. 그러므로,
T1 = Max(T11 = 6×5초, T12 = 3×5초)
= 6×5초 ····· (4)
이다. 제14도에서 제2동기주기에 대한 이동시간을 계산하면,
T2 = Max(T21 = 5×5초, T22 = 3×5초)
= 5×5초 ····· (5)
이다.
그 결과, 제14도에서 전체 반송사이클(T)은,
T = T1 + T2
= (6+5)×5초
= 11×5초 ····· (6)
이다.
더욱이 제15도 및 제16도에 대해서 같은 방식으로 계산하면, 제15도는,
T = (3+3+5)×5초
= 11×5초 ····· (7)
이고, 제16도는,
T = (3+3+3+3)×5초
= 12×5초 ····· (8)
이다.
제13도에 도시된 다른 예에 관한 계산은 생략되었다. 제14도 및 제15도에서(No. 1, 3) 계산결과는 T=11×5초이고, 다른 예에서 T=12×5초 이상이다. 그러므로, 처리 No. 1 또는 No. 3에 따라 처리부를 반송로보트(TH, TC)에 할당하는 것에 의해 반송사이클을 최소화할 수 있고, 최대 생산고를 얻을 수 있다.
용이하게 알 수 있는 것처럼, 제1의 바람직한 실시예의 반송처리(제9도 및 제10도)는 No. 3에 대응한다. 반송사이클을 최소로하는 반송처리가 1개 이상일 때, 반송처리 중 하나가 선택되거나 또는 선택적으로 그 이상의 조건에 따라 반송처리가 선택될 수 있다. 예를들면, 스텝퍼(stepper)에 의해 이미 노광된 웨이퍼가 스핀 디벨로퍼(SD)를 벗어나 통과하지 못하도록 스텝퍼 등이 제2도의 외부 인터페이스(IFB)의 외부에 배치되면, 오히려 제15도의 No. 3보다 제14도의 No. 1이 선택될 것이다.
제1실시예에서와 같이 고온로보트(TH)와 저온로보트(TC)가 모두 인터페이스(IFB)를 액세스하도록 설계될 때, 반송사이클의 최소 조건을 충족시키는 반송처리가 1개 이상 있으면, 인터페이스(IFB)를 액세스하기 위해 사용되는 로보트를 결정할 수 있다. 웨이퍼상에 실행된 처리의 내용에 관해서, 상기 내용은 상이한 로트(lot) 사이에서 변화되므로, 최적의 반송 처리는 상이한 로트(lot) 사이에서 다르다. 상기 내용이 변할 때, 인터페이스(IFB)는 하나의 로보트에 의해 액세스될 수 있기 때문에, 각 로트에 대한 반송제어를 최적화 할 수 있다. 따라서, 제1의 바람직한 실시예의 장치에서와 같이 양쪽 로보트가 외부 인터페이스(IFB)를 액세스할 수 있는 것을 보장하는 것에 의해 장치의 융통성이 개선된다.
[동기된 반송동안 대기 제어]
상기한 바와 같이, 반송사이클이 최소화된다. 그러나, 실제로 모든 반송기구가 동시에 각 동기 종료점에 완벽하게 도착하지 못할 수도 있다. 몇 가지 경우, 하나의 로보트가 그 동기종료점에 먼저 도착해서 다른 로보트가 그 동기 종료점에 도착할 때까지 대기해야 한다. 바꾸어 말하면, 일반적으로 각 동기주기 동안 반송기구에 할당된 처리부의 수가 서로 같거나 또는 가까울 때 반송사이클이 최소화되더라도, 웨이퍼 상에서 실행된 처리의 내용(및 포함된 처리부의 수)이 미리 결정되기 때문에, 이러한 대기사이클이 완벽하게 회피될 수 없다. 이러한 대기사이클은 제8도의 컴퓨터(51)에 의해 제어된다. 제17도는 제어된 대기사이클의 상세한 예를 나타낸다.
제17도의 좌측 절반부분은 고온로보트(TH)에 관련되어 있다. 제17도의 좌측절반 부분으로부터, 고온로보트(TH)가 쿨 플레이트(CP)에 도착할 때, 저온로보트(TC)에 의해 하나의 쿨플레이트(CP)상의 웨이퍼가 쿨플레이트에서 이미 반출되었는지, 안되었는지를 알 수 있다. 웨이퍼가 쿨플레이트(CP)에서 인출될 때, 쿨플레이트(CP)에 부착된 핀이 웨이퍼를 올리기 위해 윗쪽으로 이동한다. 웨이퍼를 인출하는 지시를 받으면, 저온로보트(TC)는 쿨플레이트(CP)에서 웨이퍼를 인출한다. 웨이퍼 인출을 완료하면, 저온로보트(TC)는 인출완료신호를 컴퓨터(51)에 보낸다. 컴퓨터(51)는 인출완료 신호로 웨이퍼 인출을 검출한다. 웨이퍼 인출이 아직 완료되지 않으면, 저온로보트(TC)는 쿨플레이트(CP)에 아직 도착하지 않는다. 그러므로, 고온로보트(TH)는 저온로보트(TC)의 도착을 대기한다.
저온로보트(TC)가 쿨플레이트(CP)에 도착해서 웨이퍼를 인출할 때, 고온로보트(TH)는 유지된 웨이퍼를 쿨플레이트(CP)상에 재치하기 위해 잠금(lock) 상태에서 해제된다. 웨이퍼를 인출한 후, 저온로보트(TC)는 고온로보트(TH)가 웨이퍼를 쿨플레이트(CP)상에 재치하는 것을 완료할 때까지 대기하지 않고 다음 처리로 진행한다(즉, 다음 위치로 이동한다).
한편, 인터페이스(IF, IF1-IF3)에서 저온로보트(TC)에 의한 웨이퍼의 재치는 고온로보트(TH)가 의도된 기능을 실행하기 전에 실행한다. 그러므로, 고온로보트(TH)가 인터페이스(IF)에 먼저 도착하면, 저온로보트(TC)가 인터페이스(IF)에 도착하여 웨이퍼를 인터페이스(IF)상에 재치시킬 때까지 대기한다. 저온로보트(TC)가 웨이퍼 재치를 종료할 때, 고온로보트(TH)는 인터페이스(IF)에서 웨이퍼를 인출한다.
이러한 동기제어 또는 대기제어를 실행하는 것에 의해, 고온로보트(TH)와 저온로보트(TC)는 그 사이에서 반도체 웨이퍼를 효율적으로 이송한다.
3. 다른 실시예와의 관계
본 발명의 다른 바람직한 실시예를 설명하기 전에, 제1의 바람직한 실시예와 다른 바람직한 실시예 사이의 주요한 차이점이 요약될 것이다. 제18도는 바람직한 실시예들 사이의 기구에 관한 차이점을 비교하는 테이블이다. 제18도에 있어서, 고온로보트의 수는 제1의 바람직한 실시예의 고온로보트(TH)에 대응해서 배치된 반송로보트의 수를 나타낸다. 제3열의 고온로보트의 회전은 고온로보트(TH)가 회전자유도를 갖는가, 아닌가를 나타낸다. 저온로보트는 제1의 바람직한 실시예에서와 같이 X방향으로 이동할 수 있도록 배치되거나 또는 X방향으로 이동할 수 없도록 배치될 수 있다. 열의 저온로보트 핸드는 저온로보트가 제1의 바람직한 실시예에서와 같이 이중 핸드로 되는지 또는 단일 핸드로 되는지 여부를 나타낸다. 우선, 제2의 바람직한 실시예가 설명될 것이다. 이후의 설명에서, 실시예를 통해 공통 구성을 가지는 구성요소는 동일한 참조기호로 언급된다.
4. 제2의 바람직한 실시예
제19도 및 제20도는 본 발명의 제2의 바람직한 실시예에 의한 반도체 웨이퍼 처리장치(200)의 구성을 나타낸다. 장치(200)는 X방향 및 그 반대방향으로 각각 이동할 수 있는 2개의 고온로보트(TH1, TH2)를 포함한다. 고온로보트(TH1, TH2)는 제1의 바람직한 실시예의 고온로보트(TH)와 같이 이중핸드로 되지만, X-Y평면에서 회전하지 못한다. 그 밖에, 장치(200)는 제1의 바람직한 실시예의 장치와 같다.
제21도 및 제22도는 제2의 바람직한 실시예의 장치(200)에서의 반송처리를 나타내는 도면이다. 2개의 고온로보트(TH1, TH2)가 사용되기 때문에, 하나의 로보트가 몇 개의 핫 플레이트(HP1-HP4)를 액세스하는 반면, 다른 로보트는 나머지 핫플레이트를 액세스한다. 저온로보트(TC)는 제1의 바람직한 실시예에서와 같이 비열처리부만을 액세스한다.
이러한 구성 및 제어된 처리를 갖기 때문에, 제2의 바람직한 실시예의 장치(200)는 제1실시예 장치(100)의 장점 뿐만 아니라 장치(100) 보다 더 유리한 반송사이클 단축을 보증한다. 사실, 제1의 바람직한 실시예(제10도는)는 하나의 반송사이클로서 11개의 스텝이 필요하지만, 제2실시예(제22도)는 하나의 반송사이클로서 7개의 스텝이 필요하다.
5. 제3의 바람직한 실시예
제23도 내지 제25도는 본 발명의 제3의 바람직한 실시예에 의한 반도체 웨이퍼 처리장치(300)의 구성 및 처리부의 배열을 나타낸다. 제23도에 있어서, 장치(300)는 제1의 바람직한 실시예와 같이 1개의 고온로보트(TH)만을 사용하지만, 제2처리부그룹(120)과 대향하기 위해 고정되는 3개의 저온로보트(TC1, TC2, TC3)가 필요하다.
저온로보트(TC1, TC2, TC3)는 X방향 및 그 반대방향으로 이동하기 위한 자유도를 갖지 않는다. 그 대신에, 로보트(TC1-TC3)는 핸드를 회전 및 수축하고, 수직방향으로 이동할 수 있다. 그러므로, 이들 로보트는 수평방향으로 고정된다. 저온로보트(TC1-TC3)는 이중 핸드로 된다.
지금, 제24도를 참조하면, 저온로보트(TC1-TC3)는 스핀코터(SC), 스핀디벨로퍼(SD1, SD2)에 각각 대응하는 위치에서 제2처리부 그룹(120)과 대향해서 직선으로 배열된다. 제25도에 도시된 바와 같이, 제1처리부 그룹(110A) 아래에 이송부(140A)의 일부분으로 사용되는 쿨플레이트(CP1, CP3)가 배치되고, 인터페이스(IF1, IF3)가 쿨플레이트(CP1, CP3)상에 각각 적층된다. 핫 플레이트(HP1-HP4)는 이송부(140A)상에 적층된다. 반송처리의 예에 있어서, 반도체 웨이퍼는 인터페이스(IF1, IF3)를 사용하지 않고 순환된다. 그러나, 인터페이스(IF1, IF3)는 장치의 융통성을 향상시키기 위해 바람직하게 배치된다. 그 밖에, 장치(300)는 제1의 바람직한 실시예의 장치와 같다.
제26도 및 제27도는 제3의 바람직한 실시예의 장치(300)에서 반송처리를 나타내는 도면이다. 3개의 저온로보트(TC1-TC3)중 로보트(TC2, TC3)는 스핀 디벨로퍼(SD1, SD2)를 각각 액세스한다. 전술한 바와 같이, 스핀디벨로퍼(SD1, SD2)가 선택적으로 또 교대로 사용되기 때문에, 저온로보트(TC2, TC3)는 스핀디벨로퍼(SD1, SD2)의 교대 사용에 따라서 공통 반송처리를 교대로 실행한다. 이 때문에, 제26도 및 제27도는 저온로보트(TC2, TC3)양쪽에 공통인 반송처리와 타이밍을 나타낸다.
제26도 및 제27도에 나타낸 바와 같이, 제3의 바람직한 실시예의 장치에 있어서, 인터페이스(IF1, IF3)를 사용하지 않고, 쿨플레이트(CP1, CP3)만을 사용해서 고온로보트(TH)와 저온로보트(TC1-TC3) 사이에서 반도체 웨이퍼를 이송하는 것이 가능하다. 고온로보트(TH)가 웨이퍼를 일시적으로 재치하고, 나중에 웨이퍼를 인출할 때 외부 인터페이스(IFB)가 이송에 사용된다.
각각의 저온로보트(TC1-TC3)는 수직이동을 제외한 제2처리부 그룹(120)의 스핀코터(SC), 스핀디벨로퍼(SD1, SD2)를 각각 담당하기 때문에, 각각의 저온로보트는 이송부(140A)와 처리부 사이에서 웨이퍼를 이송하기 위해 웨이퍼를 유지하는 핸드를 역으로 회전시킬 필요만 있다. 이것은 로보트의 이송에 기인하는 파티클 등의 발생을 방지한다.
저온로보트(TC1-TC3)가 고정되어 있기 때문에, 장치가 용이하게 제조되고 제2처리부 그룹(120)은 향상된 정렬 정확도록 반도체 웨이퍼를 정렬한다. 저온로보트(TC1-TC3)와 제2처리부 그룹(120)이 1개의 유니트로 형성될 수 있다. 그 밖에, 장치(300)의 다른 장점은 제1의 바람직한 실시예와 같다.
6. 제4의 바람직한 실시예
제28도 및 제29도는 본 발명의 제4의 바람직한 실시예에 의한 반도체 웨이퍼 처리장치의 구성을 나타낸다. 제28도에 있어서, 장치(400)는 제3의 바람직한 실시예와 같이 3개의 회전형 저온로보트(TC1-TC3)와 제2의 바람직한 실시예와 같은 2개의 고온로보트(TH1, TH2)를 사용한다. 제1처리부 그룹(110A)내의 배열은 제3의 바람직한 실시예에서와 같다. 그러므로, 제4의 바람직한 실시예는 제2 및 제3실시예의 조합이다. 제4의 바람직한 실시예의 상세한 구성은 제2 및 제3의 바람직한 실시예와 유사하다.
제30도 및 제31도는 제4의 바람직한 실시예의 장치(400)에서의 반송처리를 나타내는 도면이다. 쿨플레이트(CP1, CP3)에 부가하여, 제25도의 인터페이스(IF1, IF3)가 또한 웨이퍼를 이송하기 위해 사용된다.
제4의 바람직한 실시예가 제3실시예보다 증가된 수의 고온로보트를 사용하기 때문에, 반송사이클은 제3실시예의 11개 스텝보다 훨씬 작은 7개의 스텝만으로 구성된다. 그러므로, 반송 생산고가 제3실시예에서 보다 더욱 높다. 그 밖에, 장치(400)의 다른 장점은 제3의 바람직한 실시예와 같다.
7. 제5의 바람직한 실시예
제32도는 본 발명의 제5의 바람직한 실시예에 의한 반도체 웨이퍼 처리장치(500)의 상부의 단면도이다. 제32도는 제5도에 대응한다. 장치(500)의 저온로보트(TC)는 1개의 핸드(133)(싱글핸드)만을 가지고 있다. 그 밖에, 장치(500)는 제1의 바람직한 실시예의 장치와 동일하다.
제33도 및 제34도는 제5의 바람직한 실시예의 장치(500)에 있어서의 반송처리를 나타낸 도면이다. 저온로보트(TC)는 싱글핸드이기 때문에 웨이퍼가 교환되어지는 처리부나 또는 이송부(제1위치)에서 제1위치로부터 제1웨이퍼를 인출해서 제2위치로 이동시킨 후, 제2웨이퍼가 제3위치로부터 인출되어 제1위치로 이동된다. 예를 들면, 스핀코터(SC)에 대응하는 웨이퍼 교환 스텝(S1)(제34도)에서 저온로보트(TC)는 스핀코터(SC)로부터 제1웨이퍼를 인출한다. 스텝(S2)에서, 저온로보트(TC)는 제1웨이퍼를 인터페이스(IF1)상에 재치하고, 제2웨이퍼를 쿨 플레이트(CP1)로부터 받는다. 스텝(S3)에서, 저온로보트(TC)는 제2웨이퍼를 스핀코터(SC)로 이동시킨다.
제5의 바람직한 실시예의 장치(500)에서 쿨 플레이트(CP1)와 인터페이스(IF1)는 협조된 방식으로 사용된다. 또한, 이것은 쿨플레이트(CP3)와 인터페이스(IF3)에 있어서도 사실이다. 즉, 제34도에서의 스텝(S2, S8)에서 저온로보트(TC)는 인터페이스(IF1, IF3)상에 제1웨이퍼를 재치한 후 즉시 쿨플레이트(CP1, CP3)로부터 제2웨이퍼를 인출한다. 따라서, 제5의 바람직한 실시예는 특히, 쿨플레이트(CP1-CP3) 및 인터페이스(IF1, IF3)가 밀접하게 적층되는 구성을 효율적으로 이용한다.
제5의 바람직한 실시예는 이송부(140)의 적층구성의 효율적 이용 뿐만 아니라 저온로보트(TC)의 단순한 구성 및 코스트 저감 때문에 유리하다. 그 밖에, 장치(500)의 다른 장점은 제1실시예와 같다.
8. 제6의 바람직한 실시예
제35도 및 제36도는 본 발명의 제6의 바람직한 실시예에 의한 반도체 웨이퍼 처리장치(600)의 구성과 처리부의 배열을 나타낸 것이다. 장치(600)는 제1실시예의 장치(100)와 거의 동일하지만, 장치(600)는 고온로보트(TH)가 수직축(Z축)에 대해 θ-회전자유도를 가진다는 점에서 특이하다. 이 특이한 구조 때문에 제1의 바람직한 실시예의 제1처리부 그룹(110)중에서 쿨플레이트(CP4)만이 다른 부(제1처리부 메인 그룹 110B)와 분리되어 고온로보트(TH)의 반송경로(130H)의 단부의 위에 배치되어 있다.
즉, 고온로보트(TH)는 제1의 바람직한 실시예에서의 회전 자유도를 갖지 않기 때문에, 고온로보트(TH)는 제1처리부 그룹(110)의 처리부 및 이송부(140)를 액세스하기 위해 -Y방향으로 이동하여야 한다. 그러나, 제6의 바람직한 실시예에 있어서 고온로보트(TH)가 회전자유도를 가지고 있기 때문에 고온로보트(TH)는 제36도의 -X방향으로 핸드를 신장시킴으로써 액세스할 수 있다. 이와 같은 기능을 이용해서, 고온로보트(TH)는 인덱서(ID)위에 배치되어 있는 쿨 플레이트(CP4)를 액세스하기 위해 -X방향으로 그 핸드를 신장한다. 제1실시예의 제1처리부(110)보다 오히려 제3실시예의 제1처리부 그룹(110A)(제25도)을 채용할 때, 제1처리부 그룹(100A)의 쿨 플레이트(CP2)는 쿨 플레이트(CP4)가 배치되어 있는 것과 동일한 방식으로 제36도의 인터페이스(IFB)(즉, 로보트 102위)위에 배치될 수 있다.
제6의 바람직한 실시예의 장치(600)에서의 반송에 대한 제어는 고온로보트(TH)가 쿨 플레이트(CP2)를 액세스하기 위해서 회전하는 것을 제외하고는 장치(100)에서 실행된 제어와 유사하다.
고온로보트(TH)가 회전자유도를 가지고 있기 때문에, 제6실시예는 제1처리부 그룹 및 이송부에서 처리부를 배열하는 보다 더 좋은 자유도를 실현한다. 그 밖에, 장치(600)의 다른 장점은 제1의 바람직한 실시예와 같다.
9. 제7의 바람직한 실시예
제37도 내지 제39도는 본 발명의 제7의 바람직한 실시예에 의한 반도체 웨이퍼 처리장치(700)의 구성을 나타낸 것이다. 장치(700)에 있어서, 제2처리부 그룹(120)은 스핀코터(SC1, SC2)에 의해서 형성되는 코더 그룹(120X)과 스핀 디벨로퍼(SD1, SD2, SD3)에 의해서 형성되는 디벨로퍼 그룹(120Y)를 포함한다.
저온로보트(TC)가 방향 X 및 그 반대방향에서 이송될 수 있다. 또한, 저온로보트(TC)는 이중핸드이며, 수직축(Z축)에 대한 회전자유도를 가진다. 저온로보트(TC)는 이송부(140), 코더그룹(120X) 및 디벨로퍼그룹(120Y)을 액세스할 수 있다. 장치(700)는 X방향 및 그 반대방향으로 각각 이송할 수 있는 2개의 고온로보트(TH1, TH2)를 사용한다. 로보트(TH1, TH2)는 각각 이중핸드이고, 수직축(Z축)에 대한 회전 자유도를 가진다.
스핀 디벨로퍼(SD1)에 거의 대응하는 위치에서의 제1처리부 그룹(110)에서 쿨 플레이트(CP3)와 인터페이스(IF3)는 제1처리부 그룹(110)의 저열에서 서로 밀접하게 적층되어 있다. 쿨 플레이트(CP4)는 쿨 플레이트(CP3) 및 인터페이스(IF3)상에 배치되어 있다. 쿨플레이트(CP4)위에는 어떠한 처리부가 배치되지 않은 빈 공간이다. 고온로보트(TH1, TH2)용의 반송경로(130H)는 스핀디벨로퍼(SD1)로부터 표시된 바와 같이 제1처리부그룹(100)의 가장 내측 상에 형성되어 있다. 이송부로써 작용하는 내부 인터페이스(IFA)가 가장 내측의 정상에 비어 있는 열내의 공간내에 배치되어 있다. 내부 인터페이스(IFA)는 X 및 -X 방향으로 개방된 공간에서 3개의 핀을 포함한다. 고온로보트(TH1, TH2)의 회전자유도와 결합해서 내부 인터페이스(IFA)는 고온로보트(TH1, TH2)사이에서 웨이퍼를 이송하는 것이 가능하다.
제40도 및 제41도는 제7의 바람직한 실시예의 장치(700)에서의 반송처리를 나타낸 도면이다. 2개의 고온로보트(TH1, TH2)를 사용되기 때문에, 하나의 그 로보트는 핫 플레이트(HP1-HP4)중의 일부를 액세스하는 반면, 다른 로보트는 나머지 핫 플레이트를 액세스한다.
저온로보트(TC)는 비열처리부만을 액세스한다. 제7의 바람직한 실시예에서 내부 인터페이스(IFA)는 고온로보트(TH1, TH2)가 이동하는 반송경로(130H)를 따라 배치되어 있다. 제39도에 도시된 바와 같이, 제1처리부그룹(100) 중 고온로보트(TH1)에 의해서 액세스되는 것들은 내부 인터페이스(IFA)의 좌측상에 위치되어 있고, 고온로보트(TH2)에 의해서 액세스되는 것들은 내부 인터페이스(IFA)의 우측 및 하측에 위치되어 있다. 그러므로, 제7의 바람직한 실시예에 있어서, 장치가 충돌을 방지하기 위한 어떤 특별한 제어를 수행하지 않더라도 로보트(TH1, TH2)는, 로보트(TH1, TH2)가 이동하는 한 같은 반송경로(130H)를 따라서 서로 충돌을 일으킬 가능성은 전혀 없다. 반송사이클은 이와 같은 방식으로 안정하게 경감된다. 또한, 내부 인터페이스(IFA)는 고온로보트(TH1, TH2)의 액세스를 전혀 간섭하지 않는 위치에서 반송경로(130H)에 배치되어 있기 때문에 이송을 위한 어떤 다른 기구가 필요치 않으며, 이것은 장치 크기 및 플로어 영역의 증가를 방지해 준다. 제7의 바람직한 실시예는 2개의 스핀코터 및 3개의 디벨로퍼를 사용하고 있다. 스핀코터와 스핀디벨로퍼는 내부 인터페이스(IFA)를 배치함으로써 효과를 열화시키지 않고, 필요한 처리에 따라서 그 수가 증감될 수 있다.
10. 제8의 바람직한 실시예
제42도는 본 발명의 제8의 바람직한 실시예에 의한 반도체 웨이퍼 처리장치(800)의 구성을 나타낸 것이다. 장치(800)에서 저온로보트(TC)가 X 및 반대방향으로 이송할 수 있으며, 동시에 교환할 수 있는 핸드를 가지고 있다. 동시에 교환할 수 있는 핸드는 저온로보트(TC)의 중심 (C)과 약간 다른 높이에서 2개의 확장가능한 다관절 암(A1, A2)(이하, 암이라고 약칭한다)을 부착하고, 각각의 암(A1, A2)의 단부에 제1홀더부(H1)와 제2홀더부(H2)를 부착해서 형성된다. 수평면 상에서 암(A1, A2)은 저온로보트(TC)내에 배치되어 있는 공통의 구동력 공급모터(미도시)에 의해서 구동될 때 동시에 같이 신장 및 수축한다. 암(A1, A2)이 수직방향으로 이동할 때, 웨이퍼는 상호 대향하는 처리부 사이에서 이송된다. 제1홀더부(H1)와 제2홀더부(H2)는 단부에서 반도체 웨이퍼를 유지하기 위해서 부분적으로 깎아진 호형(arc)모향으로 각각 형성되어 있다.
저온로보트(TC)는 스핀코터(SC) 및 스핀디벨로퍼(SD1, SD2)의 정면측으로 이동한다. 스핀코터(SC)로 이동될 대, 저온로보트(TC)는 쿨플레이트(CP)로부터 스핀코터(SC)로 웨이퍼를 이송하고 스핀코터(SC)상에서 사용된 웨이퍼를 인터페이스(IF1)로 이송한다. 보다 정확하게는, 저온로보트(TC)가 이동할 때 제1 및 제2홀더부(H1, H2)가 중심(C) 측면 상에 있는 동안 제42도에서 이점 쇄선으로 표시된 바와 같이 반송경로(130C)를 다라 암(A1, A2)이 수축된다. 저온로보트(TC)가 스핀코터(SC)의 정면에서 중지되면 저온로보트(TC)는 암(A1, A2)을 신장해서 제1 및 제2홀더부(H1, H2)를 전방으로 이동시킨다.
이후에 저온로보트(TC)는 다음과 같이 작동한다.
(1) 쿨플레이트(CP1)상에 재치된 웨이퍼를 제2홀더부(H2)로 유지하고, 스핀코터(SC)상에서 사용된 웨이퍼를 제1홀더부(H1)로 유지한다.
(2) 암(A1, A2)을 수축하고, 중심(C)에서 약간 암(A1, A2)을 윗쪽으로 움직여서 암(A1, A2)을 반대방향으로 신장한다.
(3) 제2홀더부(H2)에 의해서 유지되는 웨이퍼를 스핀코터(SC)상에 재치하고, 제1홀더부(H1)에 의해서 유지된 웨이퍼를 인터페이스(IF)상에 재치한다.
제1처리부 그룹(110)이 제3의 바람직한 실시예(제25도)와 동일하지만, 고온로보트(TH)는 제6의 바람직한 실시예에서와 같이 수직축(Z축)에 대하여 회전 자유도를 갖는다. 고온로보트(TH)는 회전 자유도를 가지기 때문에 쿨플레이트(CP1, CP4)는 각각 로보트(101, 102)위에 배치된다.
제43도는 제8의 바람직한 실시예의 장치(800)에서 반송처리를 나타내는 도면이다. 고온로보트(TH)는 핫 플레이트(HP1-HP4)를 액세스하지만, 저온로보트(TC)는 비열처리부만을 액세스한다. 같은 스텝(S2)에서, 저온로보트(TC)는 스핀코터(SC)상에서 사용된 웨이퍼를 인터페이스(IF1)로 반송하고, 쿨플레이트(CP1)상에서 사용된 웨이퍼를 스핀코터(SC)로 반송한다. 같은 스텝(S8)에서, 저온로보트(TC)는 스핀코터(SC)상에서 사용된 웨이퍼를 인터페이스(IF2)로 반송하고, 쿨플레이트(CP3)상에서 사용된 웨이퍼를 스핀코터(SC)로 반송한다.
제8의 바람직한 실시예는 저온로보트(TC)가 반송경로(130C)에 따라 이동하는 것이 필요하지만, 동시에 교환할 수 있는 암을 각각 가지는 3개의 저온로보트가 제3의 바람직한 실시예에서와 같이 고정되어도 된다. 구성 및 반송처리는 상술한 것으로부터 용이하게 수정될 수 있으므로, 따라서 상세한 설명은 하지 않는다. 동시에 교환할 수 있는 암은 상술한 신장가능한 다관절 암에 한정되는 것은 아니다. 예를 들면, 동시에 교환할 수 있는 암은 두 반대방향에서 중심(C)로부터 신장하고, 수평면에서 회전하는 단순한 2개의 암이어도 된다. 그러나, 이 경우에 암이 회전하는 공간이 필요하다.
제44도는 반도체 웨이퍼 처리장치(800)의 변형된 구성을 나타낸 것이다. 도시된 반도체 웨이퍼 처리장치(800A)에서 쿨플레이트(CP2)의 핀은 수직방향(Z방향)으로 연장하기 위해지지 플레이트(P)상에 배치되어 있다. 수직방향에서 쿨플레이트(CP2)의 위치는 지지플레이트(P)에 직렬로 결합되어 있는 2개의 에어실린더(S1, S2)에 의해서 결정된다. 즉, 에어실린더(S1, S2)의 수축 및 신장을 조합함으로써 핀의 팁부분이 (i)최하단위치, (ii)중간위치, (iii)최정상 위치에서 조절된다.
(i) 최하단 위치 : 실린더(S1)(수축) 그리고 실린더(S2)(수축)
(ii) 중간위치 : 실린더(S1)(신장) 그리고 실린더(S2)(수축)
(iii) 최정상 위치 : 실린더(S1)(신장) 그리고 실린더(S2)(신장)
최하단 위치는 쿨플레이트(CP2)의 상판보다 아래이다. 기판을 냉각하는 동안 핀의 끝부분은 이 위치에 유지된다. 중간위치는 제44도에서 실선으로 도시된 바와 같이 쿨플레이트(CP2)의 상판 위에 있다. 이 위치에서 쿨플레이트(CP2)에 의해서 이미 냉각된 반도체 웨이퍼는 저온로보트(TC)로 이송된다. 제44도에 쇄선에 의해서 도시된 바와같이 최정상 위치는 중간위치의 위에 있다. 스핀코터(SC)에 의해서 레지스트로 이미 도포된 반도체 웨이퍼는 저온로보트(TC)로부터 반출되어 최정상 위치에 있는 고온로보트(TH)로 이송된다. 즉, 쿨플레이트(CP2)는 최정상 위치에서의 핀이 팁 부분을 조절함으로써 인터페이스(IF2)와 같은 기능을 한다. 그러므로, 도시된 장치는 인터페이스(IF2)를 위한 별도의 구성을 필요로 하지 않으며, 따라서 사이즈가 작다.
그 밖에, 장치는 제8의 바람직한 실시예와 같으므로, 중복 설명은 간단히 생략한다.
지금, 상술한 바와 같이 구성된 스핀코터(SC) 및 쿨플레이트(CP2)에서 반도체 웨이퍼의 반송순서에 대해서 설명한다. 제45도 및 제46도가 참조된다.
쿨플레이트(CP2)에서 반도체 웨이퍼(W2)의 냉각(스텝 S801)은 스핀코터(SC)에서 레지스트액에 의한 반도체 웨이퍼(W1)의 도포와 병렬로 실행되는 것으로 가정한다.(스텝 S802)
냉각이 완료된 것이라고 스텝(S803)에서 판정되면, 쿨플레이트(CP2)의 핀은 상측 방향으로 이동하고 핀의 끝부분이 중간위치로 조절된다(스텝 S804). 도포가 완료된 것이라고 스텝(S805)에서 판정되면, 스핀코터(SC)의 컵이 아래쪽으로 이동된다(스텝 S806).
스텝(S807)에서 저온로보트(TC)의 암(A1, A2)은 반도체 웨이퍼(W1,W2) 아래에서 스핀코터(SC) 및 쿨 플레이트(CP2)를 향해서 각각 신장한다. 이후, 스텝(S808)에서 저온로보트(TC)는 윗쪽으로 이동해서 암(A1,A2)으로 각각 반도체 웨이퍼(W1, W2)를 받는다. 암(A1, A2)이 스텝(S809A)에서 수축하고, 이때 쿨플레이트(CP2)의 핀이 최정상 위치로 향해 윗쪽으로 이동된다.
다음, 암(A1, A2)은 쿨플레이트(CP2) 및 스핀코터(SC)로 향해서 각각 신장한다(스텝 S810). 도시된 변형예에서 핀과 스핀코터(SC)는 제44도에 도시된 바와 같이 암(A1)이 최정상 위치로 조절되는 핀의 팁부분 위에 있고, 암(A2)이 스핀코터(SC)의 척(chuck)위에 있도록 배열되어 있다. 그와 같은 배열로 쿨플레이트(CP2) 및 스핀코터(SC)로 반도체 웨이퍼(W1, W2)를 반송하기 위해서 저온로보트(TC)의 갯수 및 상하방향으로 이동 거리를 최소화시키는 것이 가능하다. 스텝(S811)에서, 저온로보트(TC)는 반도체 웨이퍼(W1,W2)를 반송하기 위해서 저온로보트(TC)의 갯수 및 상하방향으로 이동 거리를 최소화시키는 것이 가능하다. 스텝(S811)에서, 저온로보트(TC)는 반도체 웨이퍼(W1,W2)를 최정상 위치와 스핀코터(SC)의 척(chuck)에 위치된 쿨플레이트(CP2)의 핀에 재치하기 위해 아래쪽으로 이동한다.
쿨플레이트(CP2)의 핀은 상술한 바와 같은 최정상 위치로 조절되고 이미 도포된 반도체 웨이퍼(W2)는 핀의 끝 부위에 재치된다. 여기서 스텝(S812) 및 (S813)이 실행되어서 고온로보트(TH)가 반도체 웨이퍼를 교환한다. 즉, 고온로보트(TH)는 핀으로부터 반도체 웨이퍼(W1)를 반출한 후(스텝 S812), 고온로보트(TH)는 반도체 웨이퍼(W3)를 핀위에 재치한다(스텝 S813). 그래서, 이와 같은 변형예에서, 쿨플레이트(CP2) 역시 핀의 끝부위가 최정상 위치에서 조절될 대 인터페이스로서 기능한다. 반도체 웨이퍼(W3)를 재치하면, 즉시 핀은 반도체 웨이퍼(W3)가 플레이트 상에 재치되어 냉각되도록 최하단 위치로 이동한다(스텝 S814). 한편, 스핀코터(SC)에서 척(chuck)상에 재치된 반도체 웨이퍼(W2)가 도포된다(스텝 S815).
이와 같은 변형예에서, 상술한 바와 같은 처리가 복수의 반도체 웨이퍼를 순차적으로 처리하기 위해서 연속적으로 실행된다.
쿨플레이트(CP2) 및 스핀코터(SC)의 핀 배열은 상술한 것에 한정되는 것은 아니다. 핀과 스핀코터(SC)를 적절한 배열로 배치함으로서 저온로보트(TC)는 스텝(S809A) 및 (S810)을 실행하는 동안 약간 윗쪽으로 상승할 수 있다. 이것은 장치의 크기를 감소할 수 있다.
스핀코터(SC) 및 쿨플레이트(CP2)가 상술한 변형예에서와 같이 구성이 수정되었지만, 스핀디벨로퍼 및 관련된 풀 플레이트(CP)도 유사한 방식으로 변형될 수 있다.
11. 제9의 바람직한 실시예
제47도는 본 발명의 제9의 바람직한 실시예에 의한 반도체 웨이퍼 처리장치(900)의 외관을 나타내는 사시도이다. 제48도는 장치(900)의 배열을 나타내는 개념적인 평면도이다.
장치(900)는 다음과 같은 점을 제외하고는 제8의 바람직한 실시예의 장치(800)와 같다.
(1) 제9의 바람직한 실시예에서 칸막이 벽(901)이 코터 그룹(120X)과 디벨로퍼 그룹(120Y)를 공간적으로 분리시키기 위해서 스핀코터(SC2) 및 스핀디벨로퍼(SD1) 사이에 배치되어 있다. 제49도에 도시된 바와 같이, 스핀코터(SC1) 및 (SC2)에 대응하는 처리부, 즉, 쿨플레이트(CP1, CP2), 인터페이스(IF1) 및 핫 플레이트(HP1, HP2)는 코더 그룹측(제49도에서의 좌측)상의 공간(SPX)에 배치되어 있다. 한편, 스핀 디벨로퍼(SD1, SD2, SD3)에 대응하는 처리부, 즉 쿨플레이트(CP3), 인터페이스(IF3), 핫 플레이트(HP3, HP4) 및 에지노광부(EEW1, EEW2)는 디벨로퍼그룹측(제49도에서 우측편)상의 공간(SPY)에 배치되어 있다.
(2) 코터 그룹(120X) 및 디벨로퍼 그룹(120Y)은 제8의 바람직한 실시예에서와 같이 각각 저온로보트(TC1, TC2)를 포함한다. 그러므로, 저온로보트(TC1)과 고온로보트(TH1)는 코터 그룹측의 공간(SPX)에서 반도체 웨이퍼를 반송하기 위해서 서로 협조하고, 저온로보트(TC2) 및 고온로보트(TH2)는 디벨로퍼 그룹측에서의 공간(SPY)에서 반도체 웨이퍼를 반송하기 위해서 서로 협조한다.
(3) 셔터(shutter)(도시되지 않음)는 내부 인터페이스(IFA)의 코터 그룹측과 디벨로퍼 그룹측 상에 배치되어 있다. 고온로보트(TH1, TH2)가 내부 인터페이스(IFA)를 액세스할 때에만 관련된 셔터가 열려진다. 그 이외의 경우 셔터는 모두 닫혀진다. 그러므로, 두 셔터가 결코 동시에 열려지지 않는다. 이것은 간막이벽(901)의 양쪽에 있는 두 개의 공간을 완전히 격리하며, 이것에 의해서 코터 그룹측으로부터 디벨로퍼 그룹 측으로 공기가 흐르는 것을 방지한다.
(4) 제9의 바람직한 실시예에서 제47도에 도시된 바와 같이 필터 시스템(910)이 디벨로퍼 그룹측 위에 배치되어 있다. 필터 시스템(901)은 파티클을 제거시키기 위한 필터(911)와, 용액 및 염기성산을 제거하기 위한 화학필터(912a, 912b, 912c)와 팬(913a, 913b, 913c)를 포함한다. 제50도에서 화학필터(912a)와 팬(913a)은 필터(911)위에 적층되어 있다. 팬(913a)은 공기를 화학필터(912a)쪽으로 송풍한다. 필터(912a, 911)를 통해서 염기성 물질 등이 공기로부터 제거되며, 걸러진 공기는 디벨로퍼 그룹측 상의 공간(SPY)으로 흘려 보내진다. 화학필터(912a) 및 팬(913a)에 인접하여, 나머지 화학필터(912b, 912c) 및 나머지의 팬(913b, 913c)이 필터(911)위에 배치되어 디벨로퍼 그룹측 상의 공간(SPY)으로 하향해서 공기를 흘려 보낸다. 그러므로, 디벨로퍼 그룹측의 공간(SPY)은 염기성이 제거된 공기만 포함한다. 또한, 이 공간(SPY)은 코터 그룹측 상에 존재하고 있는 염기성 물질이 공간(SPY)으로 흘러 들어가는 것을 방지하게 위해서 코터그룹측상에서 공간(SPX)로부터 완전히 분리되기 때문에, 공간(SPY)에서, 염기성이 제거된 분위기에서 웨이퍼를 현상하는 것이 항상 가능하다. 이와 같은 이유 때문에, 공기중에 존재하고 있는 염기성물질에 민감한 화학증폭계 레지스트가 뛰어나게 처리된다.
제51도 및 제52도는 제9의 바람직한 실시예의 장치(900)에서 반송처리를 나타내는 것이다. 2개의 고온로보트(TH1, TH2)가 코터 그룹측 및 디벨로퍼 그룹측상에 배치되어 있기 때문에, 고온로보트(TH1)는 핫 플레이트(HP1, HP2)와 같은 코터 그룹측의 처리부를 액세스하는 반면, 고온로보트(TH2)는 핫 플레이트(HP3, HP4) 및 에지노광부(EEW1, EEW2)와 같은 디벨로퍼 그룹측의 처리부를 액세스한다. 이것은 저온로보트(TC1, TC2)에서도 사실이다. 즉, 저온로보트(TC1)는 쿨플레이트(CP1, CP2)와 같은 코터 그룹측의 처리부를 액세스하고, 저온로보트(TC2)는 쿨플레이트(CP3, CP4)와 같은 디벨로퍼 그룹측의 처리부를 액세스한다.
내부 인터페이스(IFA)는 제7의 바람직한 실시예에서와 같이 코터 그룹측과 디벨로퍼 그룹측 사이에서 웨이퍼를 이송하기 위해서 사용된다. 보다 정확하게, 코터그룹측의 셔터는 디벨로퍼그룹측의 셔터가 닫혀 있으므로 열려진다. 고온로보트(TH1)는 내부인터페이스(IFA)로부터 웨이퍼를 인출하고, 코터 그룹측에서 사용된 웨이퍼를 내부 인터페이스(IFA)의 핀 상에 재치한다. 웨이퍼의 이송이 완료되면, 코터그룹측의 셔터가 닫혀진다. 이후, 코터 그룹측의 셔터가 닫혀 있으므로, 디벨로퍼그룹측의 셔터가 열려진다. 이때, 고온로보트(TH2)는 내부 인터페이스(IFA)로부터 웨이퍼를 인출하고, 디벨로퍼 그룹측에서 사용된 웨이퍼를 내부 인터페이스(IFA)의 핀 상에 재치한다.
12. 변형예
본 발명의 여러 가지 바람직한 실시예는 전술한 바와 같다. 본 발명은 다음과 같이 변형될 수 있다.
(1) 반도체 웨이퍼는 많은 경우에 있어서 HMDS처리(접착제 도포)에 의해서 전처리된다. HMDS처리와 같은 처리는 제1처리부 그룹에 포함될 수 있다. 이 경우, HMDS처리부를 액세스하는 고온로보트(TH)보다는 오히려 저온로보트(TC)가 레지스트의 도포와 현상에 관련해서 웨이퍼상에서 화학처리를 실행한다. 그러므로, 웨이퍼가 화학처리 전후에 HMDS에 기인해서 오염된 고온로보트(TH)의 핸드에 의해서 유지될 가능성은 전혀 없다.
웨이퍼 삽입슬롯이, 이송부(140) 및 제2처리부 그룹(120)과 다른 방향으로 개방되도록 제1처리부 그룹(110)에 속하는 처리부에 형성되면, HMDS처리부 등에서 생성된 가스가 스핀코터(SC)와 스핀 디벨로퍼(SD)로 직접 흘러 들어가는 것을 방지하는 것이 가능하다.
이것은 노광후에 웨이퍼 상에서 화학농화(thickening)형 레지스트와 같은 반응요소가 전혀 없기 때문에, 레지스트 프로파일(profile)과 같은 처리능력을 유리하게 개선한다.
(2) 반송기구 및 핸드의 구성은 상술한 것에 한정되는 것은 아니다. 이중핸드 반송기구의 핸드는 각각 포크형의 끝을 가질 수 있다.
제1 및 제2의 바람직한 실시예 등은 회전가능하게 형성된 저온로보트(TC)를 사용하는 반면, 제3실의 바람직한 실시예는 회전가능한 핸드를 가지도록 형성된 저온로보트(TC)를 사용한다. 이것으 인터페이스(IF)와 쿨플레이트(CP)로 형성되는 제2처리부 그룹 사이에 배치된 저온로보트(TC)가 이들 양자를 액세스할 필요가 있기 때문이다. 저온로보트(TC)의 구성에 따라, 저온로보트(TC)는 그 자신이 회전할 수 없거나 또는 회전자유도를 갖지 않아도 된다. 제8의 바람직한 실시예에는 신장 가능한 다관절 암을 가지게 형성된 저온로보트(TC)를 사용한다. 저온로보트(TC)가 신장가능한 다관절 암을 가질 때, 저온로보트(TC)는 회전자유도를 갖지 않아도 된다.
(3) 상술한 바의 바람직한 실시예에서와 같이, 쿨 플레이트와 같이 온도변화를 허용하는 비열처리부는 비열처리부와 이송부 양자로서의 기능을 갖는 것이 바람직하다. 그러나, 이들 비열처리부는 이송부로만 형성되어도 된다. 이들 비열처리부가 두가지 기능을 가질 때, 이송 전용부로서 사용된 인터페이스를 부가적으로 배치하느냐의 여부는 처리 및 반송처리에 따라 선택할 수 있는 것이다.
(4) 반도체 웨이퍼는 이송부를 이용하지 않고 고온로보트와 저온로보트 사이에서 직접핸드끼리 이송되어도 된다. 이 경우, 2개의 로보트는 다른 핸드를 직접 접촉하지 못한다. 이와 같은 방식으로 로보트 사이에서 이송될 수 있는 반도체 웨이퍼는 쿨 플레이트와 같은 다른 처리부에 의해 이미 냉각된 것들에 한정된다.
(5) 이송부는 제1처리부 그룹의 일부 또는 전체 처리부 위에 적층되어도 된다.
(6) 피처리기판은 반도체 웨이퍼에만 한정되는 것이 아니라 액정표시소자와 같은 정밀전자장치용의 각종의 다른 형태의 기판이어도 된다. 처리부의 구성은 피처리기판을 처리하기 위한 처리의 내용에 따라 적절히 변경될 수 있다.
본 발명이 상세히 설명되었지만, 전술한 설명은 모두 예시적일 뿐 거기에 한정되지 않는다. 본 발명의 기술사상을 벗어나지 않는 한 여러 가지의 다른 변형 및 변경이 궁리될 수 있는 것을 이해되어야 한다.

Claims (21)

  1. 열처리부와 비열처리부를 포함하는 복수의 처리부와, 상기 복수의 처리부 중 모든 열처리부를 포함하는 제1처리부 그룹을 액세스하는 제1반송기구와 상기 복수의 처리부 중 상기 열처리부를 포함하지 않는 제2처리부 그룹을 액세스하는 제2반송기구를 포함하고, 상기 복수의 처리부 사이에서 피처리기판을 순차적으로 반송하기 위한 반송기구와, 상기 제1반송기구와 상기 제2반송기구사이에서 상기 피처리기판을 이송하기 위한, 단열된 이송부를 구비하며, 상기 비열처리부가 약액처리부를 포함하며, 상기 약액처리부는 상기 제2처리부 그룹에 포함되는 것을 특징으로 하는 기판처리장치.
  2. 제1항에 있어서, 상기 복수의 처리부는 상기 제1 및 제2반송기구에 의해서 액세스되고, 온도변화를 허용하는 공통 비열처리부를 포함하고, 상기 이송부는 상기 공통 비열처리부를 포함하도록 형성되는 것을 특징으로 하는 기판처리장치.
  3. 제2항에 있어서, 상기 이송부는, 상기 공통 비열처리부와, 단열된 이송전용부를 포함하고, 상기 공통 비열처리부와 상기 이송전용부는 서로 적층되도록 되는 것을 특징으로 하는 기판처리장치.
  4. 제1항에 있어서, 상기 이송부는, 상기 제1 및 제2의 반송기구에 의해서 액세스되고, 온도변화를 허용하는 상기 공통 비열처리부를 형성하는 플레이트와, 상기 피처리기판을 지지하고, 상기 플레이트에서 상기 피처리기판을 분리시키기 위한 핀과, 상기 핀을 수직방향으로 이동시키기 위한 수단으로 형성되는 것을 특징으로 하는 기판처리장치.
  5. 제1항에 있어서, 상기 이송부는 상기 제1처리부 그룹 중 처리부의 일부 또는 전부로 적층되는 것을 특징으로 하는 기판처리장치.
  6. 제1항에 있어서, 상기 열처리부는 상기 제2처리부 그룹의 방향 및 상기 공통 비열처리부의 방향과 상이한 방향으로 개방된 기판 삽입 슬롯을 가지는 것을 특징으로 하는 기판처리장치.
  7. 제1항에 있어서, 상기 제2처리부 그룹은 화학액을 사용해서 상기 피처리기판을 처리하는 약액 처리부를 포함하고, 상기 제1반송기구, 상기 제1처리부 그룹 및 이송부를 포함하는 부분, 상기 제2반송기구 및 상기 제2처리부 그룹이 상기 기판처리장치내의 평면에서 이 순서대로 배열되는 것을 특징으로 하는 기판처리장치.
  8. 제1항에 있어서, 상기 이송부에서의 웨이퍼의 이송높이는 상기 제2처리부 그룹에서의 기판유지 높이와 실질적으로 같은 것을 특징으로 하는 기판처리장치.
  9. 제8항에 있어서, 상기 제2처리부는 화학액을 사용해서 상기 피처리기판을 처리하는 약액 처리부를 포함하고, 또한, 상기 제2처리부 그룹 아래에 배치되어 상기 약액 처리부로 상기 화학액을 공급하고, 상기 약액 처리부로부터 상기 화학액을 배출하기 위한 화학액부를 더 구비하는 것을 특징으로 하는 기판처리장치.
  10. 제1항에 있어서, 상기 제1반송기구는 상기 제1처리부 그룹 중 상기 처리부의 배열에 따라서 이동하는 반면, 상기 제2반송기구는 상기 제2처리부 그룹 중 상기 처리부의 배열에 따라서 이동하는 것을 특징으로 하는 기판처리장치.
  11. 제10항에 있어서, 상기 제1반송기구는 서로 독립적으로 이동하는 복수의 반송수단을 포함하는 것을 특징으로 하는 기판처리장치.
  12. 제1항에 있어서, 상기 제2반송기구는 상기 제2처리부 그룹에 대향하도록 고정된 복수의 반송수단을 포함하는 것을 특징으로 하는 기판처리장치.
  13. 제1항에 있어서, 상기 비열처리부는, 온도변화를 허용하는 비열처리부를 포함하고, 온도가 변할 수 있는 상기 비열처리부를 상기 제1반송기구로 액세스하느냐 또는 상기 제2반송기구로 액세스하느냐는 상기 피처리기판이 일련의 처리를 받기 위해 최소의 반송 사이클 내에서 반송되도록 결정되는 것을 특징으로 하는 기판처리장치.
  14. 제13항에 있어서, 상기 제1 및 제2처리부 그룹 외측에 배치되어 상기 피처리기판을 일시적으로 재치하기 위한 기판 재치대를 더 구비하고, 상기 제1 및 제2반송기구 모두는 상기 기판 재치대를 액세스할 수 있는 것을 특징으로 하는 기판처리장치.
  15. 제11항에 있어서, 상기 복수의 반송수단 사이에서 상기 피처리기판을 이송하기 위한 기판교환부를 더 구비하는 것을 특징으로 하는 기판처리장치.
  16. 제1항에 있어서, 상기 제2반송기구는 서로 독립적으로 구동되는 제1 및 제2핸드를 가지는 반송수단을 포함하는 것을 특징으로 하는 기판처리장치.
  17. 제1항에 있어서, 상기 제2반송기구는 단일 구동전원에 의해서 구동될 때 평면상에서 서로 대향하는 2개의 피처리기판을 교환하는 제1 및 제2핸드를 가지는 반송 수단을 포함하는 것을 특징으로 하는 기판처리장치.
  18. 제17항에 있어서, 상기 이송부는, 상기 제1 및 상기 제2반송기구 양자에 의해서 액세스되고 온도변화를 허용하는 공통 비열처리부를 형성하는 플레이트와, 상기 피처리기판을 지지하고, 상기 플레이트로부터 상기 피처리기판을 분리시키기 위한 핀과, 상기 핀을 수직방향으로 이동시키기 위한 수단으로 형성되는 것을 특징으로 하는 기판처리장치.
  19. 제18항에 있어서, 상기 핀을 수직방향으로 이동시키기 위한 상기 수단은, 상기 피처리기판이 상기 플레이트와 접촉되게 되는 제1위치와, 상기 피처리기판이 상기 플레이트로부터 떨어지는 제2위치와, 상기 피처리기판이 상기 제2위치에서 보다도 상기 플레이트로부터 더 떨어지는 제3위치에서 상기 핀을 중지시키는 것을 특징으로 하는 기판처리장치.
  20. 제19항에 있어서, 상기 제2반송기구는, 상기 제2반송기구가 상기 제2처리부 그룹으로부터 상기 피처리기판을 제2반송기구의 제1핸드로 받을 수 있고, 상기 이송부내의 상기 제2위치에서 상기 핀에 의해서 유지된 상기 피처리기판을 상기 제2반송기구의 제2핸드로 받을 수 있는 제1높이와, 상기 제2반송기구가 상기 제1핸드 내에 유지되어 있는 상기 피처리기판을 상기 이송부내의 상기 제3위치에 있는 상기 핀에 재치할 수 있고, 상기 제2핸드 내에 유지되어 있는 상기 피처리기판을 상기 제2처리부 그룹으로 삽입할 수 있는 제2높이에 대해서 수직방향으로 이동하는 것을 특징으로 하는 기판처리장치.
  21. 열처리부를 포함하는 도포측 제1처리부, 코터, 도포측 이송부, 상기 도포측 제1처리부를 액세스하기 위한 도포측 제1반송기구, 상기 코터를 액세스하기 위한 도포측 제2반송기구, 및 상기 도포측 제1반송기구와 상기 도포측 제2반송기구 사이에서 피처리기판을 이송시키기 위한 단열이송부를 포함하는 도포부와; 열처리부를 포함하는 현상측 제1처리부, 디벨로퍼, 현상측 이송부, 상기 현상측 제1처리부를 액세스하기 위한 현상측 제1반송기구, 상기 디벨로퍼를 액세스하기 위한 현상측 제2반송기구, 및 상기 도포측 제1반송기구와 상기 도포측 제2반송기구 사이에서 상기 피처리기판을 이송시키기 위한 단열이송부를 포함하는 현상부와; 상기 도포부 및 상기 현상부 사이에 배치되어, 상기 현상측 제1반송기구와 상기 도포측 제1반송기구 양자에 의해서 액세스되는 기판유지수단을 포함하는 이송부를 구비하는 것을 특징으로 하는 기판처리장치.
KR1019950016058A 1994-06-17 1995-06-16 기판처리장치 KR0171866B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-135796 1994-06-17
JP13579694A JP3196917B2 (ja) 1994-06-17 1994-06-17 基板処理装置

Publications (2)

Publication Number Publication Date
KR960002495A KR960002495A (ko) 1996-01-26
KR0171866B1 true KR0171866B1 (ko) 1999-03-30

Family

ID=15160032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016058A KR0171866B1 (ko) 1994-06-17 1995-06-16 기판처리장치

Country Status (4)

Country Link
US (1) US5639301A (ko)
EP (1) EP0688041A1 (ko)
JP (1) JP3196917B2 (ko)
KR (1) KR0171866B1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3552178B2 (ja) * 1995-09-27 2004-08-11 大日本スクリーン製造株式会社 基板収納カセット、インターフェイス機構および基板処理装置
US6176667B1 (en) * 1996-04-30 2001-01-23 Applied Materials, Inc. Multideck wafer processing system
US5963449A (en) 1996-08-08 1999-10-05 Tokyo Electron Limited Interlock apparatus for a transfer machine
US6198074B1 (en) * 1996-09-06 2001-03-06 Mattson Technology, Inc. System and method for rapid thermal processing with transitional heater
JP3779393B2 (ja) * 1996-09-06 2006-05-24 東京エレクトロン株式会社 処理システム
TW353777B (en) * 1996-11-08 1999-03-01 Tokyo Electron Ltd Treatment device
US6099643A (en) * 1996-12-26 2000-08-08 Dainippon Screen Mfg. Co., Ltd. Apparatus for processing a substrate providing an efficient arrangement and atmospheric isolation of chemical treatment section
KR100238251B1 (ko) * 1997-08-20 2000-01-15 윤종용 하나의 도포 및 현상을 수행하는 장치에 복수의 정렬 및 노광장치를 병렬적으로 인-라인시킨 포토리쏘그래피장치
JP3310212B2 (ja) * 1998-02-06 2002-08-05 東京エレクトロン株式会社 塗布・現像処理システムおよび液処理システム
JP3445937B2 (ja) * 1998-06-24 2003-09-16 東京エレクトロン株式会社 多段スピン型基板処理システム
KR100515740B1 (ko) * 1998-08-14 2005-09-20 동경 엘렉트론 주식회사 기판처리장치
US6533531B1 (en) * 1998-12-29 2003-03-18 Asml Us, Inc. Device for handling wafers in microelectronic manufacturing
KR100297724B1 (ko) * 1999-03-04 2001-09-26 윤종용 감광액 도포 및 현상시스템과 베이크 유니트
US7192494B2 (en) 1999-03-05 2007-03-20 Applied Materials, Inc. Method and apparatus for annealing copper films
US6240874B1 (en) * 1999-05-27 2001-06-05 Advanced Micro Devices, Inc. Integrated edge exposure and hot/cool plate for a wafer track system
US6402400B1 (en) * 1999-10-06 2002-06-11 Tokyo Electron Limited Substrate processing apparatus
US6303906B1 (en) 1999-11-30 2001-10-16 Wafermasters, Inc. Resistively heated single wafer furnace
US6246031B1 (en) 1999-11-30 2001-06-12 Wafermasters, Inc. Mini batch furnace
US6345150B1 (en) 1999-11-30 2002-02-05 Wafermasters, Inc. Single wafer annealing oven
US6395648B1 (en) * 2000-02-25 2002-05-28 Wafermasters, Inc. Wafer processing system
US20040079633A1 (en) * 2000-07-05 2004-04-29 Applied Materials, Inc. Apparatus for electro chemical deposition of copper metallization with the capability of in-situ thermal annealing
US6379056B1 (en) * 2000-09-12 2002-04-30 Tokyo Electron Limited Substrate processing apparatus
US6790286B2 (en) * 2001-01-18 2004-09-14 Dainippon Screen Mfg. Co. Ltd. Substrate processing apparatus
JP4342147B2 (ja) * 2002-05-01 2009-10-14 大日本スクリーン製造株式会社 基板処理装置
US6727194B2 (en) * 2002-08-02 2004-04-27 Wafermasters, Inc. Wafer batch processing system and method
US7819079B2 (en) 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US20060130767A1 (en) 2004-12-22 2006-06-22 Applied Materials, Inc. Purged vacuum chuck with proximity pins
US7651306B2 (en) 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7798764B2 (en) 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
US7699021B2 (en) 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US7694688B2 (en) 2007-01-05 2010-04-13 Applied Materials, Inc. Wet clean system design
US7950407B2 (en) * 2007-02-07 2011-05-31 Applied Materials, Inc. Apparatus for rapid filling of a processing volume
JP5212200B2 (ja) * 2009-03-17 2013-06-19 村田機械株式会社 天井搬送システム
JP6058999B2 (ja) 2012-12-11 2017-01-11 株式会社Screenセミコンダクターソリューションズ 基板処理装置および基板処理方法
JP6123740B2 (ja) * 2014-06-17 2017-05-10 トヨタ自動車株式会社 半導体装置の製造ライン及び半導体装置の製造方法
JP6655689B1 (ja) * 2018-09-21 2020-02-26 株式会社Screenホールディングス 基板処理装置および基板処理方法
JP7050735B2 (ja) * 2019-10-02 2022-04-08 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4693777A (en) * 1984-11-30 1987-09-15 Kabushiki Kaisha Toshiba Apparatus for producing semiconductor devices
US5177514A (en) * 1988-02-12 1993-01-05 Tokyo Electron Limited Apparatus for coating a photo-resist film and/or developing it after being exposed
JP2519096B2 (ja) 1988-02-12 1996-07-31 東京エレクトロン株式会社 処理装置及びレジスト処理装置及び処理方法及びレジスト処理方法
JP2660285B2 (ja) * 1988-02-17 1997-10-08 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US5061144A (en) * 1988-11-30 1991-10-29 Tokyo Electron Limited Resist process apparatus
KR0155158B1 (ko) * 1989-07-25 1998-12-01 카자마 젠쥬 종형 처리 장치 및 처리방법
JP2704309B2 (ja) * 1990-06-12 1998-01-26 大日本スクリーン製造株式会社 基板処理装置及び基板の熱処理方法
JP2843134B2 (ja) * 1990-09-07 1999-01-06 東京エレクトロン株式会社 塗布装置および塗布方法
JP2892476B2 (ja) * 1990-09-14 1999-05-17 東京エレクトロン株式会社 帯状液体ノズル及び液処理装置及び液処理方法
JP3238432B2 (ja) * 1991-08-27 2001-12-17 東芝機械株式会社 マルチチャンバ型枚葉処理装置
NL9201825A (nl) * 1992-10-21 1994-05-16 Od & Me Bv Inrichting voor het vervaardigen van een matrijs voor een schijfvormige registratiedrager.
KR100261532B1 (ko) * 1993-03-14 2000-07-15 야마시타 히데나리 피처리체 반송장치를 가지는 멀티챔버 시스템
JP3218488B2 (ja) * 1993-03-16 2001-10-15 東京エレクトロン株式会社 処理装置

Also Published As

Publication number Publication date
JPH088321A (ja) 1996-01-12
EP0688041A1 (en) 1995-12-20
US5639301A (en) 1997-06-17
KR960002495A (ko) 1996-01-26
JP3196917B2 (ja) 2001-08-06

Similar Documents

Publication Publication Date Title
KR0171866B1 (ko) 기판처리장치
TWI602259B (zh) 基板處理裝置
KR100493989B1 (ko) 레지스트처리시스템및레지스트처리방법
JP3988805B2 (ja) 基板搬送方法及びその装置
US7549811B2 (en) Substrate treating apparatus
KR100252711B1 (ko) 기판 이송방법 및 인터페이스장치
US6439822B1 (en) Substrate processing apparatus and substrate processing method
US5935768A (en) Method of processing a substrate in a photolithography system utilizing a thermal process module
US8206076B2 (en) Substrate processing system
EP0634699A1 (en) Clustered photolithography system
KR19980024264A (ko) 냉각처리 시스템
US20040037677A1 (en) Substrate treating apparatus
JP2000124301A (ja) 容器載置ユニット、容器収納装置、及び処理装置
KR20010103544A (ko) 웨이퍼 공정 장치
JP3774283B2 (ja) 処理システム
US7497912B2 (en) Substrate processing apparatus
JP3734295B2 (ja) 基板搬送装置
US7191033B2 (en) Substrate processing apparatus and substrate processing method
JP3673397B2 (ja) 基板冷却装置および基板冷却方法
WO2010068597A1 (en) Multi-channel developer system
JP2004014966A (ja) 基板処理装置
JPH1012528A (ja) 基板処理システム
JP3600710B2 (ja) 基板処理装置
KR100274858B1 (ko) 기판처리장치 및 기판처리시스템
JPH10294352A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101020

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee