KR0171840B1 - 스케일 팩터 분리회로 - Google Patents

스케일 팩터 분리회로 Download PDF

Info

Publication number
KR0171840B1
KR0171840B1 KR1019950002009A KR19950002009A KR0171840B1 KR 0171840 B1 KR0171840 B1 KR 0171840B1 KR 1019950002009 A KR1019950002009 A KR 1019950002009A KR 19950002009 A KR19950002009 A KR 19950002009A KR 0171840 B1 KR0171840 B1 KR 0171840B1
Authority
KR
South Korea
Prior art keywords
scale factor
scale
register
scale factors
stored
Prior art date
Application number
KR1019950002009A
Other languages
English (en)
Other versions
KR960032425A (ko
Inventor
김기홍
임충빈
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950002009A priority Critical patent/KR0171840B1/ko
Publication of KR960032425A publication Critical patent/KR960032425A/ko
Application granted granted Critical
Publication of KR0171840B1 publication Critical patent/KR0171840B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1262—Formatting, e.g. arrangement of data block or words on the record carriers with more than one format/standard, e.g. conversion from CD-audio format to R-DAT format
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B2007/0003—Recording, reproducing or erasing systems characterised by the structure or type of the carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10546—Audio or video recording specifically adapted for audio data

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야]
미니 디스크 시스템의 팩터 분리회로에 관한 것이다.
[발명이 해결하고자 하는 기술적 과제]
감소된 크기를 갖는 스케일 팩터 분리회로를 구현한다.
[발명의 해결방법의 요지]
소정 단위내에 서로 다른 크기로 혼합되어 있는 일련의 스케일 팩터들로부터 각각의 스케일 팩터들을 분리하는 스케일 팩터 분리회로는, 일련의 스케일 팩터들을 제1레지스터 및 상기 제2레지스터에 교번적으로 저장하는 저장수단과, 저장수단에 교번적으로 저장되어 있는 일련의 스케일 팩터들로부터 각각의 스케일 팩터들을 순차적으로 선택하여 출력하는 스케일 팩터 선택수단으로 구성한다.
[발명의 중요한 용도]
2개의 레지스터만을 이용하여도 8비트 단위로 혼합되어 구조된 스케일 팩터들을 6비트 단위의 각각의 스케일 팩터들로 분리할 수 있다.

Description

스케일 팩터 분리회로
제1도는 일반적인 미니 디스크 시스템에서 데이타 구조도.
제2도는 종래의 방법에 따른 스케일 팩터 분리의 동작을 나타낸 도면.
제3도는 본 발명에 따른 스케일 팩터 분리회로의 블럭 구성도.
제4도는 본 발명에 따른 스케일 팩터 분리의 동작을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
30 : 제어부 32 : 저장부
34 : 카운터 36 : 멀티플렉서
40 : 램
본 발명은 스케일 팩터 분리회로에 관한 것으로, 특히 감소된 크기를 갖는 스케일 팩터 분리회로에 관한 것이다.
일반적으로 미니 디스크 시스템에서는 오디오 신호들이 소정 범위내에 들어가도록 하기 위한 스케일 팩터(Scale Factor)가 이용되고 있다. 이 스케일 팩터는 제1도와 같이 구조되는 통상적인 데이타 포맷내에 포함된다.
제1도는 미니 디스크 시스템에서의 스케일 팩터가 포함되는 데이타 포맷을 도시한 것으로, 통상적으로 블럭모드, 서브 정보량, 워드길이 등의 정보가 실리는 정보영역(10)(18)과, 스케일 팩터들(SF0~SF3)이 실리는 스케일 팩터 영역(12)(16)과, 오디오 데이타들이 실리는 오디오 데이타 영역(14)으로 구조된다. 이때 스케일 팩터 영역(12)과 스케일 팩터 영역(16)에는 데이타 전송시의 손상을 방지하기 위해 동일한 스케일 팩터들(SFO~SF3)이 실린다.
상기와 같은 구조내에 실리는 데이타들은 8비트 단위로 구성되고, 각각의 스케일 팩터들(SF0~SF3)은 6비트 단위로 구성된다. 이때 각각의 스케일 팩터들(SF0~SF3)에 대한 에러 플래그(Error Flag)를 제외시키면 제1도의 스케일 팩터 영역(12)(16)에 도시된 바와 같이 스케일 팩터들(SF0~SF3)은 구조된다. 즉, 초기에는 6비트의 스케일 팩터(SF0)와 2비트의 스케일 팩터(SF1)가 한 단위를 이루고, 다음에는 4비트의 스케일 팩터(SF1)와 4비트의 스케일 팩터(SF2)가 한 단위를 이루며, 마지막으로는 2비트의 스케일 팩터(SF2)와 6비트의 스케일 팩터(SF3)가 한 단위를 이룬다. 이때 미니 디스크 시스템에서 다수의 스케일 팩터가 이용될 수 있으나, 본 발명의 설명에서는 4개의 스케일 팩터들(SF0~SF3)에 대해서만 언급함에 유의하여야 한다.
상기 제1도와 같은 포맷으로부터 비트 할당(Bit Allocation)하기 위해서는 8비트 단위로 혼합되어 구조된 스케일 팩터들(SF0~SF3)을 6비트 단위의 각각의 스케일 팩터들(SFO~SF3)로 다시 정리하여야 한다.
제2도는 비트 할당을 위해 제1도와 같은 데이타 포맷으로부터 스케일 팩터들을 분리하는 종래의 분리방법을 개념적으로 나타낸 도면이다.
제1도 및 제2도를 참조하면, 스케일 팩터 영역(12)의 초기영역에 저장되어 있는 6비트의 스케일 팩터(SF0)와 2비트의 스케일 팩터(SF1)는 제1레지스터에 저장된다. 다음에 스케일 팩터 영역(12)의 다음 영역에 저장되어 있는 4비트의 스케일 팩터(SF1)와 4비트의 스케일 팩터(SF2)는 제2레지스터에 저장되고, 스케일 팩터 영역(12)의 마지막 영역에 저장되어 있는 2비트의 스케일 팩터(SF2)와 6비트의 스케일 팩터(SF3)는 제3레지스터에 저장된다.
상기와 같이 제1레지스터, 제2레지스터 및 제3레지스터에 분리되어 저장되어 있는 스케일 팩터들(SF0~SF3)은 소정 추출동작에 의해 램(20)의 스케일 팩터 영역(22)에 저장된다. 즉, 먼저 제1레지스터에 저장되어 있는 6비트의 스케일 팩터(SF0)를 추출하여 스케일 팩터 영역(22)에 저장하고, 다음에 제1레지스터에 저장되어 있는 2비트의 스케일 팩터(SF1)와 제2레지스터에 저장되어 있는 4비트의 스케일 팩터(SF1)를 추출하여 스케일 팩터 영역(22)의 다음 영역에 저장하고, 그 다음에 제2레지스터에 저장되어 있는 4비트의 스케일 팩터(SF2)와 제3레지스터에 저장되어 있는 2비트의 스케일 팩터(SF2)를 추출하여 스케일 팩터 영역(22)의 그 다음 영역에 저장하고, 마지막으로 제3레지스터에 저장되어 있는 6비트의 스케일 팩터(SF3)를 추출하여 스케일 팩터 영역(22)의 마지막 영역에 저장한다. 이때 스케일 팩터들(SFO~SF3)을 램(20)에 저장할 때는 각각의 스케일 팩터들에 대응하는 에러 플래그가 에러플래그 영역(24)에 저장된다.
그러나 종래의 스케일 팩터 분리방법에 있어서 요구되는 레지스터의 수가 불필요하게 많아지는 문제점이 있었다. 즉, 4개의 스케일 팩터를 분리하기 위해 사용된 레지스터의 수는 3가지이지만, 2개의 레지스터만을 이용하여도 동일한 기능을 수행할 수 있다.
따라서 본 발명의 목적은 감소된 크기를 갖는 스케일 팩터 분리회로를 제공함에 있다.
본 발명의 다른 목적은 2개의 레지스터를 이용하여 4개의 스케일 팩터를 분리하는 회로를 제공함에 있다.
상기와 같은 목적에 따라, 8비트내에 서로 다른 크기로 혼합되어 있는 일련의 스케일 팩터들로부터 6비트의 각 스케일 팩터들을 분리하는 본 발명에 따른 스케일 팩터 분리회로는, 일련의 스케일 팩터들이 입력됨에 따라 발생되는 상태신호로부터 제1제어신호 및 제2제어신호를 발생하는 제어부와; 제1레지스터 및 제2레지스터로 구성되며, 제1제어신호 및 제2제어신호에 응답하여 상기 일련의 스케일 팩터들을 제1레지스터 및 상기 제2레지스터에 교번적으로 저장하는 저장부와; 상태신호가 발생됨에 응답하여 구동되어 소정 값을 카운팅하는 카운터와; 카운터에서 카운팅되는 값에 따라 저장부에 교번적으로 저장되어 있는 일련의 스케일 팩터들로부터 각각의 스케일 팩터들을 순차적으로 선택하여 출력하는 멀티플렉서로 구성한다.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면을 참조하여 설명될 것이다.
제3도는 본 발명에 따른 스케일 팩터 분리회로의 블럭구성을 도시한 것이고, 제4도는 본 발명에 따라 분리된 후 저장되는 각각의 스케일 팩터들을 나타낸 도면이다.
초기에 8비트내에 서로 다른 크기를 갖는 스케일 팩터들이 혼합된 후 제1도와 같은 포맷으로 데이타(Data)가 제3도의 저장부(32)에 입력되면, 제어부(30)에는 데이타(Data)가 입력됨에 따른 상태신호(Sc)가 입력된다. 이때 상태신호(Sc)는 데이타(Data)내의 한 8비트가 입력됨에 따라 순차적으로 0, 1 및 11의 상태를 갖는다. 즉, 6비트의 스케일 팩터(SF0)와 2비트의 스케일 팩터(SF1)가 입력되면 상태신호(Sc)는 0의 상태를 나타내며, 4비트의 스케일 팩터(SF1)와 4비트의 스케일 팩터(SF2)가 입력되면 상태신호(Sc)는 1의 상태를 나타내며, 2비트의 스케일 팩터(SF2)와 6비트의 스케일 팩터(SF3)가 입력되면 상태신호(Sc)는 11의 상태를 나타낸다.
제어부(30)는 상태신호(Sc)의 상태가 0, 1 및 11로 바뀜에 따라 제1인에이블 신호(EN1), 제2인에이블 신호(EN2) 및 제1인에이블 신호(EN1)를 반복적으로 발생한다. 그러면 제1레지스터 및 제2레지스터로 구성되는 저장부(32)는 제1인에이블 신호(EN1) 및 제2인에이블 신호(EN2)에 따라 입력되는 데이타(Data)를 교번적으로 저장한다. 6비트의 스케일 팩터(SF0)와 2비트의 스케일 팩터(SF1)는 제4도에 도시된 바와 같이 제1레지스터에 저장되고, 4비트의 스케일 팩터(SF1)와 4비트의 스케일 팩터(SF2)는 제2레지스터에 저장되고, 2비트의 스케일 팩터(SF2)와 6비트의 스케일 팩터(SF3)는 다시 제1레지스터에 저장된다. 이때 제1레지스터 및 제2레지스터들 각각은 8비트의 데이타를 저장할 수 있으며, 이에 따라 저장부(32)는 총 16비트의 데이타들을 저장할 수 있다.
한편 카운터(34)는 상태신호(Sc)가 입력됨에 대응하여 초기화된 후 0, 1, 2 및 3의 값을 순차적으로 카운팅한다. 이에 따라 멀티플렉서(36)는 카운터(34)가 0의 값을 카운팅할 때는 저장부(32)의 제1레지스터에 저장되어 있는 스케일 팩터(SF0)를 선택하여 출력하고, 카운터(34)가 1의 값을 카운팅할 때는 저장부(32)의 제1레지스터 및 제2레지스터에 분리되어 저장되어 있는 스케일 팩터(SF1)를 선택하여 출력하고, 카운터(34)가 2의 값을 카운팅할 때는 저장부(32)의 제2레지스터 및 제1레지스터에 분리되어 저장되어 있는 스케일 팩터(SF2)를 선택하여 출력하고, 카운터(34)가 3의 값을 카운팅할 때는 저장부(32)의 제1레지스터에 저장되어 있는 스케일 팩터(SF3)를 선택하여 출력한다.
상기와 같이 멀티플렉서(36)에서 선택되어 순차적으로 출력되는 스케일 팩터들은 멀티플렉서(36)에 연결되는 제4도에 도시된 바와 같이 램(40)의 스케일 팩터 영역(42)에 순차적으로 분리되어 저장된다. 이때 램(40)의 에러 플래그 영역(44)에는 각 스케일 팩터들(SF0~SF3)에 대응하는 에러 플래그들이 대응되어 저장된다.
상술한 바와 같이 2개의 레지스터만을 이용하여도 8비트 단위로 혼합되어 구조된 스케일 팩터들을 6비트 단위의 각각의 스케일 팩터들로 분리할 수 있는 잇점이 있다.

Claims (4)

  1. 소정 단위내에 서로 다른 크기로 혼합되어 있는 일련의 스케일 팩터들로부터 각각의 스케일 팩터들을 분리하는 스케일 팩터 분리회로에 있어서, 제1레지스터 및 상기 제2레지스터로 구성되며, 상기 일련의 스케일 팩터들을 상기 제1레지스터 및 상기 제2레지스터에 교번적으로 저장하는 저장수단과, 상기 저장수단에 교번적으로 저장되어 있는 상기 일련의 스케일 팩터들로부터 각각의 스케일 팩터들을 순차적으로 선택하여 출력하는 스케일 팩터 선택수단으로 구성됨을 특징으로 하는 스케일 팩터 분리회로.
  2. 제1항에 있어서, 상기 일련의 스케일 팩터들이 입력됨에 따라 발생하는 상태신호로부터 상기 일련의 스케일 팩터들이 상기 제1레지스터 및 상기 제2레지스터에 교번적으로 저장되도록 하기 위한 제1제어신호 및 제2제어신호를 발생하는 제어신호 발생수단을 더 포함함을 특징으로 하는 스케일 팩터 분리회로.
  3. 제2항에 있어서, 상기 상태신호가 발생됨에 응답하여 상기 저장수단에 저장되어 있는 상기 일련의 스케일 팩터들로부터 추출하기 위한 스케일 팩터들을 결정하는 스케일 팩터 결정수단을 더 포함함을 특징으로 하는 스케일 팩터 분리회로.
  4. 제3항에 있어서, 상기 스케일 팩터 결정수단은 상기 상태신호가 발생됨에 응답하여 초기화된 후 소정 값을 카운팅하는 카운터이며, 상기 카운터에서 카운팅되는 값은 상기 저장수단에 저장되어 있는 상기 일련의 스케일 팩터들로부터 추출하기 위한 스케일 팩터들을 결정하는 값임을 특징으로 하는 스케일 팩터 분리회로.
KR1019950002009A 1995-02-04 1995-02-04 스케일 팩터 분리회로 KR0171840B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950002009A KR0171840B1 (ko) 1995-02-04 1995-02-04 스케일 팩터 분리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950002009A KR0171840B1 (ko) 1995-02-04 1995-02-04 스케일 팩터 분리회로

Publications (2)

Publication Number Publication Date
KR960032425A KR960032425A (ko) 1996-09-17
KR0171840B1 true KR0171840B1 (ko) 1999-04-15

Family

ID=19407671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002009A KR0171840B1 (ko) 1995-02-04 1995-02-04 스케일 팩터 분리회로

Country Status (1)

Country Link
KR (1) KR0171840B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916959B1 (ko) * 2001-05-11 2009-09-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 압축된 오디오에서의 신호 전력 추정

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916959B1 (ko) * 2001-05-11 2009-09-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 압축된 오디오에서의 신호 전력 추정

Also Published As

Publication number Publication date
KR960032425A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
EP1545010A1 (en) Method and device for transcoding N-bit words into M-bit words with M smaller N
US4945518A (en) Line memory for speed conversion
KR930006554A (ko) 폭 선택 및 버스트 가능 선입선출 데이타 저장장치
KR0171840B1 (ko) 스케일 팩터 분리회로
KR100764260B1 (ko) 프로세싱 시스템에서의 실행 인스트럭션 형성 방법
EP0521677B1 (en) Parallel to serial data transfer system
WO1999060702A1 (en) Low power counters
JPS61267823A (ja) 検出装置
JPH0666050B2 (ja) ソート処理方法
US5222243A (en) Sorting apparatus having plurality of registers with associated multiplexers and comparators for concurrently sorting and storing incoming data according to magnitude
US4435781A (en) Memory-based parallel data output controller
US20030128620A1 (en) Buffer using two-port memory
EP0227348A2 (en) Content addressable memory circuit and method
US20020184414A1 (en) System and method for checking bits in a buffer with multiple entries
EP1174790A1 (en) Method and apparatus for determining the number of empty memory locations in a FIFO memory device
US6573759B2 (en) Apparatus and method for extracting data values from a signal encoded with AES3 data
US7123679B2 (en) Counter having improved counting speed
JP3998941B2 (ja) データビットを選択（パンクチャリング）するための方法
KR100186320B1 (ko) 듀얼 모드 카운터
US4933894A (en) Circuit and method for adding binary numbers with a difference of one or less
SU980163A1 (ru) Посто нное запоминающее устройство
KR950005801B1 (ko) 그래픽 시스템의 영상데이타 전송 회로
JPS635760B2 (ko)
SU1137463A1 (ru) Устройство дл умножени
SU1075310A1 (ru) Буферное запоминающее устройство

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee