KR100186320B1

KR100186320B1 - 듀얼 모드 카운터

Info

Publication number: KR100186320B1
Application number: KR1019960079119A
Authority: KR
Inventors: 김낙중
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1999-04-15
Also published as: KR19980059774A

Abstract

본 발명은 듀얼 모드 카운터(Dual mode counter)에 관한 것으로, 종래에는 순차적인(serial) 데이타의 일부 비트를 별개로 인가시켜 카운터를 구성하기 때문에 앞부분의 카운트가 완료되어야 비로소 특정한 일부 비트의 카운트를 시작할 수 있으므로 데이타 흐름에 시간이 많이 걸리게 되는 비효율성의 문제가 있었다.

또한, 멀티 비트 카운트시 사용되지 않는 레지스터를 낭비하게 되고 별개의 카운터를 다시 사용해야 하는 번거로움이 있었다.

본 발명은 순차적인(serial) 데이타의 일부 비트를 별개로 인가해야 하는 경우 병렬로 동시에 카운트하게 하여 순차적으로(serial) 카운트하여 입력하는 것 보다 데이타 흐름 소요 시간을 줄일 수 있으며, 카운트할 비트수를 선택할 수 있게 함으로써 여러 종류의 비트 카운트시 라지(large) 비트 카운터로 스몰(small) 비트를 카운트하여 사용하지 않는 레지스터의 낭비를 방지할 수 있는 효과가 있다.

또한, 다른 종류의 카운터를 별개로 채용하여 각각 동작시켜야 하는 불편함을 제거하여 칩 사이즈를 줄이고 레지스터를 보다 효율적으로 사용할 수 있는 효과가 있다.

Description

듀얼 모드 카운터(Dual mode counter)

본 발명은 듀얼 모드 카운터(Dual mode counter)에 관한 것으로, 한 종류의 카운터를 이용하여 여러 종류의 카운트를 동시에 해야 하는 멀티 카운터 시스템(Multi counter system)에 적당하도록 한 듀얼 모드 카운터에 관한 것이다.

도1은 종래 8비트 카운터(RIPCT8)의 구성을 나타낸 것으로, 이에 도시한 바와 같이 8비트 카운터(RIPCT8)는 4비트 카운터(RIPCT4)를 직렬로 연결하여 구성한다.

즉, 첫번째 4비트 카운터(RIPCT4)(1)의 캐리아웃(CO) 출력을 두번째 4비트 카운터(RIPCT4)(2)의 캐리인(CI) 입력으로 인가되도록 한다.

이때, 상기 4비트 카운터(RIPCT4)(1)(2)의 입력은 비동기적으로 모든 플립플롭(Flip-Flop)을 '0'으로 리셋(reset)시키는 클리어(CLR) 단자와, 앞단에서 캐리아웃(CO)이 발생했을 때 '1'로 셋트(set)되는 캐리인(CI) 단자와, 4비트 인풋 데이타 D[0:3] 단자와, 인풋 데이타 D[0:3]를 전송하여 출력하도록 제어하는 로드(LOAD) 단자로 구성되며, 출력은 상기 로드(LOAD)의 제어에 의해 전송된 인풋 데이타 D[0:3] 및 카운트 결과를 출력하는 출력 단자 Q[0:3]와, 캐리아웃(CO)이 발생했을 때 '1'로 셋트(set)되는 캐리아웃(CO) 단자로 구성된다.

이와같이 구성되는 8비트 카운터(RIPCT8)의 동작은 다음과 같다.

먼저, 4비트 카운터(RIPCT4)(1)(2)의 로드(LOAD) 제어 입력이 '1'일 때에는 카운트 기능을 하지 못하게 하여 인풋 데이타 D[0:3]가 출력단자 Q[0:3]로 전송시킨다.

한편, 로드(LOAD) 제어 입력이 '0'이 되고 캐리인(CI) 단자가 '1'이 되면 인풋 데이타 D[0:3]를 못 들어오게 하고 클럭(CLK)의 라이징 에지(Rising edge)에 따라 카운트를 하게 된다.

또한, 16비트 카운터(RIPCT16)는 상기와 같은 4비트 카운트(RIPCT4) 4개를 직렬로 연결하여 구성할 수 있다.

그러나, 순차적인(serial) 데이타의 일부 비트를 별개로 인가시켜 카운터를 구성하기 때문에 앞부분의 카운트가 완료되어야 비로소 특정한 일부 비트의 카운트를 시작할 수 있으므로 데이타 흐름에 시간이 많이 걸리게 되는 비효율성의 문제가 있었다.

또한, 멀티 비트 카운트시 사용되지 않는 레지스터를 낭비하게 되고 별개의 카운터를 다시 사용해야 하는 번거로움이 있다.

이러한 문제점은 전체 카운터를 구성하는 내부 카운터들의 비트수 차이가 크고 다수의 카운터를 사용하는 경우 칩 사이즈 측면이나 레지스터 사용의 효율성 면에서 더욱 심각하게 발생한다.

본 발명은 상기와 같은 종래의 문제를 해결하기 위하여 창안된 것으로, 순차적인(serial) 데이타의 일부 비트를 별개로 인가할 때 병렬로 동시에 카운트되도록 하여 데이타 흐름의 소요시간을 줄이고, 여러 종류의 카운트시 카운트 할 비트수를 선택할 수 있도록 함으로써 사용하지 않는 레지스터의 낭비를 방지하고 다른 종류의 카운터를 별개로 채용해야 하는 번거로움을 제거한 듀얼 모드 카운터를 제공함에 그 목적이 있다.

도1은 종래 8비트 카운터의 구성도.

도2는 본 발명 듀얼 모드 16비트 카운터의 구성도.

도3은 도2에 있어서, 8비트 카운터의 상세 구성도.

도4는 본 발명 듀얼 모드 카운터의 동작 파형도로서,

(a)는 입력 데이타를 로드하여 병렬로 동시에 카운트 할 경우의 시뮬레이션 파형도이고,

(b)는 비트를 선택하여 카운트 할 경우의 시뮬레이션 파형도이며,

(c)는 첫번째 카운터에서 캐리 아웃(CO)이 발생할 경우의 시뮬레이션 파형도.

* 도면의 주요부분에 대한 부호의 설명

RIPCT4 : 4비트 카운터 NRIPCT8, RIPCT8 : 8비트 카운터

OR : 오아게이트

상기와 같은 목적을 달성하기 위한 본 발명 듀얼 모드 카운터는, 두 개의 8비트 카운터(NRIPCT8)(RIPCT8)를 직렬 접속하여 각 클리어(CLR) 단자에 리셋(reset) 신호를 인가하고, 듀얼 모드(dual mode)를 가능하게 하는 비트셀(BIT_SEL) 신호를 첫번째 8비트 카운터(NRIPCT8)의 캐리아웃(CO) 출력과 와이어드(wired) 오아조합하여 두번째 8비트 카운터(RIPCT8)의 캐리인(CI) 입력으로 인가하며, 첫번째 8비트 카운터(NRIPCT8)의 출력 단자 Q[0:7]에서 16비트 카운터의 하위 비트 출력 OUT[0:7]을 발생시키고 두번째 8비트 카운터(RIPCT8)의 출력 단자 Q[8:16]에서 상위 비트 출력 OUT[8:15]을 발생시키도록 구성하여 8비트 및 16비트를 동시에 카운트할 수 있도록 한다.

상기 첫번째 8비트 카운터(NRIPCT8)는 두 개의 4비트 카운터를 직렬 접속하되 로드(LOAD) 단자를 클리어(CLR) 단자에 묶고, 첫번째 4비트 카운터의 캐리인(CI) 단자에 전원전압(VCC)을 인가하며, 각 인풋 데이타 D[0:3]가 플로팅 되도록 구성한다.

이와같이 구성한 본 발명 듀얼 모드 카운터의 동작에 대하여 도4 내지 도6의 동작 파형도를 참조하여 설명하면 다음과 같다.

먼저, 클럭(CLK) 신호는 100ns를 주기로 인가되고 리셋(reset) 신호가 초기에 '1'로 셋트(set)되었다가 약 40ns부터 '0'으로 반전된다.

또한, 비트셀(BIT_SEL) 신호는 '1'을 유지하여 8비트씩 듀얼로 동시에 카운트될 수 있도록 하고 로드(LOAD) 신호가 50ns 시점에서 '1'로 셋트(set)되어 인풋 데이타 D[0:7]의 값 '08'을 리드한다.

이러한 입력을 듀얼 모드 카운터에 입력시키면 첫번째 8비트 카운터(NRIPCT8)는 '01'에서 부터 카운트하여 그 출력을 16비트 출력의 하위 비트 출력 OUT[0:7]을 발생시키고, 두번째 8비트 카운터(RIPCT8)는 상위 비트 출력 OUT[8:15]을 발생시킨다.

이와같이 병렬적으로 동시에 카운트를 하게 되면 순차적으로(serial) 카운트할 때 보다 전체적인 시간을 절약할 수 있게 된다.

즉, 16비트 데이타를 순차적으로(serial) 인가할 때, 16번 순차적으로(serial) 카운트하여 입력하는 것 보다 8비트씩 병렬로 동시에 카운트하여 입력하는 것이 데이타 흐름 소요 시간을 반으로 줄일 수 있다.

한편, 도5에서와 같이 비트셀(BIT_SEL) 신호가 '0'으로 반전이 되면 이는 도2에서 알 수 있는 바와 같이 첫번째 카운터(NRIPCT8)의 캐리아웃(CO) 출력과 오아조합되어 두번째 카운터(RIPCT8)의 캐리인(CI)에 입력되기 때문에, 첫번째 카운터(NRIPCT8)의 캐리아웃(CO) 출력이 없다면 두번째 카운터(RIPCT8)는 동작하지 않게 된다.

따라서, 16비트 카운터 출력 OUT[0:15]의 하위 비트 출력 OUT[0:7]만 발생하게 되어 결국, 8비트 카운터가 된다.

그러나, 도6에 도시한 바와 같이 하위 비트 출력 OUT[0:7]이 'FF'가 되어 캐리아웃(CO)이 발생하게 되면, 첫번째 카운터(NRIPCT8)의 캐리아웃(CO) 출력이 '1'이 될 때마다 상위 비트 출력 OUT[8:15]이 '1'씩 증가하게 된다.

상술한 바와 같이, 본 발명은 순차적인(serial) 데이타의 일부 비트를 별개로 인가해야 하는 경우 병렬로 동시에 카운트하게 하여 순차적으로(serial) 카운트하여 입력하는 것 보다 데이타 흐름 소요 시간을 줄일 수 있으며, 카운트할 비트수를 선택할 수 있게 함으로써 여러 종류의 비트 카운트시 라지(large) 비트 카운터로 스몰(small) 비트를 카운트하여 사용하지 않는 레지스터의 낭비를 방지할 수 있는 효과가 있다.

또한, 다른 종류의 카운터를 별개로 채용하여 각각 동작하여야 하는 불편함을 제거하여 칩 사이즈를 줄이고 레지스터를 보다 효율적으로 사용할 수 있는 효과가 있다.

Claims

두 개의 8비트 카운터(NRIPCT8)(RIPCT8)를 직렬 접속하여 각 클리어(CLR) 단자에 리셋(reset) 신호를 인가하고, 듀얼 모드(dual mode)를 가능하게 하는 비트셀(BIT_SEL) 신호를 첫번째 8비트 카운터(NRIPCT8)의 캐리아웃(CO) 출력과 와이어드(wired) 오아조합하여 두번째 8비트 카운터(RIPCT8)의 캐리인(CI) 입력으로 인가하며, 첫번째 8비트 카운터(NRIPCT8)의 출력 단자 Q[0:7]에서 16비트 카운터의 하위 비트 출력 OUT[0:7]을 발생시키고 두번째 8비트 카운터(RIPCT8)의 출력 단자 Q[8:16]에서 상위 비트 출력 OUT[8:15]을 발생시키도록 구성하는 것을 특징으로 하는 듀얼 모드 카운터.
제1항에 있어서, 상기 첫번째 8비트 카운터(NRIPCT8)는 두 개의 4비트 카운터를 직렬 접속하되 로드(LOAD) 단자를 클리어(CLR) 단자에 묶고, 첫번째 4비트 카운터의 캐리인(CI) 단자에 전원전압(VCC)을 인가하며, 각 인풋 데이타 D[0:3]가 플로팅 되도록 구성하는 것을 특징으로 하는 듀얼 모드 카운터.
제1항에 있어서, 상기 두번째 8비트 카운터(RIPCT8)는 상기 첫번째 8비트 카운터(NRIPCT8)를 구성하는 4비트 카운터의 인풋 데이타 D[0:3]를 로드(LOAD)하여 병렬적으로 카운트를 동시에 하기 위한 시작 시점을 할당하도록 구성되는 것을 특징으로 하는 듀얼 모드 카운터.