KR0171067B1 - 단결정 soi웨이퍼 제조방법 - Google Patents

단결정 soi웨이퍼 제조방법 Download PDF

Info

Publication number
KR0171067B1
KR0171067B1 KR1019940032792A KR19940032792A KR0171067B1 KR 0171067 B1 KR0171067 B1 KR 0171067B1 KR 1019940032792 A KR1019940032792 A KR 1019940032792A KR 19940032792 A KR19940032792 A KR 19940032792A KR 0171067 B1 KR0171067 B1 KR 0171067B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon
layer
porous silicon
single crystal
Prior art date
Application number
KR1019940032792A
Other languages
English (en)
Other versions
KR960026066A (ko
Inventor
이석수
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940032792A priority Critical patent/KR0171067B1/ko
Publication of KR960026066A publication Critical patent/KR960026066A/ko
Application granted granted Critical
Publication of KR0171067B1 publication Critical patent/KR0171067B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Abstract

본 발명은 다공질 실리콘을 이용하여 단결정 SOI(Silicon-on-Insulator) 웨이퍼를 제조하는 방법으로써, 제1실리콘 웨이퍼 상에 다공질 실리콘층 및 에피텍셜층 및 산화층을 순차적으로 적층하여 형성하는 단계와, 제2실리콘 웨이퍼 상에 산화층을 형성하는 단계와, 제2실리콘 웨이퍼의 산화막층 상에 제1실리콘 웨이퍼의 상기 산화막층을 맞대어 본딩 및 어닐링하는 단계와, 다공질 실리콘층이 노출되도록 제1실리콘 웨이퍼의 실리콘층을 제거하는 단계와, 에피텍셜층이 노출되도록 다공질 실리콘층을 제거하는 단계를 구비한 것이 특징이다.
따라서, 본 발명은 디바이스 웨이퍼를 기계적 혹은 화학적방법으로 얇게 형성하는 종래의 방법과는 달리, 실리콘 에피텍셜층을 형성하여 디바이스 웨이퍼로 사용하므로 약 1000Å0 정도로 얇게 형성할 수 있어 고집적회로에서 기판 기생효과를 극소화 할 수 있고, 저온 단시간의 어닐링으로 표면 편평도 및 표면결함을 벌크 웨이퍼 수준으로 개선시키는 효과가 있다.

Description

단결정 SOI(Silicon-On-Insulator) 웨이퍼 제조방법
제1도는 종래의 단결정 SOI 웨이퍼 제조하는 방법을 설명하기 위해 웨이퍼의 일부 단면을 도시한 단면도.
제2도는 본 발명의 단결정 SOI 웨이퍼 제조방법을 설명하기 위해 웨이퍼의 일부 단면을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11-1,21-1 : 디바이스 실리콘 웨이퍼
11-2,21-2 : 기판 실리콘 웨이퍼
12-1,12,22-1,22-2 : 산화막층
11-3 : 얇게 형성된 디바이스 실리콘 웨이퍼
23 : 다공질 실리콘층 24 : 실리콘 에피텍셜층
본 발명은 단결정 SIO(Silicon-On-Insulator) 웨이퍼 제조방법에 관한 것으로, 특히 소자층 표면의 편평도 및 결함을 최소화시키는 단결정 SOI 웨이퍼 제조방법에 관한 것이다.
실리콘 웨이퍼를 직접 본딩하여 SOI(Silicon-on-Insulator) 웨이퍼를 제조하는 SDB(Silicon-direct-bonding)는 기판이 될 웨이퍼(이하 '기판 웨이퍼'라 칭)와 디바이스(device)가 실현 될 웨이퍼(이하 '디바이스 웨이퍼'라 칭) 각각을 산화시켜 산화막을 성장시킨 후 각 산화막층을 맞대어 직접적으로 본딩하여 SOI 웨이퍼를 제조하는 방법이다.
제1도는 종래의 SDB로 단결정 SOI 웨이퍼를 제조하는 방법을 설명하기 위해 웨이퍼의 일부 단면을 도시한 단면도이며, 도면을 참조하여 설명하면 다음과 같다.
종래의 SDB 기술로 단결정 SOI 웨이퍼를 제조하는 방법은 먼저, 제1도의 (1aa,1ab)와 같이 기판 실리콘 웨이퍼(11-2)와 디바이스 실리콘 웨이퍼(11-1) 각각에 산화막층(12-1,12-2)을 성장시킨다.
이어서, 제1도의 (b)와 같이 기판 실리콘 웨이퍼(11-2)와 디바이스 실리콘 웨이퍼(11-1)를 각각의 산화막층(12-1,12-2)을 맞대고 본딩시키고, 고온(약 1200℃ )에서 단시간(약 5분) 동안 어닐링(Annealing) 시킨다. 여기서 어닐링은 본딩 강도를 증가시키는 역할을 한다.
그 다음, 제1도의 (c)와 같이 디바이스 실리콘 웨이퍼(11-1)를 연마하여 얇게 형성하여 단결정 SOI 웨이퍼(11-3)를 제조한다.
대부분의 반도체 소자에서 기판과의 기생효과를 줄이기 위해 디바이스 실리콘 웨이퍼의 두께는 얇을수록 좋으나, 종래의 SDB로 단결정 SOI 웨이퍼를 제조하는 방법은 디바이스 실리콘 웨이퍼를 기계적 혹은 화학적으로 얇게 만드는 과정에서 2m 이하의 얇은층을 얻기가 힘들고, 또한 표면의 편평도가 나빠지고, 표면의 결정결함이 많이 발생하는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위해 안출된 것으로, 디바이스 실리콘 웨이퍼의 두께를 얇게 형성하여 고집적회로에서 기생효과를 줄이고, 표면 편평도 및 표면 결함을 최소화한 단결정 SOI 웨이퍼 제조방법을 제공하려 한다.
상술한 목적을 달성하기 위한 본 발명의 단결정 SOI 웨이퍼 제조방법은, 제1실리콘 웨이퍼 상에 다공질 실리콘층 및 에피텍셜층 및 산화층을 순차적으로 적충하여 형성하는 단계와, 제2실리콘 웨이퍼 상에 산화층을 형성하는 단계와, 제2실리 콘 웨이퍼의 산화막층 상에 제1실리콘 웨이퍼의 상기 산화막층을 맞대어 본딩 및 어닐링하는 단계와, 다공질 실리콘층이 노출되도록 제1실리콘 웨이퍼의 실리콘층을 제거하는 단계와, 에피텍셜층이 노출되도록 다공질 실리콘층을 제거하는 단계를 구비한 것이 특징이다.
여기서, 제1실리콘 웨이퍼는 P+불순물이 확산된 실리콘 웨이퍼로 형성하고, 다공질실리콘층의 형성은 15 내지 48wt% HF 양극반응시켜 형성하고, 다공질 실리콘층의 선택적 식각 제거는 48wt%HF : 30wt%H202 용액을 1:5의 부피비로 하여 상온에서 식각 제거한다.
첨부도면 제2도는 본 발명의 단결정 SOI 웨이퍼 제조방법을 설명하기 위해 웨이퍼의 일부 단면도를 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 단결정 SOI 웨이퍼 제조방법을 상세히 설명하면 다음과 같다.
본 발명의 단결정 SOI 웨이퍼 제조방법은 먼저 제2도의 (a)와 같이 P+ 실리콘 웨이퍼(디바이스 웨이퍼)(21-1)를 HF(15내지 48wt%HF) 양극반응시켜 다공질 실리콘층(23)을 형성한다.
이어서, 제2도의 (b)와 같이, 다공질 실리콘층(23) 위에 P-실리콘 에피텍셜층(24)을 형성한다.
일반적으로, 에피텍셜층(24)은 Si을 함유하고 있는 화합물 증기로부터 단결정실리콘인 다공질 실리콘층(23) 위에 Si 원자의 침착을 조절하여 줌으로써 성장시키게 된다.
그 한 방법을 보면.
SiH2Cl2+ H2→ Si + 4HCl
와 같다. 이 때, 에피텍셜층 형성은 900℃ 정도의 온도에서 80 Torr 의 압력 하에서 반응이 진행된다.
이와같은 반응이 가열된 결정의 표면 위에서 생기면 이 반응에 의해 방출된 Si 원자가 에피텍셜층으로서 침착될 수 있는 것이다.
HCl은 반응온도에서는 기체상태로 머물러 있게 되어 결정성장을 방해하지는 않는다.
다음, 제2도의 (ca)(cb)와 같이, 디바이스 웨이퍼(21-2)와 기판 웨이퍼(21-1)의 에피텍셜층(24) 상에 각각의 산화막(22-2,22-1)을 형성한다.
이 때, P+ 실리콘층(21-1)/다공질 실리콘층(23)/P-에피층(24)/산화막층(22-1)구조의 디바이스 웨이퍼와 실리콘층(21-2)/산화막층(22-2) 구조의 기판 웨이퍼가 준비되게 된다.
다음에, 제2도의 (d)와 같이, 디바이스 웨이퍼와, 기판 웨이퍼의 각각의 산화막층(22-1,22-2)을 맞대어 본딩한 후 본딩 강도를 높이기 위해 어닐링한다. 이때 어닐링은 약 1200℃ , 약 5분간 실행한다.
이어서, 제2도의 (e)와 같이 디바이스 웨이퍼의 P+ 실리콘층(21-1)을 연마제거하여 다공질 실리콘층(23)이 노출되게 한다. 여기서 P+ 실리콘층의 제거는 기계적, 혹은 화학적방법으로 할 수 있으나 본 실시예에서는 연마 제거를 하였다.
이어서, 제2도의 (f)와 같이 다공질 실리콘층(23)을 48wt%HF : 30wt%H2O2용액을 1:5의 부피비로 하여 상온에서 식각 제거한다. 따라서 디바이스 실리콘 웨이퍼는 에피텍셜층(24)만 남게된다. 본 실시예에서 사용한 H2O2와, 또는 NaOH 는 다공질실리콘층을 단결정실리콘층에 대하여 선택적으로 제거할 수 있다.
다음, 에피텍셜층(24)의 표면의 편평도 및 표면결함을 개선시키고 에피텍셜층(24)의 불순물농도를 떨어뜨리기 위해 수소(hydrogen) 분위기에서 약 1150℃ 온도와, 약 80Torr 압력, 약 1시간동안, 어닐링하여 단결정 SOI 웨이퍼 제조한다.
본 발명의 실시에 따른 개선효과는 다음과 같다.
디바이스 웨이퍼를 기계적 혹은 화학적방법으로 얇게 형성하는 종래의 방법과는 달리, 실리콘 에피텍셜층을 형성하여 디바이스 웨이퍼로 사용하므로 약 1000Å 정도로 얇게 형성할 수 있어 고집적회로에서 기판 기생효과를 극소화 할 수 있고, 저온 단시간의 어닐링으로 표면 편평도 및 표면결함을 벌크 웨이퍼 수준으로 개선시키는 효과가 있다.

Claims (8)

  1. 단결정 SOI(Silicon-on-Insulator)웨이퍼를 제조하는 방법에 있어서, 제1실리콘 웨이퍼 상에 단결정인 다공질 실리콘층 및 에피텍셜층 및 산화층을 순차적으로 형성하는 단계와, 제2실리콘 웨이퍼 상에 산화층을 형성하는 단계와, 상기 제2실리콘 웨이퍼의 상기 산화막층 상에 상기 제1실리콘 웨이퍼의 상기 산화막층을 맞대어 본딩 및 어닐링하는 단계와, 상기 다공질 실리콘층이 노출되도록 상기 제1실리콘 웨이퍼의 실리콘층을 제거하는 단계와, 상기 에피텍셜층이 노출되도록 상기 다공질 실리콘층을 습식식각하여 제거하는 단계를 구비한 단결정 SOI웨이퍼 제조방법.
  2. 제1항에 있어서, 상기 제1실리콘 웨이퍼는 P+불순물이 확산된 것이 특징인 단결정 SOI 웨이퍼 제조방법.
  3. 제1항에 있어서, 상기 다공질 실리콘층은 HF 양극반응시켜 형성한 것이 특징인 단결정 SOI 웨이퍼 제조방법.
  4. 제3항에 있어서, 상기 HF은 15~48 wt% 농도범위인 것이 특징인 단결정 SOI 웨이퍼 제조방법.
  5. 제1항에 있어서, 어닐링은 약 1200℃ , 약 5분간 실행한 것이 특징인 단결정 SOI 웨이퍼 제조방법.
  6. 제1항에 있어서, 상기 다공질 실리콘층은 연마방법으로 제거한 것이 특징인 SOI 웨이퍼 제조방법.
  7. 제1항에 있어서, 상기 다공질 실리콘층은 상기 에피텍셜층에 대해 식각선택성이 있는 48 wt% HF : 30 wt% H2O2식각용액을 1:5의 부피비로 하여 상온에서 식각된 것이 특징인 단결정 SOI 웨이퍼 제조방법.
  8. 제1항에 있어서, 상기 어닐링은 약 1150℃ 온도와, 약 80 Torr 압력에서 약 1 시간동안 실행한 것을 특징인 단결정 SOI 웨이퍼 제조방법.
KR1019940032792A 1994-12-05 1994-12-05 단결정 soi웨이퍼 제조방법 KR0171067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032792A KR0171067B1 (ko) 1994-12-05 1994-12-05 단결정 soi웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032792A KR0171067B1 (ko) 1994-12-05 1994-12-05 단결정 soi웨이퍼 제조방법

Publications (2)

Publication Number Publication Date
KR960026066A KR960026066A (ko) 1996-07-20
KR0171067B1 true KR0171067B1 (ko) 1999-03-30

Family

ID=19400331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032792A KR0171067B1 (ko) 1994-12-05 1994-12-05 단결정 soi웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR0171067B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624047B1 (en) 1999-02-02 2003-09-23 Canon Kabushiki Kaisha Substrate and method of manufacturing the same
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
KR20200109451A (ko) 2019-03-13 2020-09-23 주식회사 엘지화학 실리콘 웨이퍼 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624047B1 (en) 1999-02-02 2003-09-23 Canon Kabushiki Kaisha Substrate and method of manufacturing the same
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
KR20200109451A (ko) 2019-03-13 2020-09-23 주식회사 엘지화학 실리콘 웨이퍼 제조 방법

Also Published As

Publication number Publication date
KR960026066A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US5374581A (en) Method for preparing semiconductor member
EP0553857B1 (en) Process for preparing a semiconductor substrate
EP0469630B1 (en) Process for preparing a semiconductor body
US5840616A (en) Method for preparing semiconductor member
CA2061264C (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US8221642B2 (en) Methods for removing dielectric materials
KR100270889B1 (ko) 반도체기판 및 그의 제조방법
JPH05217827A (ja) 半導体基体及びその作製方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP3176072B2 (ja) 半導体基板の形成方法
JP2910001B2 (ja) 半導体基材及びその作製方法
US6254794B1 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
WO2004073043A2 (en) Semiconductor-on-insulator article and method of making same
KR0171067B1 (ko) 단결정 soi웨이퍼 제조방법
US7538008B2 (en) Method for producing a layer structure
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JPH08241863A (ja) 半導体基板の製造方法
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
US7691725B2 (en) Method for manufacturing semiconductor device
KR20020049807A (ko) 반도체 디바이스의 소자 분리 방법
KR100382612B1 (ko) 보이드 웨이퍼 제작 방법
JPH0567627A (ja) バイポーラトランジスタ及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee