JP3176072B2 - 半導体基板の形成方法 - Google Patents
半導体基板の形成方法Info
- Publication number
- JP3176072B2 JP3176072B2 JP00325391A JP325391A JP3176072B2 JP 3176072 B2 JP3176072 B2 JP 3176072B2 JP 00325391 A JP00325391 A JP 00325391A JP 325391 A JP325391 A JP 325391A JP 3176072 B2 JP3176072 B2 JP 3176072B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- porous
- single crystal
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 108
- 238000000034 method Methods 0.000 title claims description 66
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000013078 crystal Substances 0.000 claims description 67
- 230000003647 oxidation Effects 0.000 claims description 59
- 238000007254 oxidation reaction Methods 0.000 claims description 59
- 229910021426 porous silicon Inorganic materials 0.000 claims description 48
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 47
- 230000007547 defect Effects 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002048 anodisation reaction Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 4
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 140
- 229910004298 SiO 2 Inorganic materials 0.000 description 25
- 239000010408 film Substances 0.000 description 20
- 238000009279 wet oxidation reaction Methods 0.000 description 15
- 239000010409 thin film Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000003963 antioxidant agent Substances 0.000 description 7
- 230000003078 antioxidant effect Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 239000011148 porous material Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004857 zone melting Methods 0.000 description 2
- UUTKICFRNVKFRG-WDSKDSINSA-N (4R)-3-[oxo-[(2S)-5-oxo-2-pyrrolidinyl]methyl]-4-thiazolidinecarboxylic acid Chemical compound OC(=O)[C@@H]1CSCN1C(=O)[C@H]1NC(=O)CC1 UUTKICFRNVKFRG-WDSKDSINSA-N 0.000 description 1
- -1 Oxygen ions Chemical class 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/0203—Making porous regions on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/116—Oxidation, differential
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の作製方法
に関し、更に詳しくは、誘電体分離あるいは絶縁物上の
単結晶半導体層に作成され電子デバイス、集積回路に適
する半導体基板の作製方法に関するものである。
に関し、更に詳しくは、誘電体分離あるいは絶縁物上の
単結晶半導体層に作成され電子デバイス、集積回路に適
する半導体基板の作製方法に関するものである。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、いわゆるシリコン オン インシュレーター（ＳＯ
Ｉ）技術として広く知られ、通常のＳｉ集積回路を作製
するバルクＳｉ基板では到達しえない数々の優位点をＳ
ＯＩ技術を利用したデバイスが有することから多くの研
究が成されてきた。すなわち、ＳＯＩ技術を利用するこ
とで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。
は、いわゆるシリコン オン インシュレーター（ＳＯ
Ｉ）技術として広く知られ、通常のＳｉ集積回路を作製
するバルクＳｉ基板では到達しえない数々の優位点をＳ
ＯＩ技術を利用したデバイスが有することから多くの研
究が成されてきた。すなわち、ＳＯＩ技術を利用するこ
とで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
【０００４】Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇ
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，
Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔ
ｈ， ｖｏｌｕｍｅ ６３，ｎｏ ３， ｐｐ ４２９
〜５９０（１９８３）．また、古くは、単結晶サファイ
ア基板上にＳｉをＣＶＤ（化学気相堆積）法で、ヘテロ
エピタキシーさせて形成するＳＯＳ（シリコン オン
サファイア）が知られており、最も成熟したＳＯＩ技術
として一応の成功を収めはしたが、Ｓｉ層と下地サファ
イア基板界面の格子不整合により大量の結晶欠陥、サフ
ァイア基板からのアルミニュームのＳｉ層への混入、そ
して何よりも基板の高価格と大面積化への遅れにより、
その応用の広がりが妨げられている。比較的近年には、
サファイア基板を使用せずにＳＯＩ構造を得るための試
みが行われている。この試みは、次の二つの方法に大別
される。
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，
Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔ
ｈ， ｖｏｌｕｍｅ ６３，ｎｏ ３， ｐｐ ４２９
〜５９０（１９８３）．また、古くは、単結晶サファイ
ア基板上にＳｉをＣＶＤ（化学気相堆積）法で、ヘテロ
エピタキシーさせて形成するＳＯＳ（シリコン オン
サファイア）が知られており、最も成熟したＳＯＩ技術
として一応の成功を収めはしたが、Ｓｉ層と下地サファ
イア基板界面の格子不整合により大量の結晶欠陥、サフ
ァイア基板からのアルミニュームのＳｉ層への混入、そ
して何よりも基板の高価格と大面積化への遅れにより、
その応用の広がりが妨げられている。比較的近年には、
サファイア基板を使用せずにＳＯＩ構造を得るための試
みが行われている。この試みは、次の二つの方法に大別
される。
【０００５】１．Ｓｉ単結晶基板を表面酸化後に、窓
（開口）を開けてＳｉ基板を部分的に表出させ、その部
分をシードとして、エピタキシャル成長させ、ＳｉＯ2
上へＳｉ単結晶層を形成する（この場合にはＳｉＯ2上
にＳｉ層の堆積をともなう）。
（開口）を開けてＳｉ基板を部分的に表出させ、その部
分をシードとして、エピタキシャル成長させ、ＳｉＯ2
上へＳｉ単結晶層を形成する（この場合にはＳｉＯ2上
にＳｉ層の堆積をともなう）。
【０００６】２．Ｓｉ単結晶基板そのものを活性層とし
て使用し、その下部にＳｉＯ2を形成する（この方法
は、Ｓｉ層の堆積をともなわない）。
て使用し、その下部にＳｉＯ2を形成する（この方法
は、Ｓｉ層の堆積をともなわない）。
【０００７】
【発明が解決しようとしている課題】上記１の方法を実
現する手段として、ＣＶＤにより直接単結晶層Ｓｉを横
方向エピタキシャル成長させる方法、非晶質Ｓｉを堆積
して、熱処理により固相横方向エピタキシャル成長させ
る方法、非晶質あるいは多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ2上に成長させる方法、そし
て棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、ＣＶＤ法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が充分でないことがある。また、ビームアニール
法では、収束ビーム走査による長時間の処理時間と、ビ
ームの重なり具合、焦点調整などの制御性に問題があ
る。このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙ
ｓｔａｌｌｉｚａｔｉｏｎ法がもっとも成熟しており、
比較的大規模な集積回路も試作されてはいるが、依然と
して、亜粒界等の結晶欠陥は、多数残留しており、少数
キャリヤーデバイスを作成するにいたってない。
現する手段として、ＣＶＤにより直接単結晶層Ｓｉを横
方向エピタキシャル成長させる方法、非晶質Ｓｉを堆積
して、熱処理により固相横方向エピタキシャル成長させ
る方法、非晶質あるいは多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ2上に成長させる方法、そし
て棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、ＣＶＤ法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が充分でないことがある。また、ビームアニール
法では、収束ビーム走査による長時間の処理時間と、ビ
ームの重なり具合、焦点調整などの制御性に問題があ
る。このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙ
ｓｔａｌｌｉｚａｔｉｏｎ法がもっとも成熟しており、
比較的大規模な集積回路も試作されてはいるが、依然と
して、亜粒界等の結晶欠陥は、多数残留しており、少数
キャリヤーデバイスを作成するにいたってない。
【０００８】また、上記２の方法であるＳｉ基板をエピ
タキシャル成長の種子として用いない方法においては、
次の４種類の方法が挙げられる。
タキシャル成長の種子として用いない方法においては、
次の４種類の方法が挙げられる。
【０００９】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は良好であるが、多結晶Ｓｉ
を数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板を
裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性と生産性の点から問題がある。
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は良好であるが、多結晶Ｓｉ
を数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板を
裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性と生産性の点から問題がある。
【００１０】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐｅ
ｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ2層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法で
ある。しかしながら、ＳｉＯ2層形成をするためには、
酸素イオンを１０18ｉｏｎｓ／ｃｍ2以上も注入する必
要があるが、その注入時間は長大であり、生産性は高い
とはいえず、また、ウエハーコストは高い。更に、結晶
欠陥は多く残存し、工業的に見て、少数キャリヤーデバ
イスを作製できる充分な品質に至っていない。
ｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ2層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法で
ある。しかしながら、ＳｉＯ2層形成をするためには、
酸素イオンを１０18ｉｏｎｓ／ｃｍ2以上も注入する必
要があるが、その注入時間は長大であり、生産性は高い
とはいえず、また、ウエハーコストは高い。更に、結晶
欠陥は多く残存し、工業的に見て、少数キャリヤーデバ
イスを作製できる充分な品質に至っていない。
【００１１】３．Ｓｉ単結晶基板を、熱酸化した別のＳ
ｉ単結晶基板域は石英基板に、熱処理又は接着剤を用い
て張り合せ、ＳＯＩ構造を形成する方法。この方法は、
デバイスのための活性層を均一に薄膜化する必要がる。
すなわち数百ミクロンもの厚さのＳｉ単結晶基板をミク
ロンオーダーかそれ以下に研磨する必要がある。したが
って、本方法においては、その生産性、制御性、均一性
に多くの問題点が存在する。また、２枚の基板を必要と
するためにそのコストも高くなる。
ｉ単結晶基板域は石英基板に、熱処理又は接着剤を用い
て張り合せ、ＳＯＩ構造を形成する方法。この方法は、
デバイスのための活性層を均一に薄膜化する必要がる。
すなわち数百ミクロンもの厚さのＳｉ単結晶基板をミク
ロンオーダーかそれ以下に研磨する必要がある。したが
って、本方法においては、その生産性、制御性、均一性
に多くの問題点が存在する。また、２枚の基板を必要と
するためにそのコストも高くなる。
【００１２】４．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ ６３，５４７（１９８３））、もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法により
Ｐ型Ｓｉ基板のみを多孔質化した後、増速酸化により、
Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では、
分離されているＳｉ領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ ６３，５４７（１９８３））、もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法により
Ｐ型Ｓｉ基板のみを多孔質化した後、増速酸化により、
Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では、
分離されているＳｉ領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
【００１３】また、ガラスに代表される光透過性基板上
には一般には、その結晶構造の無秩序性から、堆積した
薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質か、
結晶性を有してもその結晶方位がランダムであり粒界を
有する多結晶層にしかならず、高性能なデバイスは作成
できない。それは、基板の結晶構造が非晶質であること
によっており、単にＳｉ層を堆積しても、良質な単結晶
層は得られない。
には一般には、その結晶構造の無秩序性から、堆積した
薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質か、
結晶性を有してもその結晶方位がランダムであり粒界を
有する多結晶層にしかならず、高性能なデバイスは作成
できない。それは、基板の結晶構造が非晶質であること
によっており、単にＳｉ層を堆積しても、良質な単結晶
層は得られない。
【００１４】ところで、光透過性下地材料は、光受光素
子であるコンタクトセンサーや、投影型液晶画像表示装
置を構成する上において重要である。そして、センサー
や表示装置の画素（絵素）をより一層、高密度化、高解
像度化、高精細化するには、高性能な駆動素子が必要と
なる。その結果、光透過性下地材料上に設けられる素子
としても、優れた結晶性を有する単結晶層を用いて作製
されることが必要となる。
子であるコンタクトセンサーや、投影型液晶画像表示装
置を構成する上において重要である。そして、センサー
や表示装置の画素（絵素）をより一層、高密度化、高解
像度化、高精細化するには、高性能な駆動素子が必要と
なる。その結果、光透過性下地材料上に設けられる素子
としても、優れた結晶性を有する単結晶層を用いて作製
されることが必要となる。
【００１５】したがって、非晶質Ｓｉや、多結晶Ｓｉで
はその欠陥の多い結晶構造ゆえに要求される或は今後要
求されるに十分な性能を持った駆動素子を作製すること
が難しい。
はその欠陥の多い結晶構造ゆえに要求される或は今後要
求されるに十分な性能を持った駆動素子を作製すること
が難しい。
【００１６】しかし、Ｓｉ単結晶基板を用いる上記のい
ずれの方法を用いても光透過性下地材料上に良質な単結
晶膜を得るという目的には不適当である。
ずれの方法を用いても光透過性下地材料上に良質な単結
晶膜を得るという目的には不適当である。
【００１７】更に、Ｓｉ単結晶の熱酸化速度は、毎時約
１ミクロン程度（１２００℃、ウエット酸化、大気圧
下）であり、厚さが数百ミクロンもあるＳｉウエハー全
体を表面層を残して酸化するには数百時間も必要とな
る。しかも、ＳｉがＳｉＯ2に酸化される場合には、
２．２倍の体積膨張を伴うことが知られており、Ｓｉ基
板をそのまま酸化すると表面残留Ｓｉ層に弾性限界を越
えた応力が加わりＳｉ層にクッラクが入ったり、反りが
生じたりするという問題もあった。
１ミクロン程度（１２００℃、ウエット酸化、大気圧
下）であり、厚さが数百ミクロンもあるＳｉウエハー全
体を表面層を残して酸化するには数百時間も必要とな
る。しかも、ＳｉがＳｉＯ2に酸化される場合には、
２．２倍の体積膨張を伴うことが知られており、Ｓｉ基
板をそのまま酸化すると表面残留Ｓｉ層に弾性限界を越
えた応力が加わりＳｉ層にクッラクが入ったり、反りが
生じたりするという問題もあった。
【００１８】また、多孔質Ｓｉ上にＳｉ単結晶層を形成
する際、Ｓｉ単結晶層には多孔質Ｓｉとの界面付近（界
面から数千オングストローム）に多数の欠陥、転移が存
在するため、Ｓｉ単結晶の薄膜を形成してもその結晶性
に問題が生ずる。
する際、Ｓｉ単結晶層には多孔質Ｓｉとの界面付近（界
面から数千オングストローム）に多数の欠陥、転移が存
在するため、Ｓｉ単結晶の薄膜を形成してもその結晶性
に問題が生ずる。
【００１９】ＳＯＩ構造を作成した際に、Ｓｉ薄膜層中
にはＳｉＯ2との界面付近に特に欠陥などが入り易くデ
バイス特性に問題が生ずることになる。
にはＳｉＯ2との界面付近に特に欠陥などが入り易くデ
バイス特性に問題が生ずることになる。
【００２０】本発明は、上記したような問題点及び上記
したような要求に答え得る半導体基板を作製する半導体
基板の作製方法を提案することを目的とする。
したような要求に答え得る半導体基板を作製する半導体
基板の作製方法を提案することを目的とする。
【００２１】また、本発明は、透明基板（光透過性基
板）上に結晶性が単結晶ウエハー並に優れたＳｉ結晶層
を得るうえで、生産性、均一性、制御性、コストの面に
おいて卓越した半導体基板の形成方法を提案することを
目的とする。
板）上に結晶性が単結晶ウエハー並に優れたＳｉ結晶層
を得るうえで、生産性、均一性、制御性、コストの面に
おいて卓越した半導体基板の形成方法を提案することを
目的とする。
【００２２】更に本発明は、従来のＳＯＩデバイスの利
点を引き出すと共に、応用可能な半導体基板の形成方法
を提案することも目的とする。
点を引き出すと共に、応用可能な半導体基板の形成方法
を提案することも目的とする。
【００２３】また、本発明は、ＳＯＩ構造の大規模集積
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得る半導体基板の形成方法を提案することを目
的とする。
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得る半導体基板の形成方法を提案することを目
的とする。
【００２４】
【課題を解決するための手段及び作用】本発明の半導体
基板の形成方法は、シリコン単結晶基板に陽極化成を施
し、多孔質シリコン基板を作製する工程、前記多孔質シ
リコン基板の表面上に単結晶シリコンをエピタキシャル
成長させ、深部に多数の欠陥を含む単結晶シリコン層を
形成する工程、前記単結晶シリコン層が成長した前記多
孔質シリコン基板に酸化処理を施し、前記多孔質シリコ
ン基板の裏面から前記単結晶シリコン層の前記深部まで
を酸化シリコンに変えるとともに、前記単結晶シリコン
層の表面をも酸化シリコンに変える工程、前記単結晶シ
リコン層の表面に形成された前記酸化シリコンを除去し
て、酸化された前記深部上の酸化されずに残った前記単
結晶シリコン層を露出する工程、を含むことを特徴とす
る。
基板の形成方法は、シリコン単結晶基板に陽極化成を施
し、多孔質シリコン基板を作製する工程、前記多孔質シ
リコン基板の表面上に単結晶シリコンをエピタキシャル
成長させ、深部に多数の欠陥を含む単結晶シリコン層を
形成する工程、前記単結晶シリコン層が成長した前記多
孔質シリコン基板に酸化処理を施し、前記多孔質シリコ
ン基板の裏面から前記単結晶シリコン層の前記深部まで
を酸化シリコンに変えるとともに、前記単結晶シリコン
層の表面をも酸化シリコンに変える工程、前記単結晶シ
リコン層の表面に形成された前記酸化シリコンを除去し
て、酸化された前記深部上の酸化されずに残った前記単
結晶シリコン層を露出する工程、を含むことを特徴とす
る。
【００２５】本発明は、経済性に優れて、大面積に渡り
均一平坦な、極めて優れた結晶性を有するＳｉ単結晶基
板を用いて、表面付近に任意の深さに任意の厚さのＳｉ
活性層を残して、その両面をＳｉＯ2に変質させて、光
透過可能なＳｉＯ2の基板上に欠陥の著しく少ないＳｉ
単結晶層を得ることにある。
均一平坦な、極めて優れた結晶性を有するＳｉ単結晶基
板を用いて、表面付近に任意の深さに任意の厚さのＳｉ
活性層を残して、その両面をＳｉＯ2に変質させて、光
透過可能なＳｉＯ2の基板上に欠陥の著しく少ないＳｉ
単結晶層を得ることにある。
【００２６】（実施態様例） 以下、本発明の半導体基板の作製方法を図面を参照しな
がら詳述する。
がら詳述する。
【００２７】図１乃至図４は本発明の半導体基板の作製
方法を説明するための工程図で、夫々各工程に於ける模
式的切断面図として示されている。
方法を説明するための工程図で、夫々各工程に於ける模
式的切断面図として示されている。
【００２８】まず、図１に示される様にＰ型または高濃
度Ｎ型Ｓｉ単結晶基板１１を裏面よりＨＦ溶液を用いた
陽極化成法によって、多孔質Ｓｉ層を有する基板１２に
変質させる。この多孔質Ｓｉ層は、単結晶Ｓｉの密度
２．３３ｇ／ｃｍ3に比べて、その密度を陽極化成の際
に用いるＨＦ溶液濃度を５０〜２０％に変化させること
で密度１．１〜０．６ｇ／ｃｍ3の範囲に変化させるこ
とができる。この多孔質Ｓｉ層は透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成される。その密度は単結晶Ｓｉに比べると、
半分以下になるにもかかわらず、単結晶性は維持されて
おり、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル
成長させることも可能である。ただし、１０００℃以上
では、内部の孔の再配列が起こり、後述する様な増速酸
化の特性を失う。
度Ｎ型Ｓｉ単結晶基板１１を裏面よりＨＦ溶液を用いた
陽極化成法によって、多孔質Ｓｉ層を有する基板１２に
変質させる。この多孔質Ｓｉ層は、単結晶Ｓｉの密度
２．３３ｇ／ｃｍ3に比べて、その密度を陽極化成の際
に用いるＨＦ溶液濃度を５０〜２０％に変化させること
で密度１．１〜０．６ｇ／ｃｍ3の範囲に変化させるこ
とができる。この多孔質Ｓｉ層は透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成される。その密度は単結晶Ｓｉに比べると、
半分以下になるにもかかわらず、単結晶性は維持されて
おり、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル
成長させることも可能である。ただし、１０００℃以上
では、内部の孔の再配列が起こり、後述する様な増速酸
化の特性を失う。
【００２９】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程において発見され
た（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ．３５，ｐ．３３３（１９５６））。
５６年に半導体の電解研磨の研究過程において発見され
た（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ．３５，ｐ．３３３（１９５６））。
【００３０】また、ウナガミ等は、陽極化成におけるＳ
ｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応に
は正孔が必要であり、その反応は、次のようであると報
告している（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，ｖｏｌ．１２７，ｐ４７６（１９８
０））。
ｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応に
は正孔が必要であり、その反応は、次のようであると報
告している（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，ｖｏｌ．１２７，ｐ４７６（１９８
０））。
【００３１】 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+→ＳｉＦ2＋２Ｈ+＋ｎｅ- ＳｉＦ2＋２ＨＦ→ＳｉＦ4＋Ｈ2 ＳｉＦ4＋２ＨＦ→Ｈ2ＳｉＦ6 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+→ＳｉＦ4＋４Ｈ+＋λｅ- ＳｉＦ4＋２ＨＦ→Ｈ2ＳｉＦ6 ここでｅ+及び、ｅ-はそれぞれ、正孔と電子を表してい
る。また、η及びλは夫々１の原子のＳｉが溶解するた
めに必要な正孔の数であり、ｎ＞２又は、λ＞４なる条
件が満たされた場合に多孔質Ｓｉが形成されるとしてい
る。
る。また、η及びλは夫々１の原子のＳｉが溶解するた
めに必要な正孔の数であり、ｎ＞２又は、λ＞４なる条
件が満たされた場合に多孔質Ｓｉが形成されるとしてい
る。
【００３２】この多孔質化は長野ら及び、イマイによっ
て報告されている（長野、中島、安野、大中、梶原；電
子通信学会技術研究報告、ｖｏｌ ７９，ＳＳＤ ７９
−９５４９（１９７９）、（Ｋ．イマイ；Ｓｏｌｉｄ−
Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ｖｏｌ ２４，
１５９（１９８１））。
て報告されている（長野、中島、安野、大中、梶原；電
子通信学会技術研究報告、ｖｏｌ ７９，ＳＳＤ ７９
−９５４９（１９７９）、（Ｋ．イマイ；Ｓｏｌｉｄ−
Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ｖｏｌ ２４，
１５９（１９８１））。
【００３３】また、高濃度Ｎ型Ｓｉも多孔質化されると
の報告もある（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ
Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖ
ｏｌ．４２，３８６（１９８３））。
の報告もある（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ
Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖ
ｏｌ．４２，３８６（１９８３））。
【００３４】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の酸化速度は、通常の単結晶層の酸化速度に比べて、百
倍以上も増速される（Ｈ．高井、Ｔ．伊藤、Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，ｖｏｌ．６０，ｎｏ １，ｐ．２２２
（１９８６））。
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の酸化速度は、通常の単結晶層の酸化速度に比べて、百
倍以上も増速される（Ｈ．高井、Ｔ．伊藤、Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，ｖｏｌ．６０，ｎｏ １，ｐ．２２２
（１９８６））。
【００３５】即ち、前述したように、Ｓｉ単結晶基板の
１２００℃に於ける酸化速度は毎時約１ミクロン程度で
あるから、多孔質Ｓｉの酸化速度は、毎時約１００ミク
ロン以上にも達し、数百ミクロンの厚みを持つウエハー
全体を酸化することも実用の領域で可能となる。更に、
大気圧以上の高圧下の酸化に於ける酸化速度増速現象を
利用すれば、酸化時間をより短縮できる（Ｎ．ツボウ
チ，Ｈ．ミヨシ，Ａ．ニシモト ａｎｄ Ｈ．アベ，Ｊ
ｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ １６，ｎｏ
５，８５５，（１９７７））。
１２００℃に於ける酸化速度は毎時約１ミクロン程度で
あるから、多孔質Ｓｉの酸化速度は、毎時約１００ミク
ロン以上にも達し、数百ミクロンの厚みを持つウエハー
全体を酸化することも実用の領域で可能となる。更に、
大気圧以上の高圧下の酸化に於ける酸化速度増速現象を
利用すれば、酸化時間をより短縮できる（Ｎ．ツボウ
チ，Ｈ．ミヨシ，Ａ．ニシモト ａｎｄ Ｈ．アベ，Ｊ
ｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ １６，ｎｏ
５，８５５，（１９７７））。
【００３６】次に、図２に示すように、多孔質Ｓｉ基板
１２上に単結晶Ｓｉ層１３をエピタキシャル成長させ
る。
１２上に単結晶Ｓｉ層１３をエピタキシャル成長させ
る。
【００３７】前述したように、多孔質Ｓｉ層には、透過
電子顕微鏡による観察によれば、平均約６００オングス
トローム程度の径の孔が形成されており、その密度は単
結晶Ｓｉに比べると、半分以下になるにもかかわらず、
単結晶性は維持されており、多孔質層の上部へ単結晶Ｓ
ｉ層１３をエピタキシャル成長させることも可能であ
る。ただし、１０００℃以上では、内部の孔の再配列が
起こり、増速酸化の特性を失う。このため、Ｓｉ層のエ
ピタキシャル成長には、分子線エピタキシャル成長、プ
ラズマＣＶＤ、光ＣＶＤ、バイアス・スパッター法等の
低温成長が可能な結晶成長処理方法が必要とされる。こ
こで、形成する単結晶Ｓｉ層１３の層厚は５０μｍ以下
とすることが望ましい。層厚５０μｍを越えた場合に
は、前述したＳＯＩ技術により得られる利点を失うこと
がある。
電子顕微鏡による観察によれば、平均約６００オングス
トローム程度の径の孔が形成されており、その密度は単
結晶Ｓｉに比べると、半分以下になるにもかかわらず、
単結晶性は維持されており、多孔質層の上部へ単結晶Ｓ
ｉ層１３をエピタキシャル成長させることも可能であ
る。ただし、１０００℃以上では、内部の孔の再配列が
起こり、増速酸化の特性を失う。このため、Ｓｉ層のエ
ピタキシャル成長には、分子線エピタキシャル成長、プ
ラズマＣＶＤ、光ＣＶＤ、バイアス・スパッター法等の
低温成長が可能な結晶成長処理方法が必要とされる。こ
こで、形成する単結晶Ｓｉ層１３の層厚は５０μｍ以下
とすることが望ましい。層厚５０μｍを越えた場合に
は、前述したＳＯＩ技術により得られる利点を失うこと
がある。
【００３８】そして、図３に示されるようにエピタキシ
ャル成長表面には窒化珪素膜などの酸化防止膜を用い
ず、エピタキシャル層表面および多孔質Ｓｉ基板表面と
の両面から同時に酸化を行なう。裏面（多孔質Ｓｉ層
側）からの酸化はエピタキシャル層中におよんでおり、
酸化後に残る単結晶Ｓｉ層１７はエピタキシャル層の中
央付近の薄膜層となる。
ャル成長表面には窒化珪素膜などの酸化防止膜を用い
ず、エピタキシャル層表面および多孔質Ｓｉ基板表面と
の両面から同時に酸化を行なう。裏面（多孔質Ｓｉ層
側）からの酸化はエピタキシャル層中におよんでおり、
酸化後に残る単結晶Ｓｉ層１７はエピタキシャル層の中
央付近の薄膜層となる。
【００３９】また、多孔質Ｓｉ上にＳｉ単結晶層を形成
する際、Ｓｉ単結晶層には多孔質Ｓｉとの界面付近（界
面から数千オングストローム）に多数の欠陥、転位が存
在するため、Ｓｉ単結晶の薄膜を形成してもその結晶性
に問題が生じ、ＳＯＩ構造を作成した際に、Ｓｉ薄膜層
中には、ＳｉＯ2との界面付近に特に欠陥などが入り易
くデバイス特性に問題が生ずることになる。しかし、エ
ピタキシャル層深部に残留する欠陥は裏面からの酸化に
よってＳｉＯ2中に滅殺されるため、欠陥の存在による
デバイス特性の悪化を防ぐことができる。また、エピタ
キシャル層表面に酸化防止膜を用いないため、単結晶Ｓ
ｉの薄膜化への時間を短縮することが可能である。さら
に、単結晶Ｓｉおよび多孔質Ｓｉの酸化珪素膜の厚さの
時間依存性は既知であることから、エピタキシャル層の
膜厚および酸化時間、酸化条件を変化させることによっ
て、エピタキシャル層中の任意の深さに任意の厚さの単
結晶Ｓｉ薄膜を形成することができ、欠陥の少ない層を
選ぶことが可能である。
する際、Ｓｉ単結晶層には多孔質Ｓｉとの界面付近（界
面から数千オングストローム）に多数の欠陥、転位が存
在するため、Ｓｉ単結晶の薄膜を形成してもその結晶性
に問題が生じ、ＳＯＩ構造を作成した際に、Ｓｉ薄膜層
中には、ＳｉＯ2との界面付近に特に欠陥などが入り易
くデバイス特性に問題が生ずることになる。しかし、エ
ピタキシャル層深部に残留する欠陥は裏面からの酸化に
よってＳｉＯ2中に滅殺されるため、欠陥の存在による
デバイス特性の悪化を防ぐことができる。また、エピタ
キシャル層表面に酸化防止膜を用いないため、単結晶Ｓ
ｉの薄膜化への時間を短縮することが可能である。さら
に、単結晶Ｓｉおよび多孔質Ｓｉの酸化珪素膜の厚さの
時間依存性は既知であることから、エピタキシャル層の
膜厚および酸化時間、酸化条件を変化させることによっ
て、エピタキシャル層中の任意の深さに任意の厚さの単
結晶Ｓｉ薄膜を形成することができ、欠陥の少ない層を
選ぶことが可能である。
【００４０】一般にＳｉ単結晶を酸化すると、その体積
は約２．２倍に増大するが、多孔質Ｓｉを使用すること
により、その体積膨張を抑制することが可能となり、基
板の反りと、表面残留単結晶層に導入されるクラックを
回避できる。単結晶Ｓｉの多孔質Ｓｉに対する酸化後の
体積比Ｒは次のように表すことができる。
は約２．２倍に増大するが、多孔質Ｓｉを使用すること
により、その体積膨張を抑制することが可能となり、基
板の反りと、表面残留単結晶層に導入されるクラックを
回避できる。単結晶Ｓｉの多孔質Ｓｉに対する酸化後の
体積比Ｒは次のように表すことができる。
【００４１】 Ｒ＝２．２×（Ａ／２．３３） ここでＡは、多孔質Ｓｉの密度である。もしＲ＝１、す
なわち酸化後の体積膨張がない場合にはＡ＝１．０６
（ｇ／ｃｍ2）となり、多孔質層の密度を１．０６にす
れば、体積膨張を抑制することができる。
なわち酸化後の体積膨張がない場合にはＡ＝１．０６
（ｇ／ｃｍ2）となり、多孔質層の密度を１．０６にす
れば、体積膨張を抑制することができる。
【００４２】図３に示すように、酸化多孔質Ｓｉ１４の
厚さをＸミクロン、エピタキシャル層の下部からの酸化
膜１５の厚さをＹミクロン、エピタキシャル層の上部か
らの酸化膜１６の厚さをＺミクロン、最後に残る単結晶
Ｓｉ薄膜１７の厚さをＷミクロンとする。また、多孔質
Ｓｉがすべて酸化されるまでの時間をｔ1時間、全酸化
工程にかかる時間をｔ2時間とする。
厚さをＸミクロン、エピタキシャル層の下部からの酸化
膜１５の厚さをＹミクロン、エピタキシャル層の上部か
らの酸化膜１６の厚さをＺミクロン、最後に残る単結晶
Ｓｉ薄膜１７の厚さをＷミクロンとする。また、多孔質
Ｓｉがすべて酸化されるまでの時間をｔ1時間、全酸化
工程にかかる時間をｔ2時間とする。
【００４３】多孔質Ｓｉは、先に示したように、その後
酸化によっても体積膨張の生じない密度（１．０６ｇ／
ｃｍ2）となっているとし、エピタキシャル層の酸化で
は膜厚方向に２．２倍の体積膨張があるとする。したが
って、初期に堆積するエピタキシャル層の膜厚（Ｖミク
ロン）は Ｖ＝Ｗ＋（Ｙ＋Ｚ）／２．２ と表すことができる。
酸化によっても体積膨張の生じない密度（１．０６ｇ／
ｃｍ2）となっているとし、エピタキシャル層の酸化で
は膜厚方向に２．２倍の体積膨張があるとする。したが
って、初期に堆積するエピタキシャル層の膜厚（Ｖミク
ロン）は Ｖ＝Ｗ＋（Ｙ＋Ｚ）／２．２ と表すことができる。
【００４４】多孔質Ｓｉの酸化は通常の単結晶Ｓｉ酸化
と異なり、孔の中を酸化雰囲気が入り込めるため、酸化
速度Ｒoxミクロン／時間は一定とする。 Ｘ＝Ｒox・ｔ1 単結晶Ｓｉの酸化における酸化時間ｔと酸化膜厚Ｔとの
関係は、次のような式で表される。
と異なり、孔の中を酸化雰囲気が入り込めるため、酸化
速度Ｒoxミクロン／時間は一定とする。 Ｘ＝Ｒox・ｔ1 単結晶Ｓｉの酸化における酸化時間ｔと酸化膜厚Ｔとの
関係は、次のような式で表される。
【００４５】Ｔ2＋ＡＴ＝Ｂｔ Ａ：ｌｉｎｅａｒ ｒａｔｅ ｃｏｎｓｔａｎｔ Ｂ：ｐａｒａｂｏｌｉｃ ｒａｔｅ ｃｏｎｓｔａｎｔ エピタキシャル層の裏面からの酸化過程は、エピタキシ
ャル層の裏面が直接酸化雰囲気にさらされていると仮定
して次のように表される。 Ｙ2＋ＡＹ＝Ｂ（ｔ2−ｔ1） エピタキシャル層の表面からの酸化過程は次のように表
される。 Ｚ2＋ＡＺ＝Ｂｔ2 これらの式からエピタキシャル層の膜厚Ｖ、および全酸
化時間ｔ2は、 Ｖ＝Ｗ＋（２Ｙ−Ａ＋√Ｄ）／４．４ Ｄ＝Ａ2＋４ＢＸ／Ｒox＋４Ｙ（Ａ＋Ｙ） ｔ2＝Ｘ／Ｒox＋（Ｙ2＋ＡＹ）／Ｂ で表され、多孔質Ｓｉの厚さ、つまりＳｉウエハーの厚
さＸミクロン、最終的なＳＯＩ層の厚さＷミクロン、お
よび多量の欠陥のため酸化してしまいたいエピタキシャ
ル層下部の厚さＹ／２．２ミクロン、を与えれば、エピ
タキシャル層の膜厚を予め決定することができ、所望の
膜厚の欠陥の少ないＳＯＩ層を得ることができる。
ャル層の裏面が直接酸化雰囲気にさらされていると仮定
して次のように表される。 Ｙ2＋ＡＹ＝Ｂ（ｔ2−ｔ1） エピタキシャル層の表面からの酸化過程は次のように表
される。 Ｚ2＋ＡＺ＝Ｂｔ2 これらの式からエピタキシャル層の膜厚Ｖ、および全酸
化時間ｔ2は、 Ｖ＝Ｗ＋（２Ｙ−Ａ＋√Ｄ）／４．４ Ｄ＝Ａ2＋４ＢＸ／Ｒox＋４Ｙ（Ａ＋Ｙ） ｔ2＝Ｘ／Ｒox＋（Ｙ2＋ＡＹ）／Ｂ で表され、多孔質Ｓｉの厚さ、つまりＳｉウエハーの厚
さＸミクロン、最終的なＳＯＩ層の厚さＷミクロン、お
よび多量の欠陥のため酸化してしまいたいエピタキシャ
ル層下部の厚さＹ／２．２ミクロン、を与えれば、エピ
タキシャル層の膜厚を予め決定することができ、所望の
膜厚の欠陥の少ないＳＯＩ層を得ることができる。
【００４６】図４には本発明で得られる半導体基板が示
される。すなわち、図３における酸化膜１６を除去する
ことによって、ＳｉＯ2光透過性絶縁物基板１８上に結
晶性がＳｉウエハーと同等な単結晶Ｓｉ層１７が平坦
に、しかも均一に薄層化されて、ウエハー全域に、大面
積に形成される。
される。すなわち、図３における酸化膜１６を除去する
ことによって、ＳｉＯ2光透過性絶縁物基板１８上に結
晶性がＳｉウエハーと同等な単結晶Ｓｉ層１７が平坦
に、しかも均一に薄層化されて、ウエハー全域に、大面
積に形成される。
【００４７】こうして得られた半導体基板は、光透過性
基板上の絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
基板上の絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
【００４８】図５乃至図９は別の半導体基板の作製方法
を説明するための工程図で、エピタキシャル層表面に酸
化防止膜を設けた場合であり、夫々各工程における模式
的断面図として示されている。
を説明するための工程図で、エピタキシャル層表面に酸
化防止膜を設けた場合であり、夫々各工程における模式
的断面図として示されている。
【００４９】エピタキシャル層の上部下部共に酸化する
のではなく、図７に示すように、エピタキシャル層表面
に酸化防止膜として、Ｓｉ3Ｎ4層２４を堆積して、上述
のように多孔質Ｓｉ基板２２の全部およびエピタキシャ
ル層２３の一部を酸化してＳｉＯ2とし、光透過性絶縁
物下地材料２８を作成してもよい。エピタキシャル層表
面と酸化防止膜、Ｓｉ3Ｎ4層２４の間に歪みによる欠陥
導入を避けるためにバッファー層として薄いＳｉＯ2層
を挿入しても良い。
のではなく、図７に示すように、エピタキシャル層表面
に酸化防止膜として、Ｓｉ3Ｎ4層２４を堆積して、上述
のように多孔質Ｓｉ基板２２の全部およびエピタキシャ
ル層２３の一部を酸化してＳｉＯ2とし、光透過性絶縁
物下地材料２８を作成してもよい。エピタキシャル層表
面と酸化防止膜、Ｓｉ3Ｎ4層２４の間に歪みによる欠陥
導入を避けるためにバッファー層として薄いＳｉＯ2層
を挿入しても良い。
【００５０】酸化防止膜を設けると、その工程分だけ処
理時間が増すが、堆積するエピタキシャル層を薄くでき
るという利点がある。
理時間が増すが、堆積するエピタキシャル層を薄くでき
るという利点がある。
【００５１】この場合、Ｚ＝０となり、 Ｖ＝Ｗ＋Ｙ／２．２ Ｘ＝Ｒox・ｔ1 Ｙ2＋ＡＹ＝Ｂ（ｔ2−ｔ1） と表される。
【００５２】これらの式からエピタキシャル層の膜厚
Ｖ、および全酸化時間ｔ2は、 Ｖ＝Ｗ＋Ｙ／２．２ ｔ2＝Ｘ／Ｒox＋（Ｙ2＋ＡＹ）／Ｂ で表わされ、多孔質Ｓｉの厚さ、つまりＳｉウエハーの
厚さＸミクロン、最終的なＳＯＩ層の厚さＷミクロン、
および多量の欠陥のため酸化してしまいたいエピタキシ
ャル層下部の厚さＹ／２．２ミクロン、を与えれば、エ
ピタキシャル層の膜厚を予め決定することができ、所望
の膜厚の欠陥の少ないＳＯＩ層を得ることができる。
Ｖ、および全酸化時間ｔ2は、 Ｖ＝Ｗ＋Ｙ／２．２ ｔ2＝Ｘ／Ｒox＋（Ｙ2＋ＡＹ）／Ｂ で表わされ、多孔質Ｓｉの厚さ、つまりＳｉウエハーの
厚さＸミクロン、最終的なＳＯＩ層の厚さＷミクロン、
および多量の欠陥のため酸化してしまいたいエピタキシ
ャル層下部の厚さＹ／２．２ミクロン、を与えれば、エ
ピタキシャル層の膜厚を予め決定することができ、所望
の膜厚の欠陥の少ないＳＯＩ層を得ることができる。
【００５３】図９には本発明で得られる半導体基板が示
される。すなわち、図８に於ける酸化防止膜２４を除去
することによって、ＳｉＯ2光透過性絶縁物下地材料２
８上に結晶性がＳｉウエハーと同等な単結晶Ｓｉ層２７
が平坦に、しかも均一に薄層化されて、ウエハー全域
に、大面積に形成される。
される。すなわち、図８に於ける酸化防止膜２４を除去
することによって、ＳｉＯ2光透過性絶縁物下地材料２
８上に結晶性がＳｉウエハーと同等な単結晶Ｓｉ層２７
が平坦に、しかも均一に薄層化されて、ウエハー全域
に、大面積に形成される。
【００５４】こうして得られた半導体基板は、光透過性
基板上の絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
基板上の絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
【００５５】なお、多孔質化の条件としては、電流密度
３００ｍＡ／ｃｍ2以下、ＨＦ溶液濃度５％以上５０％
以下、ＨＦ溶液温度５℃以上７０℃以下とするのが望ま
しい。
３００ｍＡ／ｃｍ2以下、ＨＦ溶液濃度５％以上５０％
以下、ＨＦ溶液温度５℃以上７０℃以下とするのが望ま
しい。
【００５６】また、酸化の条件としては、８００℃以上
の温度でドライ酸化又はウェット参加するのが望まし
い。
の温度でドライ酸化又はウェット参加するのが望まし
い。
【００５７】以下、具体的な実施例によって本発明を説
明するが、本発明は以下の実施例のみに限定されるもの
ではない。
明するが、本発明は以下の実施例のみに限定されるもの
ではない。
【００５８】
【実施例】（実施例１） ２００ミクロンの厚みを持った高濃度Ｎ型（１００）単
結晶Ｓｉ基板１１を５０％のＨＦ溶液中において陽極化
成を行なった。この時の電流密度は１００ｍＡ／ｃｍ2
であった。この時の多孔質化速度は、８．４μｍ／ｍｉ
ｎ．であり２００ミクロンの厚みを持った（１００）Ｓ
ｉ基板１１全体は、２４分で多孔質化され（１００）多
孔質Ｓｉ基板１２になった。
結晶Ｓｉ基板１１を５０％のＨＦ溶液中において陽極化
成を行なった。この時の電流密度は１００ｍＡ／ｃｍ2
であった。この時の多孔質化速度は、８．４μｍ／ｍｉ
ｎ．であり２００ミクロンの厚みを持った（１００）Ｓ
ｉ基板１１全体は、２４分で多孔質化され（１００）多
孔質Ｓｉ基板１２になった。
【００５９】該（１００）多孔質Ｓｉ基板１２上にＭＢ
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル層
１３を低温成長させた。堆積条件は、以下のとおりであ
った。
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル層
１３を低温成長させた。堆積条件は、以下のとおりであ
った。
【００６０】 温度： ７００℃ 圧力： １×１０-9 Ｔｏｒｒ 成長速度： ０．１ｎｍ／ｓｅｃ このエピタキシャル層の膜厚は次のように決めた。
【００６１】後の１２００℃のウエット酸化によって、
多孔質Ｓｉ層を酸化し、さらに、エピタキシャル層１３
中の多数の欠陥を含む界面から０．３ミクロンの部分１
５を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜１７を残
した。通常のＳｉ単結晶の熱酸化速度は、約毎時１ミク
ロン程度（１２００℃、ウエット酸化、大気圧下）であ
るが、多孔質層の酸化速度はその百倍ほど酸化速度が高
かった。この場合の条件は、 Ｒox＝１００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ2／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
2は、 Ｖ＝１．０２μｍ ｔ2＝２．６５時間 であった。すなわち、エピタキシャル層を１．０２ミク
ロン成長させた後、１２００℃のウエット酸化を２時間
３９分行なった。
多孔質Ｓｉ層を酸化し、さらに、エピタキシャル層１３
中の多数の欠陥を含む界面から０．３ミクロンの部分１
５を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜１７を残
した。通常のＳｉ単結晶の熱酸化速度は、約毎時１ミク
ロン程度（１２００℃、ウエット酸化、大気圧下）であ
るが、多孔質層の酸化速度はその百倍ほど酸化速度が高
かった。この場合の条件は、 Ｒox＝１００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ2／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
2は、 Ｖ＝１．０２μｍ ｔ2＝２．６５時間 であった。すなわち、エピタキシャル層を１．０２ミク
ロン成長させた後、１２００℃のウエット酸化を２時間
３９分行なった。
【００６２】上部のＳｉＯ2層１６を通常のＲＩＥによ
り除去した後には、透明なＳｉＯ2基板１８の上部に
０．１μｍの厚みを持った単結晶Ｓｉ層１７を有する半
導体基板が形成できた。透過電子顕微鏡による断面観察
の結果、Ｓｉ層１７には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。
り除去した後には、透明なＳｉＯ2基板１８の上部に
０．１μｍの厚みを持った単結晶Ｓｉ層１７を有する半
導体基板が形成できた。透過電子顕微鏡による断面観察
の結果、Ｓｉ層１７には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。
【００６３】（実施例２） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板１１を５０％のＨＦ溶液中において陽極化成を行
なった。この時の電流密度は１００ｍＡ／ｃｍ2であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持った（１００）Ｓｉ基板
１１全体は２４分で多孔質化され（１００）多孔質Ｓｉ
基板になった。該（１００）多孔質Ｓｉ基板上にプラズ
マＣＶＤ法により、Ｓｉエピタキシャル層１３を低温成
長させた。堆積条件は、以下のとおりであった。
ｉ基板１１を５０％のＨＦ溶液中において陽極化成を行
なった。この時の電流密度は１００ｍＡ／ｃｍ2であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持った（１００）Ｓｉ基板
１１全体は２４分で多孔質化され（１００）多孔質Ｓｉ
基板になった。該（１００）多孔質Ｓｉ基板上にプラズ
マＣＶＤ法により、Ｓｉエピタキシャル層１３を低温成
長させた。堆積条件は、以下のとおりであった。
【００６４】 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2 Ｔｏｒｒ 成長速度：２．５ｎｍ／ｓｅｃ このエピタキシャル層１３の膜厚は次のように決められ
る。
る。
【００６５】後の１２００℃のウエット酸化によって、
多孔質Ｓｉを酸化し、さらに、エピタキシャル層１３中
の多数の欠陥を含む界面から０．３ミクロンの部分１５
を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜１７を残
す。通常のＳｉ単結晶の熱酸化速度は、約毎時１ミクロ
ン程度（１２００℃、ウエット酸化、大気圧下）である
が、多孔質層の酸化速度はその百倍ほど酸化速度が高
い。この場合の条件は、 Ｒox＝１００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ2／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
2は、 Ｖ＝１．０２μｍ ｔ2＝２．６５時間 のように決定される。すなわち、エピタキシャル層１３
を１．０２ミクロン成長させた後、１２００℃のウエッ
ト酸化を２時間３９分行なった。
多孔質Ｓｉを酸化し、さらに、エピタキシャル層１３中
の多数の欠陥を含む界面から０．３ミクロンの部分１５
を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜１７を残
す。通常のＳｉ単結晶の熱酸化速度は、約毎時１ミクロ
ン程度（１２００℃、ウエット酸化、大気圧下）である
が、多孔質層の酸化速度はその百倍ほど酸化速度が高
い。この場合の条件は、 Ｒox＝１００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ2／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
2は、 Ｖ＝１．０２μｍ ｔ2＝２．６５時間 のように決定される。すなわち、エピタキシャル層１３
を１．０２ミクロン成長させた後、１２００℃のウエッ
ト酸化を２時間３９分行なった。
【００６６】上部のＳｉＯ2層１６を通常のＲＩＥで除
去した後には、透明なＳｉＯ2基板１８の上部に０．１
μｍの厚みを持った単結晶Ｓｉ層１７が形成できた。透
過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな
結晶欠陥は導入されておらず、良好な結晶性が維持され
ていることが確認された。
去した後には、透明なＳｉＯ2基板１８の上部に０．１
μｍの厚みを持った単結晶Ｓｉ層１７が形成できた。透
過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな
結晶欠陥は導入されておらず、良好な結晶性が維持され
ていることが確認された。
【００６７】（実施例３） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行なっ
た。この時の電流密度は１００ｍＡ／ｃｍ2であった。
この時の多孔質化速度は８．４μｍ／ｍｉｎ．であり２
００ミクロンの厚みを持った（１００）Ｓｉ基板１１全
体は、２４分で多孔質化され（１００）多孔質Ｓｉ基板
になった。該（１００）多孔質Ｓｉ基板１２上にＭＢＥ
法により、Ｓｉエピタキシャル層１３を低温成長させ
た。堆積条件は、以下のとおりである。
ｉ基板を５０％のＨＦ溶液中において陽極化成を行なっ
た。この時の電流密度は１００ｍＡ／ｃｍ2であった。
この時の多孔質化速度は８．４μｍ／ｍｉｎ．であり２
００ミクロンの厚みを持った（１００）Ｓｉ基板１１全
体は、２４分で多孔質化され（１００）多孔質Ｓｉ基板
になった。該（１００）多孔質Ｓｉ基板１２上にＭＢＥ
法により、Ｓｉエピタキシャル層１３を低温成長させ
た。堆積条件は、以下のとおりである。
【００６８】 温度：７００℃ 圧力：１×１０-9 Ｔｏｒｒ 成長速度：０．１ｎｍ／ｓｅｃ このエピタキシャル層１３の膜厚は次のように決められ
る。
る。
【００６９】後の１２００℃の高圧下でのウエット酸化
によって、多孔質Ｓｉ基板１２を酸化し、さらにエピタ
キシャル層１３中の多数の欠陥を含む界面から０．３ミ
クロンの部分１５を酸化し、０．１ミクロンの単結晶Ｓ
ｉ薄膜を残す。通常のＳｉ単結晶の熱酸化速度は、約毎
時１ミクロン程度であるが（１２００℃、ウエット酸
化、大気圧下）多孔質層の酸化速度はその百倍ほど酸化
速度が高い。さらに、酸化時間を短縮するため高圧下の
酸化を行なった。６．５７Ｋｇ／ｃｍ2の加圧下で１２
００℃、ウエット酸化を行なったところ５倍の酸化速度
が得られた。この場合の条件は、 Ｒox＝５００μｍ／ｈ Ａ＝８．０８×１０-2μｍ Ｂ＝３．４５６μｍ2／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
2は、 Ｖ＝１μｍ ｔ2＝０．５４時間 であった。すなわち、エピタキシャル層を１ミクロン成
長させた後、１２００℃でのウエット酸化を３２分３０
秒行なった。
によって、多孔質Ｓｉ基板１２を酸化し、さらにエピタ
キシャル層１３中の多数の欠陥を含む界面から０．３ミ
クロンの部分１５を酸化し、０．１ミクロンの単結晶Ｓ
ｉ薄膜を残す。通常のＳｉ単結晶の熱酸化速度は、約毎
時１ミクロン程度であるが（１２００℃、ウエット酸
化、大気圧下）多孔質層の酸化速度はその百倍ほど酸化
速度が高い。さらに、酸化時間を短縮するため高圧下の
酸化を行なった。６．５７Ｋｇ／ｃｍ2の加圧下で１２
００℃、ウエット酸化を行なったところ５倍の酸化速度
が得られた。この場合の条件は、 Ｒox＝５００μｍ／ｈ Ａ＝８．０８×１０-2μｍ Ｂ＝３．４５６μｍ2／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
2は、 Ｖ＝１μｍ ｔ2＝０．５４時間 であった。すなわち、エピタキシャル層を１ミクロン成
長させた後、１２００℃でのウエット酸化を３２分３０
秒行なった。
【００７０】上部のＳｉＯ2層を通常のＲＩＥで除去し
た後には、透明なＳｉＯ2基板１８の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層１７が形成できた。透過電
子顕微鏡による断面観察の結果、Ｓｉ層１７には新たな
結晶欠陥は導入されておらず、良好な結晶性が維持され
ていることが確認された。
た後には、透明なＳｉＯ2基板１８の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層１７が形成できた。透過電
子顕微鏡による断面観察の結果、Ｓｉ層１７には新たな
結晶欠陥は導入されておらず、良好な結晶性が維持され
ていることが確認された。
【００７１】（実施例４） ２００ミクロンの厚みを持ったＰ型または高濃度Ｎ型
（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中におい
て陽極化成を行なった。この時の電流密度は１００ｍＡ
／ｃｍ2であった。この時の多孔質化速度は、８．４μ
ｍ／ｍｉｎ．であり２００ミクロンの厚みを持った（１
００）Ｓｉ基板全体は、２４分で多孔質化された。該
（１００）多孔質Ｓｉ基板上にプラズマＣＶＤ法によ
り、Ｓｉエピタキシャル層を低温成長させた。堆積条件
は、以下のとおりである。
（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中におい
て陽極化成を行なった。この時の電流密度は１００ｍＡ
／ｃｍ2であった。この時の多孔質化速度は、８．４μ
ｍ／ｍｉｎ．であり２００ミクロンの厚みを持った（１
００）Ｓｉ基板全体は、２４分で多孔質化された。該
（１００）多孔質Ｓｉ基板上にプラズマＣＶＤ法によ
り、Ｓｉエピタキシャル層を低温成長させた。堆積条件
は、以下のとおりである。
【００７２】 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2 Ｔｏｒｒ 成長速度：２．５ｎｍ／ｓｅｃ このエピタキシャル層の膜厚は次のように決められる。
【００７３】後の１２００℃の高圧下でのウエット酸化
によって、多孔質Ｓｉを酸化し、さらにエピタキシャル
層中の多数の欠陥を含む界面から０．３ミクロンの部分
を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜を残す。通
常のＳｉ単結晶の熱酸化速度は、約毎時１ミクロン程度
であるが、（１２００℃、ウエット酸化、大気圧下）多
孔質層の酸化速度はその百倍ほど酸化速度が高い。さら
に、酸化時間を短縮するため高圧下の酸化を行なった。
６．５７Ｋｇ／ｃｍ2の加圧下で１２００℃、ウエット
酸化を行なったところ５倍の酸化速度が得られた。この
場合の条件は、 Ｒox＝５００μｍ／ｈ Ａ＝８．０８×１０-2μｍ Ｂ＝３．４５６μｍ2／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
2は、 Ｖ＝１μｍ ｔ2＝０．５４時間 のように決定される。すなわち、エピタキシャル層を１
ミクロン成長させた後、１２００℃でのウエット酸化を
３２分３０秒行なった。
によって、多孔質Ｓｉを酸化し、さらにエピタキシャル
層中の多数の欠陥を含む界面から０．３ミクロンの部分
を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜を残す。通
常のＳｉ単結晶の熱酸化速度は、約毎時１ミクロン程度
であるが、（１２００℃、ウエット酸化、大気圧下）多
孔質層の酸化速度はその百倍ほど酸化速度が高い。さら
に、酸化時間を短縮するため高圧下の酸化を行なった。
６．５７Ｋｇ／ｃｍ2の加圧下で１２００℃、ウエット
酸化を行なったところ５倍の酸化速度が得られた。この
場合の条件は、 Ｒox＝５００μｍ／ｈ Ａ＝８．０８×１０-2μｍ Ｂ＝３．４５６μｍ2／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
2は、 Ｖ＝１μｍ ｔ2＝０．５４時間 のように決定される。すなわち、エピタキシャル層を１
ミクロン成長させた後、１２００℃でのウエット酸化を
３２分３０秒行なった。
【００７４】上部のＳｉＯ2層を通常のＲＩＥで除去し
た後には、透明なＳｉＯ2基板の上部に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。透過電子顕微鏡
による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導
入されておらず、良好な結晶性が維持されていることが
確認された。
た後には、透明なＳｉＯ2基板の上部に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。透過電子顕微鏡
による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導
入されておらず、良好な結晶性が維持されていることが
確認された。
【００７５】
【発明の効果】本発明によれば、透明下地材料（光透過
性下地材料）上に結晶性が単結晶ウエハー並に優れたＳ
ｉ結晶層を得るうえで、生産性、均一性、制御性、経済
性の面において卓越した方法を提供することができる。
性下地材料）上に結晶性が単結晶ウエハー並に優れたＳ
ｉ結晶層を得るうえで、生産性、均一性、制御性、経済
性の面において卓越した方法を提供することができる。
【００７６】更に本発明によれば、従来のＳＯＩデバイ
スの利点を引き出すと共に、応用可能な半導体基板の作
製方法を提案することができる。
スの利点を引き出すと共に、応用可能な半導体基板の作
製方法を提案することができる。
【００７７】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。
【００７８】また本発明によれば、単結晶層中の欠陥を
効率よく滅殺し、良質な単結晶Ｓｉ薄膜を光透過性下地
材料上に形成する方法提案することができる。
効率よく滅殺し、良質な単結晶Ｓｉ薄膜を光透過性下地
材料上に形成する方法提案することができる。
【００７９】また、本発明によれば光透過性下地材料上
に優れた結晶性を有する単結晶Ｓｉ層を有する半導体基
板を提供することができる。
に優れた結晶性を有する単結晶Ｓｉ層を有する半導体基
板を提供することができる。
【００８０】本発明によれば、元々良質な単結晶Ｓｉ基
板を出発材料として、単結晶層を表面のみに残して下部
のＳｉ基板およびエピタキシャル層の欠陥を多く含む領
域を透明なＳｉＯ2に変質させるものであり、実施例に
も詳細に記述したように、多数処理を短時間に行なうこ
とが可能となり、その生産性と経済性に多大の進歩があ
る。
板を出発材料として、単結晶層を表面のみに残して下部
のＳｉ基板およびエピタキシャル層の欠陥を多く含む領
域を透明なＳｉＯ2に変質させるものであり、実施例に
も詳細に記述したように、多数処理を短時間に行なうこ
とが可能となり、その生産性と経済性に多大の進歩があ
る。
【図１】本発明の工程を説明するための模式的断面であ
る。
る。
【図２】本発明の工程を説明するための模式的断面であ
る。
る。
【図３】本発明の工程を説明するための模式的断面であ
る。
る。
【図４】本発明の工程を説明するための模式的断面であ
る。
る。
【図５】半導体基板の形成工程を説明するための模式的
断面である。
断面である。
【図６】半導体基板の形成工程を説明するための模式的
断面である。
断面である。
【図７】半導体基板の形成工程を説明するための模式的
断面である。
断面である。
【図８】半導体基板の形成工程を説明するための模式的
断面である。
断面である。
【図９】半導体基板の形成工程を説明するための模式的
断面である。
断面である。
１１ Ｐ型または高濃度Ｎ型Ｓｉ単結晶基板 １２ 多孔質Ｓｉ基板 １３ Ｓｉエピタキシャル層 １４ 酸化多孔質Ｓｉ基板 １５ Ｓｉ酸化層 １６ Ｓｉ酸化層 １７ Ｓｉ単結晶層 １８ 下地材料 ２１ Ｐ型または高濃度Ｎ型Ｓｉ単結晶基板 ２２ 多孔質Ｓｉ基板 ２３ Ｓｉエピタキシャル層 ２４ Ｓｉ3Ｎ4酸化防止膜 ２５ 酸化多孔質Ｓｉ基板 ２６ Ｓｉ酸化層 ２７ Ｓｉ単結晶層 ２８ 下地材料
Claims (8)
- 【請求項１】 半導体基板の形成方法において、 シリコン単結晶基板に陽極化成を施し、多孔質シリコン
基板を作製する工程、 前記多孔質シリコン基板の表面上に単結晶シリコンをエ
ピタキシャル成長させ、深部に多数の欠陥を含む単結晶
シリコン層を形成する工程、 前記単結晶シリコン層が成長した前記多孔質シリコン基
板に酸化処理を施し、前記多孔質シリコン基板の裏面か
ら前記単結晶シリコン層の前記深部までを酸化シリコン
に変えるとともに、前記単結晶シリコン層の表面をも酸
化シリコンに変える工程、 前記単結晶シリコン層の表面に形成された前記酸化シリ
コンを除去して、酸化された前記深部上の酸化されずに
残った前記単結晶シリコン層を露出する工程、 を含むことを特徴とする半導体基板の形成方法。 - 【請求項２】 前記深部は、前記酸化処理前の前記多孔
質シリコン基板と前記単結晶シリコン層との界面から
０．３ミクロンまでの部分である請求項１に記載の半導
体基板の形成方法。 - 【請求項３】 前記シリコン単結晶基板はＰ型または高
濃度Ｎ型である請求項１に記載の半導体基板の形成方
法。 - 【請求項４】 酸化されずに残った前記単結晶シリコン
層の厚さが５０ミクロン以下である請求項１記載の半導
体基板の形成方法。 - 【請求項５】 前記酸化処理は、酸素を含む雰囲気中で
の加熱工程を含む請求項１に記載の半導体基板の形成方
法。 - 【請求項６】 前記加熱工程は、大気圧よりも高い圧力
で行われる請求項５に記載の半導体基板の形成方法。 - 【請求項７】 前記エピタキシャル成長は、分子線エピ
タキシャル法、プラズマＣＶＤ法、光ＣＶＤ法、バイア
ス・スパッター法から選ばれる方法によってなされる請
求項１に記載の半導体基板の形成方法。 - 【請求項８】 前記陽極化成はＨＦ溶液中で行われる請
求項１に記載の半導体基板の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00325391A JP3176072B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体基板の形成方法 |
| US07/820,371 US5258322A (en) | 1991-01-16 | 1992-01-14 | Method of producing semiconductor substrate |
| CA002059368A CA2059368C (en) | 1991-01-16 | 1992-01-15 | Method of producing semiconductor substrate |
| EP92100607A EP0501119B1 (en) | 1991-01-16 | 1992-01-15 | Method of producing semiconductor substrate |
| DE69231777T DE69231777T2 (de) | 1991-01-16 | 1992-01-15 | Verfahren zur Herstellung eines Halbleitersubstrats |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00325391A JP3176072B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体基板の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241414A JPH04241414A (ja) | 1992-08-28 |
| JP3176072B2 true JP3176072B2 (ja) | 2001-06-11 |
Family
ID=11552303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00325391A Expired - Fee Related JP3176072B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体基板の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5258322A (ja) |
| EP (1) | EP0501119B1 (ja) |
| JP (1) | JP3176072B2 (ja) |
| CA (1) | CA2059368C (ja) |
| DE (1) | DE69231777T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102436491B1 (ko) * | 2018-06-27 | 2022-08-25 | 이예순 | 호차 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171512B1 (en) | 1991-02-15 | 2001-01-09 | Canon Kabushiki Kaisha | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| JP3092761B2 (ja) * | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
| JPH05217824A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体ウエハ及びその製造方法 |
| JP3416163B2 (ja) * | 1992-01-31 | 2003-06-16 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| US5331180A (en) * | 1992-04-30 | 1994-07-19 | Fujitsu Limited | Porous semiconductor light emitting device |
| JPH06244389A (ja) * | 1992-12-25 | 1994-09-02 | Canon Inc | 半導体基板の作製方法及び該方法により作製された半導体基板 |
| JP2907125B2 (ja) * | 1996-06-11 | 1999-06-21 | 日本電気株式会社 | 裏面照射型固体撮像素子の製造方法 |
| CA2231625C (en) * | 1997-03-17 | 2002-04-02 | Canon Kabushiki Kaisha | Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate |
| JPH11195775A (ja) | 1997-12-26 | 1999-07-21 | Sony Corp | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 |
| DE19802131B4 (de) * | 1998-01-21 | 2007-03-15 | Robert Bosch Gmbh | Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material |
| US6372601B1 (en) * | 1998-09-03 | 2002-04-16 | Micron Technology, Inc. | Isolation region forming methods |
| US6284671B1 (en) * | 1998-11-19 | 2001-09-04 | National Research Council Of Canada | Selective electrochemical process for creating semiconductor nano-and micro-patterns |
| EP1244139A2 (en) * | 2001-03-23 | 2002-09-25 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of semiconductor film |
| DE10143936A1 (de) * | 2001-09-07 | 2003-01-09 | Infineon Technologies Ag | Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor |
| JP4554180B2 (ja) * | 2003-09-17 | 2010-09-29 | ソニー株式会社 | 薄膜半導体デバイスの製造方法 |
| US7767541B2 (en) * | 2005-10-26 | 2010-08-03 | International Business Machines Corporation | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods |
| CA2661047A1 (en) * | 2006-05-15 | 2007-11-22 | Arise Technologies Corporation | Low-temperature doping processes for silicon wafer devices |
| US20170092725A1 (en) * | 2015-09-29 | 2017-03-30 | International Business Machines Corporation | Activated thin silicon layers |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584818B2 (ja) * | 1977-04-30 | 1983-01-27 | 松下電器産業株式会社 | 半導体基体の製造方法 |
| JPS592185B2 (ja) * | 1980-02-04 | 1984-01-17 | 日本電信電話株式会社 | 半導体基体内への絶縁領域の形成法 |
| JPS5825245A (ja) * | 1981-07-23 | 1983-02-15 | Clarion Co Ltd | 半導体集積回路およびその製法 |
| JPS59144149A (ja) * | 1983-02-08 | 1984-08-18 | Toko Inc | 誘電体分離基板の製造方法 |
| US5098850A (en) * | 1989-06-16 | 1992-03-24 | Canon Kabushiki Kaisha | Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them |
| JP3253099B2 (ja) * | 1990-03-27 | 2002-02-04 | キヤノン株式会社 | 半導体基板の作製方法 |
-
1991
- 1991-01-16 JP JP00325391A patent/JP3176072B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-14 US US07/820,371 patent/US5258322A/en not_active Expired - Fee Related
- 1992-01-15 EP EP92100607A patent/EP0501119B1/en not_active Expired - Lifetime
- 1992-01-15 DE DE69231777T patent/DE69231777T2/de not_active Expired - Fee Related
- 1992-01-15 CA CA002059368A patent/CA2059368C/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102436491B1 (ko) * | 2018-06-27 | 2022-08-25 | 이예순 | 호차 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0501119A2 (en) | 1992-09-02 |
| EP0501119A3 (ja) | 1995-03-01 |
| US5258322A (en) | 1993-11-02 |
| DE69231777D1 (de) | 2001-05-17 |
| CA2059368A1 (en) | 1992-07-17 |
| EP0501119B1 (en) | 2001-04-11 |
| CA2059368C (en) | 1998-07-28 |
| DE69231777T2 (de) | 2001-08-23 |
| JPH04241414A (ja) | 1992-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| US5374581A (en) | Method for preparing semiconductor member | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JPH05275329A (ja) | 半導体素子基体とその作製方法 | |
| JP3253099B2 (ja) | 半導体基板の作製方法 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| US6254794B1 (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3128077B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JP3098810B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3112103B2 (ja) | 半導体装置 | |
| JPH05218316A (ja) | 半導体装置及びその製造方法 | |
| JP3237890B2 (ja) | 半導体基体及びその作製方法 | |
| JPH09121039A (ja) | 半導体部材 | |
| JPH04349621A (ja) | 半導体基材の作製方法 | |
| JPH0536951A (ja) | 半導体基材の作製方法 | |
| JPH0536914A (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JPH0567629A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010306 |
|
| LAPS | Cancellation because of no payment of annual fees |