KR0170688B1 - Ac servo motor serial communicating signal converting method and apparatus thereof - Google Patents

Ac servo motor serial communicating signal converting method and apparatus thereof Download PDF

Info

Publication number
KR0170688B1
KR0170688B1 KR1019950029862A KR19950029862A KR0170688B1 KR 0170688 B1 KR0170688 B1 KR 0170688B1 KR 1019950029862 A KR1019950029862 A KR 1019950029862A KR 19950029862 A KR19950029862 A KR 19950029862A KR 0170688 B1 KR0170688 B1 KR 0170688B1
Authority
KR
South Korea
Prior art keywords
communication signal
serial communication
clock pulse
start bit
detection signal
Prior art date
Application number
KR1019950029862A
Other languages
Korean (ko)
Other versions
KR970018964A (en
Inventor
진상현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950029862A priority Critical patent/KR0170688B1/en
Publication of KR970018964A publication Critical patent/KR970018964A/en
Application granted granted Critical
Publication of KR0170688B1 publication Critical patent/KR0170688B1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
    • G05B19/21—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device
    • G05B19/25—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device for continuous-path control
    • G05B19/251—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device for continuous-path control the positional error is used to control continuously the servomotor according to its magnitude
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/41—Servomotor, servo controller till figures
    • G05B2219/41319—Ac, induction motor

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

본 발명의 교류 서어보 전동기의 직렬 통신신호 변환방법에는, 교류 서어보 전동기에 부착된 디지털 엔코더로부터의 회전자 위치 데이터인 직렬 통신신호의 프레임 시작 시점에 동기하여, 시작비트 검출신호를 발생시키는 단계가 포함된다. 다음에, 시작비트 검출신호로써 동기되고, 직렬 통신신호의 비트 주기와 동일한 주기를 갖는 제1클럭펄스 및 제2클럭펄스가 발생된다. 다음에, 제1클럭펄스에 의거하여 직렬 통신신호의 데이터가 순차적으로 출력된다. 또한, 제2클럭펄스에 의거하여 순차적으로 출력되는 직렬 통신신호의 데이터가 비트 시프트됨에 따라 소정의 병렬 통신신호로 변환된다. 그리고, 변환된 병렬 통신신호가 시작비트 검출신호에 따라 출력된다.In the method of converting a serial communication signal of an AC servo motor of the present invention, generating a start bit detection signal in synchronization with a frame start time of a serial communication signal, which is rotor position data from a digital encoder attached to an AC servo motor. Included. Next, first clock pulses and second clock pulses that are synchronized with the start bit detection signal and have the same period as the bit period of the serial communication signal are generated. Next, data of the serial communication signal is sequentially output based on the first clock pulse. In addition, the data of the serial communication signal sequentially output based on the second clock pulse is converted into a predetermined parallel communication signal as the data are bit shifted. The converted parallel communication signal is output in accordance with the start bit detection signal.

Description

교류 서어보 전동기의 직렬 통신신호 변환방법 및 장치Method and device for converting serial communication signal of AC servo motor

제1도는 일반적인 교류 서어보 전동기의 직렬 통신신호를 설명하기 위한 예시도이다.1 is an exemplary diagram for describing a serial communication signal of a general AC servo motor.

제2도는 제1도의 위치 데이터를 설명하기 위한 타이밍도(Timing diagrm)이다.FIG. 2 is a timing diagram for describing the position data of FIG. 1.

제3도는 제2도의 위치 데이터를 포함한 직렬 통신신호의 데이터이다.3 is data of a serial communication signal including the position data of FIG.

제4도는 본 발명에 따른 교류 서어보 전동기의 직렬 통신신호 변환장치를 나타낸 블록도이다.4 is a block diagram showing an apparatus for converting a serial communication signal of an AC servo motor according to the present invention.

제5도는 제4도에 적용되는 각 신호의 타이밍도이다.5 is a timing diagram of each signal applied to FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 시작비트 검출부 2 : 래치 펄스 카운터1: start bit detector 2: latch pulse counter

3 : 시프트 펄스 카운터 4 : 시프트 레지스터3: shift pulse counter 4: shift register

5 : 래치 레지스터 6 : D플립플롭5: latch register 6: D flip-flop

본 발명은 교류 서어보 전동기의 직렬 통신신호 변환방법 및 장치에 관한 것으로서, 특히 교류 서어보 전동기의 직렬 통신신호를 병렬 통신신호로 변환하는 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for converting a serial communication signal of an AC servo motor, and more particularly, to a method and apparatus for converting a serial communication signal of an AC servo motor into a parallel communication signal.

교류 서어보 전동기의 직렬 통신신호란, 교류 서어보 전동기에 부착된 디지털 엔코더(Digital Encoder)에서 발생되는 교류 서어보 전동기의 회전자 위치 데이터를 말한다. 교류 서어보 전동기에 대한 위치 제어를 수행하기 위해서는, 상기 직렬 통신신호를 병렬 통신신호로 변환하여 위치 제어기측으로 귀환(feedback)시켜야 한다.The serial communication signal of the AC servo motor refers to the rotor position data of the AC servo motor generated by a digital encoder attached to the AC servo motor. In order to perform position control on the AC servo motor, the serial communication signal must be converted into a parallel communication signal and fed back to the position controller.

이와 같은 변환 방법에 있어서, 종래에는, 디지털 엔코더로부터의 직렬 통신신호의 프레임 시작 비트를 직접적으로 이용하지 못함에 따라, 그 하드웨어가 방대해지고 변환 시간이 길어지는 문제점이 있다.In such a conversion method, conventionally, since the frame start bit of the serial communication signal from the digital encoder is not directly used, the hardware becomes large and the conversion time is long.

본 발명의 목적은, 디지털 엔코더로부터의 직렬 통신신호의 프레임 시작 비트를 직접적으로 이용하여, 교류 서어보 전동기의 직렬 통신신호를 병렬 통신신호로 변환시킬 수 있는 방법 및 장치를 제공하는 것이다.It is an object of the present invention to provide a method and apparatus which can convert a serial communication signal of an AC servo motor into a parallel communication signal by directly using the frame start bit of the serial communication signal from the digital encoder.

상기 목적을 달성하기 위한 본 발명의 교류 서어보 전동기의 직렬 통신신호 변환방법은, 교류 서어보 전동기에 부착된 디지털 엔코더로부터의 회전자 위치 데이터인 직렬 통신신호의 프레임 시작 시점에 동기하여, 시작비트 검출신호를 발생시키는 단계를 포함한다. 다음에, 상기 시작비트 검출신호로써 동기되고, 상기 직렬 통신신호의 비트 주기와 동일한 주기를 갖는 제1클럭펄스 및 제2클럭펄스가 발생된다. 다음에, 상기 제1클럭펄스에 의거하여 상기 직렬 통신신호의 데이터가 순차적으로 출력된다. 또한, 상기 제2클럭펄스에 의거하여 상기 순차적으로 출력되는 직렬 통신신호의 데이터가 비트 시프트됨에 따라 소정의 병렬 통신신호로 변환된다. 그리고, 상기 병렬 통신신호가 상기 시작비트 검출신호에 따라 출력된다.The serial communication signal conversion method of the AC servo motor of the present invention for achieving the above object, the start bit in synchronization with the frame start time of the serial communication signal which is the rotor position data from the digital encoder attached to the AC servo motor Generating a detection signal. Next, a first clock pulse and a second clock pulse which are synchronized with the start bit detection signal and have the same period as the bit period of the serial communication signal are generated. Next, data of the serial communication signal is sequentially output based on the first clock pulse. Further, based on the second clock pulse, data of the serially output serial communication signal is bit-shifted and converted into a predetermined parallel communication signal. The parallel communication signal is output in accordance with the start bit detection signal.

상기 또다른 목적을 달성하기 위한 본 발명의 교류 서어보 전동기의 직렬 통신신호 변환장치는 시작비트 검출수단, 클럭펄스 발생수단, 플립플롭, 시프트 레지스터 및 래치 레지스터를 포함한다. 상기 시작비트 검출수단은, 교류 서어보 전동기에 부착된 디지털 엔코더로부터의 회전자 위치 데이터인 직렬 통신신호의 프레임 시작 시점에 동기하여, 시작비트 검출신호를 발생시킨다. 상기 클럭펄스 발생수단은, 상기 시작비트 검출신호로써 동기되고, 상기 직렬 통신신호의 비트 주기와 동일한 주기를 갖는 제1클럭펄스 및 제2클럭펄스를 발생시킨다. 상기 플립플롭은, 상기 제1클럭펄스에 의거하여 상기 직렬 통신신호의 데이터를 순차적으로 출력시킨다. 상기 시프트 레지스터는, 상기 제2클럭펄스에 의거하여 상기 순차적으로 출력되는 직렬 통신신호의 데이터를 비트 시프트 시킴에 따라 소정의 병렬 통신신호로 변환시킨다. 상기 래치 레지스터는 상기 병렬 통신신호를 상기 시작비트 검출신호에 따라 출력시킨다.The serial communication signal conversion device of the AC servo motor of the present invention for achieving the above another object includes a start bit detecting means, a clock pulse generating means, a flip-flop, a shift register and a latch register. The start bit detection means generates a start bit detection signal in synchronization with the frame start time of the serial communication signal, which is the rotor position data from the digital encoder attached to the AC servo motor. The clock pulse generating means generates a first clock pulse and a second clock pulse synchronized with the start bit detection signal and having a period equal to a bit period of the serial communication signal. The flip-flop sequentially outputs data of the serial communication signal based on the first clock pulse. The shift register converts data of the serial communication signals sequentially output based on the second clock pulses into predetermined parallel communication signals by bit shifting the data. The latch register outputs the parallel communication signal according to the start bit detection signal.

이에 따라, 상기 디지털 엔코더로부터의 직렬 통신신호의 프레임 시작 비트를 직접적으로 이용하여, 상기 교류 서어보 전동기의 직렬 통신신호를 병렬 통신신호로 변환시킬 수 있다.Accordingly, the serial communication signal of the AC servo motor can be converted into a parallel communication signal by directly using the frame start bit of the serial communication signal from the digital encoder.

이하 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail.

먼저 교류 서어보 전동기에서 발생되는 직렬 통신신호의 프레임 시작 시점에 동기하여 시작비트 검출신호를 발생시키기 위해서는, 해당 직렬 통신신호의 데이터 구조에 따른 특성을 파악하여야 한다.First, in order to generate a start bit detection signal in synchronization with a frame start time of a serial communication signal generated by an AC servo motor, characteristics of the data structure of the serial communication signal should be grasped.

제1도는 일반적인 교류 서어보 전동기의 직렬 통신신호를 설명하기 위한 예시도이다. 제1도에 도시된 바와 같이 일반적인 교류 서어보 전동기의 직렬 통신신호는, 한 프레임(frame) 당 12 비트의 데이터 형식을 취하고 있으며, 1μS의 비트 주기로 12μS의 프레임 주기를 갖는다. 즉, 교류 서어보 전동기에 부착된 디지털 엔코더(Digital Encoder)는, 실질적으로 필요한 세가지의 위치 데이터 예를 들어, CS1, CS2, 및 CS3를 제1도와 같이 12 비트의 직렬 데이터 형식으로써 출력시킨다. 12 비트 중 첫 번째 비트는 프레임의 시작을 알리는 논리 '0'의 시작비트이고, 두 번째 비트는 CS1, 세 번째 비트는 CS2, 네 번째 비트는 CS3, 다섯 번째 비트는 CS1이 반전된, 여섯 번째 비트는 CS2가 반전된, 일곱 번째 비트는 CS3이 반전된, 여덟 번째 비트는 패리티 비트(Parity bit), 그리고 아홉번째 비트부터 열두번째 비트들은 논리 '1'(High 상태) 유지 비트들을 나타낸다. 이에 따라 시작비트 앞에는 4 비트 이상이 논리 '1'을 유지하게 된다.1 is an exemplary diagram for describing a serial communication signal of a general AC servo motor. As shown in FIG. 1, a serial communication signal of a general AC servomotor has a data format of 12 bits per frame, and has a frame period of 12 μS with a bit period of 1 μS. That is, the digital encoder attached to the AC servo motor outputs three position data, for example, CS1, CS2, and CS3, which are substantially required, in a 12-bit serial data format as shown in FIG. The first bit of the 12 bits is the start bit of logic '0' indicating the start of the frame, the second bit is CS1, the third bit is CS2, the fourth bit is CS3, and the fifth bit is CS1 inverted. The sixth bit is CS2 reversed. , The seventh bit is CS3 inverted The eighth bit is a parity bit, and the ninth to twelfth bits represent logical '1' (high state) hold bits. As a result, at least four bits maintain the logic '1' before the start bit.

제2도는 제1도의 위치 데이터를 설명하기 위한 타이밍도이다. 제2도에 도시된 바와 같이 회전자의 전기각(Tcs) 360°는 상기 위치 데이터에 따라 육등분되어 표시된다. 즉, 실질적으로 필요한 세가지의 위치 데이터 CS1, CS2, 및 CS3의 논리값 '101'은, 회전자의 전기각이 60°임을 나타낸다(제2도의 y1). 마찬가지로 상기 논리값 '100'은 상기 전기각이 120°(제2도의 y2), '110'은 180°(제2도의 y3), '010'은 240°(제2도의 y4), '011'은 300°(제2도의 y5), 그리고 '001'은 360°(제2도의y6)를 나타낸다.2 is a timing diagram for explaining the position data of FIG. As shown in FIG. 2, the electric angle Tcs 360 ° of the rotor is displayed in six parts according to the position data. That is, the logical values '101' of the three position data CS1, CS2, and CS3 that are substantially required indicate that the electric angle of the rotor is 60 ° (y 1 in FIG. 2). Similarly, the logic value '100' is 120 ° (y 2 in FIG. 2 ), '110' is 180 ° (y 3 in FIG. 2), '010' is 240 ° (y 4 in FIG. 2), '011' represents 300 ° (y 5 in FIG. 2), and '001' represents 360 ° (y 6 in FIG. 2).

제3도는 제2도의 위치 데이터를 포함한 직렬 통신신호의 데이터이다. 제3도에서 패리티 비트(X)는,,, 및의 값에서 논리 '1'의 개수가 홀수이면 '1'을 나타내고 짝수이면 '0'을 나타낸다. 상기한 바와 같이 프레임의 시작비트 앞에는 4 비트 이상이 논리 '1'을 유지하게 된다(제3도에 도시되지 않음). 따라서 상기 프레임의 시작비트 앞에는 4 비트 내지 6 비트가 연속적으로 논리 '1'을 유지하게 된다. y1(회전자의 전기각이 60°) 및 y3(회전자의 전기각이 180°)의 경우, 프레임의 시작비트 앞에는 5 비트가 연속적으로 논리 '1'을 유지하게 된다. y2(회전자의 전기각이 120°), y4(회전자의 전기각이 240°), 및 y6(회전자의 전기각이 360°)의 경우, 프레임의 시작비트 앞에는 4비트가 연속적으로 논리 '1'을 유지하게 된다. 그리고 y5(회전자의 전기각이 300°)의 경우, 프레임의 시작비트 앞에는 6 비트가 연속적으로 논리 '1'을 유지하게 된다. 이와 같은 직렬 통신신호의 데이터 구조에 따른 특성을 이용하여, 상기 직렬 통신신호의 프레임 시작 시점에 동기하는 시작비트 검출신호를 발생시킬 수 있다.3 is data of a serial communication signal including the position data of FIG. In Figure 3, the parity bit (X) is , , And If the number of logic '1' is odd, '1' is shown and if it is even, '0' is shown. As described above, four or more bits maintain the logic '1' before the start bit of the frame (not shown in FIG. 3). Therefore, 4 to 6 bits are continuously held at the logic '1' before the start bit of the frame. In the case of y 1 (the electrical angle of the rotor is 60 °) and y 3 (the electrical angle of the rotor is 180 °), 5 bits are continuously held in logic '1' before the start bit of the frame. For y 2 (120 ° electrical angle of the rotor), y 4 (240 ° electrical angle of the rotor), and y 6 (360 ° electrical angle of the rotor), four bits are placed before the start bit of the frame. It will keep the logic '1' in succession. In the case of y 5 (the electrical angle of the rotor is 300 °), 6 bits continuously maintain the logic '1' before the start bit of the frame. By using such a characteristic according to the data structure of the serial communication signal, it is possible to generate a start bit detection signal synchronized with the start time of the frame of the serial communication signal.

다음에 상기 시작비트 검출신호로써 동기되고, 상기 직렬 통신신호의 비트 주기와 동일한 주기를 갖는 클럭펄스를 발생시킨다. 여기서 상기 클럭펄스에 의거하여 상기 직렬 통신신호를 비트 시프트(bit-shift)시키면, 소정의 병렬 통신신호를 구할 수 있다. 구해진 병렬 통신신호는 상기 시작비트 검출신호에 따라 출력됨으로써, 프레임 단위로 병렬 통신신호를 지속적으로 출력할 수 있다.Next, a clock pulse synchronized with the start bit detection signal and having a period equal to the bit period of the serial communication signal is generated. If the serial communication signal is bit-shifted based on the clock pulse, a predetermined parallel communication signal can be obtained. The obtained parallel communication signal is output according to the start bit detection signal, thereby continuously outputting the parallel communication signal in units of frames.

제4도는 본 발명에 따른 교류 서어보 전동기의 직렬 통신신호 변환장치를 나타낸 블록도이다. 제4도에 도시된 바와 같이 본 발명에 따른 교류 서어보 전동기의 직렬 통신신호 변환장치는, 교류 서어보 전동기에서 발생되는 직렬 통신신호의 프레임 시작 시점에 동기하여 시작비트 검출신호를 발생시키는 시작비트 검출부(1);상기 시작비트 검출신호로써 동기되고, 상기 직렬 통신신호의 비트 주기와 동일한 주기를 갖는 클럭펄스를 발생시키는 클럭펄스 발생부(2, 3);상기 클럭펄스에 의거하여 상기 직렬 통신신호를 비트 시프트(bit-shift)시킴에 따라 소정의 병렬 통신신호로 변환시키는 시프트 레지스터(4); 및 상기 병렬 통신신호를 상기 시작비트 검출신호에 따라 출력시키는 래치 레지스터(5);를 갖추고 있다.4 is a block diagram showing an apparatus for converting a serial communication signal of an AC servo motor according to the present invention. As shown in FIG. 4, the apparatus for converting a serial communication signal of an AC servo motor according to the present invention includes a start bit for generating a start bit detection signal in synchronization with a frame start time of a serial communication signal generated by an AC servo motor. A detection unit (1); clock pulse generators (2, 3) which are synchronized with the start bit detection signal and generate clock pulses having the same period as the bit period of the serial communication signal; the serial communication based on the clock pulses; A shift register (4) for converting the signal into a predetermined parallel communication signal by bit-shifting the signal; And a latch register 5 for outputting the parallel communication signal according to the start bit detection signal.

제5도는 제4도에 적용되는 각 신호의 타이밍도이다. 제4도 및 제5도를 중심으로 본 발명에 따른 직렬 통신신호 변환장치의 동작 과정을 살펴 보기로 한다. 시작비트 검출부(1)는, 입력되는 직렬 통신신호를 16MHz의 클럭 펄스로써 모니터링(monitoring)하여, 직렬 통신신호의 데이터 구조에 따른 특성과 비교한 후, 각 프레임 시작 시점에 동기하는 시작비트 검출신호(LDK)를 발생시킨다. 클럭펄스 발생부(2, 3)는 래치 펄스(LP)를 발생시키는 래치 펄스 카운터(2) 및 시프트 펄스(SP)를 발생시키는 시프트 펄스 카운터(3)를 갖추고 있다. D 플립플롭(6)은, 래치 펄스(LP)를 클럭 펄스로 하여 직렬 통신신호의 데이터를 순차적으로 출력시킨다. 래치 펄스(LP) 및 시프트 펄스(SP)는, 시작비트 검출신호(LDK)로써 동기되고, 상기 직렬 통신신호의 비트 주기 1μS와 동일한 주기를 갖는다. 그러나 시프트 펄스(SP)의 위상을 래치 펄스(LP)의 위상보다 D 플립플롭(6)의 전달지연시간(Propagation delay time)만큼 지연(delay)시킴으로써 기능상의 정밀도를 증대시킬 수 있다.5 is a timing diagram of each signal applied to FIG. The operation of the serial communication signal conversion apparatus according to the present invention will be described with reference to FIGS. 4 and 5. The start bit detection unit 1 monitors the input serial communication signal with a clock pulse of 16 MHz, compares the characteristics with the data structure of the serial communication signal, and then starts the start bit detection signal synchronized with each frame start time. (LDK) is generated. The clock pulse generators 2, 3 are provided with a latch pulse counter 2 for generating a latch pulse LP and a shift pulse counter 3 for generating a shift pulse SP. The D flip-flop 6 sequentially outputs data of a serial communication signal using the latch pulse LP as a clock pulse. The latch pulse LP and the shift pulse SP are synchronized with the start bit detection signal LDK and have the same period as the bit period 1 mu S of the serial communication signal. However, the functional precision can be increased by delaying the phase of the shift pulse SP by the propagation delay time of the D flip-flop 6 rather than the phase of the latch pulse LP.

시프트 레지스터(4)에 입력되는 직렬 통신신호는, 시프트 펄스(s.p)에 의거하여 비트 시프트(bit-shift)됨에 따라 소정의 병렬 통신신호로 변환된다. 그리고 래치 레지스터(5)에 입력되는 병렬 통신신호는, 상기 시작비트 검출신호(LDK)와 동기되고 동일한 주기를 갖는 래치 인에이블 신호(LE)에 따라 출력됨으로써, 프레임 단위로 병렬 통신신호를 지속적으로 출력할 수 있다. 여기서 래치 인에이블 신호(LE)의 펄스폭(Pulse width)은, 래치 레지스터(5)의 특성에 따라 조정될 수 있다.The serial communication signal input to the shift register 4 is converted into a predetermined parallel communication signal as it is bit-shifted based on the shift pulse s.p. The parallel communication signal input to the latch register 5 is output in accordance with the latch enable signal LE which is synchronized with the start bit detection signal LDK and has the same period, thereby continuously providing the parallel communication signal in units of frames. You can print Here, the pulse width of the latch enable signal LE may be adjusted according to the characteristics of the latch register 5.

이상 설명된 바와 같이 본 발명에 의한 교류 서어보 전동기의 직렬 통신신호 변환방법 및 장치에 의하면, 디지털 엔코더로부터의 직렬 통신신호의 프레임 시작 비트를 직접적으로 이용함에 따라, 그 하드웨어를 축소하면서 변환 속도를 보다 높일 수 있다.As described above, according to the method and apparatus for converting a serial communication signal of an AC servomotor according to the present invention, by directly using the frame start bit of the serial communication signal from a digital encoder, the conversion speed is reduced while reducing the hardware. It can be higher.

본 발명은 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art.

Claims (3)

교류 서어보 전동기에 부착된 디지털 엔코더로부터의 회전자 위치 데이터인 직렬 통신신호의 프레임 시작 시점에 동기하여, 시작비트 검출신호를 발생시키는 단계;상기 시작비트 검출신호로써 동기되고, 상기 직렬 통신신호의 비트 주기와 동일한 주기를 갖는 제1클럭펄스 및 제2클럭펄스를 발생시키는 단계;상기 제1클럭펄스에 의거하여 상기 직렬 통신신호의 데이터를 순차적으로 출력시키는 단계;상기 제2클럭펄스에 의거하여 상기 순차적으로 출력되는 직렬 통신신호의 데이터를 비트 시프트 시킴에 따라 소정의 병렬 통신신호로 변환시키는 단계; 및 상기 병렬 통신신호를 상기 시작비트 검출신호에 따라 출력시키는 단계를 포함한 것을 그 특징으로 하는 교류 서어보 전동기의 직렬 통신신호 변환방법.Generating a start bit detection signal in synchronization with a frame start time of a serial communication signal, which is rotor position data from a digital encoder attached to an AC servo motor, synchronized with the start bit detection signal, Generating a first clock pulse and a second clock pulse having the same period as a bit period; sequentially outputting data of the serial communication signal based on the first clock pulse; based on the second clock pulse Converting data of the serially output serial communication signal into a predetermined parallel communication signal according to bit shift; And outputting the parallel communication signal according to the start bit detection signal. 교류 서어보 전동기에 부착된 디지털 엔코더로부터의 회전자 위치 데이터인 직렬 통신신호의 프레임 시작 시점에 동기하여, 시작비트 검출신호를 발생시키는 시작비트 검출수단;상기 시작비트 검출신호로써 동기되고, 상기 직렬 통신신호의 비트 주기와 동일한 주기를 갖는 제1클럭펄스 및 제2클럭펄스를 발생시키는 클럭펄스 발생수단;상기 제1클럭펄스에 의거하여 상기 직렬 통신신호의 데이터를 순차적으로 출력시키는 플립플롭;상기 제2클럭펄스에 의거하여 상기 순차적으로 출력되는 직렬 통신신호의 데이터를 비트 시프트 시킴에 따라 소정의 병렬 통신신호로 변환시키는 시프트 레지스터; 및 상기 병렬 통신신호를 상기 시작비트 검출신호에 따라 출력시키는 래치 레지스터를 포함한 것을 그 특징으로 하는 교류 서어보 전동기의 직렬 통신신호 변환장치.Start bit detection means for generating a start bit detection signal in synchronization with a frame start time of a serial communication signal, which is rotor position data from a digital encoder attached to an AC servo motor, synchronized with the start bit detection signal, and serially Clock pulse generation means for generating a first clock pulse and a second clock pulse having a period equal to a bit period of a communication signal; a flip-flop for sequentially outputting data of the serial communication signal based on the first clock pulse; A shift register for converting data of the serially output serial communication signal into a predetermined parallel communication signal based on a second clock pulse according to a bit shift; And a latch register for outputting the parallel communication signal in accordance with the start bit detection signal. 제1항에 있어서, 상기 클럭펄스 발생수단은, 상기 시작비트 검출신호의 입력 시점으로부터 상기 직렬 통신신호의 비트 주기가 경과할 때마다 상기 제1클럭펄스를 발생시키는 제1 카운터 소자; 및 상기 시작비트 검출신호의 입력 시점으로부터 상기 직렬 통신신호의 비트 주기가 경과할 때마다 상기 제2클럭펄스를 발생시키는 제2 카운터 소자;를 포함한 것을 그 특징으로 하는 교류 서어보 전동기의 직렬 통신신호 변환장치.2. The apparatus of claim 1, wherein the clock pulse generating means comprises: a first counter element for generating the first clock pulse whenever a bit period of the serial communication signal elapses from an input time point of the start bit detection signal; And a second counter element for generating the second clock pulse whenever a bit period of the serial communication signal elapses from an input time point of the start bit detection signal. Inverter.
KR1019950029862A 1995-09-13 1995-09-13 Ac servo motor serial communicating signal converting method and apparatus thereof KR0170688B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029862A KR0170688B1 (en) 1995-09-13 1995-09-13 Ac servo motor serial communicating signal converting method and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029862A KR0170688B1 (en) 1995-09-13 1995-09-13 Ac servo motor serial communicating signal converting method and apparatus thereof

Publications (2)

Publication Number Publication Date
KR970018964A KR970018964A (en) 1997-04-30
KR0170688B1 true KR0170688B1 (en) 1999-05-01

Family

ID=19426689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029862A KR0170688B1 (en) 1995-09-13 1995-09-13 Ac servo motor serial communicating signal converting method and apparatus thereof

Country Status (1)

Country Link
KR (1) KR0170688B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990050221A (en) * 1997-12-16 1999-07-05 이종수 Servo motor initial operation control method

Also Published As

Publication number Publication date
KR970018964A (en) 1997-04-30

Similar Documents

Publication Publication Date Title
US20010053188A1 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
KR0170688B1 (en) Ac servo motor serial communicating signal converting method and apparatus thereof
US4733144A (en) Electronic digitized proportional-integral controller
US4963885A (en) Thermal head printer
USRE33500E (en) Electronic digitized proportional-integral controller
JPH0879029A (en) Four-phase clock pulse generating circuit
JP2567695B2 (en) Image data enlargement / reduction circuit
JP2970241B2 (en) Sampling clock information generation circuit
JP3036223B2 (en) Clock transfer circuit
JPH0710047B2 (en) Zero error detection circuit
JP3063291B2 (en) Line monitoring circuit
JPS6253539A (en) Frame synchronizing system
JPS62137923A (en) High speed data processing system
JP2797106B2 (en) Optimal scanning method determination circuit
JP2616409B2 (en) Pointer processing circuit
JPH04292017A (en) Serial/parallel conversion circuit
JPH05244134A (en) Data synchronizing circuit
JPH0641967B2 (en) Logical waveform generator
JPH04316126A (en) Code converting device
JPH01250723A (en) Encoder
JP2586340B2 (en) Test signal insertion circuit
KR100241059B1 (en) Data transmission circuit
JP3778228B2 (en) Command pulse generator
KR0134477B1 (en) Dataserial parallel converting apparatus in synchronous transmission apparatus
JP2734287B2 (en) Sampling clock information generation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee