KR0168928B1 - 디지탈 영상신호 복호용 클럭 재생 장치 - Google Patents

디지탈 영상신호 복호용 클럭 재생 장치 Download PDF

Info

Publication number
KR0168928B1
KR0168928B1 KR1019950013220A KR19950013220A KR0168928B1 KR 0168928 B1 KR0168928 B1 KR 0168928B1 KR 1019950013220 A KR1019950013220 A KR 1019950013220A KR 19950013220 A KR19950013220 A KR 19950013220A KR 0168928 B1 KR0168928 B1 KR 0168928B1
Authority
KR
South Korea
Prior art keywords
clock
signal
data
receiving
output
Prior art date
Application number
KR1019950013220A
Other languages
English (en)
Other versions
KR960043760A (ko
Inventor
이찬구
김효중
조재일
강성수
Original Assignee
양승택
한국전자통신연구원
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950013220A priority Critical patent/KR0168928B1/ko
Publication of KR960043760A publication Critical patent/KR960043760A/ko
Application granted granted Critical
Publication of KR0168928B1 publication Critical patent/KR0168928B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005Correction by an elastic buffer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/142HF devices
    • H01L2924/1421RF devices
    • H01L2924/14211Voltage-controlled oscillator [VCO]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 디지털 영상신호 복호용 클럭 재생 장치에 관한 것으로, DS3 리프레이머에서 제공되는 니블데이터를 선입 선출 회로에 동기망 클럭으로 쓰고 PLL에서 복구된 클럭을 분주하여 선입 선출 회로에 쓰여진 니블데이터를 읽게하는 클럭 재생 장치를 제공하기 위하여, 리프레임하는 DS3 리프레임 수단(21); 클럭을 분주하는 제1분주 수단(22); 데이터를 선입 선출하는 선입 선출 수단(23); 클럭 속도의 정상, 지연, 리드 상태를 판별하는 판별 수단(24); 클럭 주파수를 낮추기 위한 제어 전압을 출력하는 클럭 리드 구동 수단(25); 클럭 주파수를 높이기 위한 제어 전압을 출력하는 클럭 지연 구동 수단(26); 제어 전압의 차를 평활하는 비교 및 저역 통과 필터링 수단(28); 인가된 전압에 따라 주파수를 발진하는 전압 제어 발진 수단(29); 클럭을 분주하여 상기 선입 선출 수단(23)에 출력 클럭을 제공하는 제2분주 수단(27); 및 인코딩전의 데이터를 복구하여 외부로 출력하는 데이터 복호 수단(30)을 구비하여 재생된 영상 신호의 화질을 송신된 원래의 화질과 동일하게 하고, 다양하게 응용 할수 있는 효과가 있다.

Description

디지털 영상신호 복호용 클럭 재생 장치
제1도는 종래의 클럭 재생 장치의 구성도.
제2도는 본 발명에 따른 클럭 재생 장치의 구성도.
제3도는 DS3 전송 프레임의 구조도.
* 도면의 주요부분에 대한 부호의 설명
11,21 : DS3 리프레이머 12 : 8분주기
13 : 에러 검출부 14 : 저역 통과 필터
15 : 16분주기 16,29 : 전압 제어 발진기
17,30 : 데이터 복호부 22 : M분주기
23 : 선입 선출 회로 24 : 판별 회로
25 : 클럭리드 구동부 26 : 클럭 지연 구동부
27 : N분주기 28 : 저역 통과 필터
29 : 전압 제어 발진기
본 발명은 동기망에서 아날로그 영상 신호를 디지털 신호로 변환하여 데이터 처리 과정을 거쳐서 인코딩된 디지탈 영상 신호를 동기망에 정합시키고동기망 프레임에 멥핑시켜 전송 채널을 통하여 목적지까지 전송하고 있기 때문에 수신측에서 도달된 전송 프레임 구조로부터 디지털 영상 신호 데이터 스트림을 복구하여 이 비트 스트림에서 클럭 성분을 이용하여 영상 신호를 복호하고 아날로그 영상 신호로 변환시키는 데 있어 재생되는 클럭의 안정도를 향상시키고 동기망 전송을 클럭과 영상 신호 인코딩/디코딩에 사용되는 클럭과의 차이에서 발생하는 지터 성분을 PLL(Phase Locked Loop)에서 완전하게 흡수하는 클럭 재생 장치에 관한 것이다.
제1도는 종래의 클럭 재생 장치의 구성도로서, DS3 리프레이머(11)에서 출력된 니블데이터는 8분주기(12)에서 8분주되어 에러 검출부(13)로 입력되며, 에러 검출부(12)에서는 입력된 신호를 기준으로 16분주기(15)에서 입력되는 신호와 비교하여 그차이를 전압으로 변환하여 저역 통과 필터(14)로 출력하고 저역 통과 필터(14)에서는 평활하여 전압 제어 발진기(16)에 에러 전압을 인가하며, 전압 제어 발진기(16)에서는 클럭을 재생하고 이 클럭을 데이터 복호부(17)에 공급하고 16분주기(15)에 공급하여 PLL회로를 형성한다.
그 동작을 살펴보면, 외부로부터 수신되는 DS3 데이터를 DE2 리프레이머(11)에서 비디오 데이터와 오디오 데이터 스트림으로 각각 출력하며 비디오 데이터에 대한 클럭 정보는 상기 DS3 리프레이머(11)에서 공급되는 니블데이터를 8분주하여 PLL의 기준으로 입력하고 에러 검출부(13)에서 검출된 전압을 저역 통과 필터(LPF : Low Pass Filter)를 통하여 전압 제어 발진기(VCO : Voltage Controlled Oscillator)를 구동시켜 필요한 클럭을 재생하는 아날로그 방식의 일반적인 PLL을 사용하였다. 여기서, 니블데이터는 DS3 구조의 프레임 중에서 비디오 데이터를 4개단위로 카운트하여 한 개의 펄스를 송출하는 데이터 스트림으로 대략 10.732Mbps의 비트율(bit rate)을 갖고 있다.
그러나, 일반적인 아날로그 방식의 PLL을 사용하게 되면 지터에 의하여 화상의 칼라 성분이 심하게 열화되어 전송 품질은 양호한데도 불구하고 화질 상태가 나빠져서 동기망을 이용하는 광 케이블티브이(CATV)망, VOD(Video On Demand)망 등에서 문제가 되고 있다. 즉, DS3 프레임에서 오버헤드 비트 및 티브이오디오 데이터를 제외하고 출력되는 비디오 데이터는 간헐적으로 출력되는 갭트 글럭(Gapped Clock) 형태로서 아날로그 PLL입력으로 사용하게 되면 PLL의 루프 이득에 따라 클럭이 지터를 갖게 되며 불안정한 발진 상태가 계속 반복되는 문제로 하여 복호되는 비디오 데이터의 시간적, 공간적 위치의 변동으로 인하여 원래 데이터에 노이즈가 혼입된 상태로 복구되며, 특히 아날로그 신호로 재생될 때 칼라 서브캐리어의 기준인 칼라버스트 신호에 대한 신호 열화는 디스플레이 기기에 이 신호를 재현시 심각한 칼라 변동을 초래하는 문제점이 있었다.
이러한, 상기 복구 클럭의 지터는 비디오 신호의 동기 클럭원이라 할 수 있는 칼라 서브캐리어(버스트 신호)의 주파수와 기존 동기망의 클럭과는 서로 공약수를 가지지 않으므로 인하여 동기 전송망 프레임에 인코딩된 비디오 데이터 스트림을 맵핑시킬 때 탄성 버퍼의 용량을 감시하면서 불규칙하게 비트 스퍼핑하는 것을 피할 수 없게 되어 이에 의한 클럭 지터도 무시할 수 없는 정도이다. DPCM(Differential Pulse Code Modulation)을 이용한 비디오 코딩 데이터를 DS3 전송 프레임에 맵핑하여 전송시 수신단에서 복구된 아날로그 비디오 신호의 칼라 변동 위상은 최대 15도 정도이며 인간의 눈에서 충분한 노이즈로 관측되게 된다.
또한, 수신단에서의 클럭 재생에 사용되는 PLL 회로는 대역폭이 수십 헤르츠 이내로 제한되어야 하고 동기망과의 불일치에서 오는 지터 성분에 대하여 PLL 회로가 반응하지 않도록 하는 기술이 필요하게 되는데 이를 위하여 PLL의 대역폭을 최대한 작게 하는데 PLL의 대역폭이 작아지게 되면 온도 변화등의 환경 영향에 따라 PLL 회로의 트랙킹 범위 및 캡쳐 범위(CAPTURE RANGE)가 작아져서 데이터의 손실이 발생할 뿐만 나이라 전원 스위치를 꼈다가 다시 켜면 PLL이 동작하지 않는 문제점이 있었다.
상기 제반 문제점을 해결하기 위하여 안출된 본 발명은 인코딩된 비디오 데이터를 동기망을 이용하여 가입자 수신단까지 전송하고 수신단에서 비디오 신호 복호에 필요한 클럭을 재생하는데 있어서 DS3 리프레이머에서 제공되는 니블데이터를 선입 선출 회로에 동기망 클럭으로 쓰고 PLL에서 복구된 클럭을 분주하여 선입 선출 회로에 쓰여진 니블데이터를 읽게하는 방식으로 구성하여 PLL 입력에 제공되었던 지터 및 간헐적인 데이터 형태를 일정 주기로 모니터하여 그 평균치가 항상 PLL의 기준 클럭으로 입력되게 함으로써 데이터의 간헐성 및 지터 성분이 전주기에 일정하게 확산되어 재생되는 비디오 신호의 칼라 성분의 화질 열화를 방지하는 디지털 영상신호 복호용 클럭 재생 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 외부로부터 DS3 데이터와 클럭을 입력받아 리프레임하여 인코딩된 비디오 데이터, 인코딩된 티브이 오디오 데이터, 오디오용 클럭 및 니블데이터를 출력하는 DS3 리프레임 수단; 상기 외부로부터 입력되는 클럭을 입력받아 분주하는 제1분주 수단; 상기 DS3 리프레임 수단으로부터 니블데이터를 상기 제1분주 수단으로부터 입력되는 클럭에 따라 입력받고 출력 클럭에 따라 출력하는 선입 선출 수단(FIFO : First In First Out); 상기 선입 선출 수단의 출력을 입력받아 클럭 속도의 정상, 지연, 리드 상태를 판별하는 판별 수단; 상기 판별 수단으로부터 제어 신호를 입력받아 클럭 주파수를 낮추기 위한 제어 전압을 출력하는 클럭 리드 구동 수단; 상기 판별 수단으로부터 제어 신호를 입력받아 클럭 주파수를 높이기 위한 제어 전압을 출력하는 클럭 지연 구동 수단; 상기 클럭 리드 구동 수단과 클럭 지연 구동 수단으로부터 제어 전압을 입력받아 그 차를 평활하는 비교 및 저역 통과 필터링 수단; 상기 비교 및 저역 통과 필터링 수단의 출력을 입력받아 인가된 전압에 따라 주파수를 발진하는 전압 제어 발진 수단; 상기 전압 제어 발진 수단으로부터 출력된 클럭을 분주하여 상기 선입 선출 수단에 출력 수단에 출력 클럭을 제공하는 제2분주 수단; 및 상기 DS3 리프레임 수단으로부터 인코딩된 비디오 데이터를 입력받고 상기 전압 제어 발진 수단으로부터 클럭을 입력받아 인코딩전의 데이터를 복구하여 외부로 출력하는 데이터 복호 수단을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일 실시예를 상세히 설명한다.
제2도는 본 발명에 따른 클럭 재생 장치의 구성도로서, 외부로부터 DS3 데이터와 클럭을 입력받아 리프레임하여 인코딩된 비디오 데이터, 인코딩된 티브이 오디오 데이터, 오디오용 클럭 및 니블데이터를 출력하는 DS3 리프레이머(21), 상기 외부로부터 입력되는 클럭을 입력받아 분주하되 분주수 M은 선입 선출 회로의 크기와 니블데이터의 비트율에 의존하는 M분주기(22), 일종의 탄성(Elastic) 버퍼로 구성되며 상기 M분주기(22)의 데이터 입력 클럭과 출력 클럭이 각각 공급되며 처음 입력된 데이터가 맨처음 출력되는 구조로 되어 있는 선입 선출 회로(FIFO : First In First Out)(23); 상기 선입 선출 회로(23)로부터 HF(Half Full), IE(Input Enable), RE(Read Enable) 신호를 수신하여 클럭 속도의 정상, 지연, 리드 상태를 판별하여 정상이면 현재 상태를 유지하고 지연이면 클럭 지연 구동부(26)에 제어 신호를 출력하고 리드이면 클럭 리드 구동부(25)에 제어 신호를 출력하는 판별 회로(24); 상기 판별 회로(24)으로부터 제어 신호를 입력받아 클럭 주파수를 낮추기 위한 제어 전압을 출력하는 클럭 리드 구동부(25); 상기 판별 회로(24)로부터 제어 신호를 입력받아 클럭 주파수를 높이기 위한 제어 전압을 출력하는 클럭 지연 구동부(26); 상기 클럭 리드 구동부(25)와 클럭 지연 구동부(26)으로부터 제어 전압을 입력받아 그 차를 평활하는 저역 통과 필터 및 비교부(28), 상기 저역 통과 필터 및 비교부(28)의 출력을 입력받아 인가된 전압에 따라 주파수를 발진하는 전압 제어 발진기(29), 상기 전압 제어 발진기(29)로부터 출력된 클럭을 분주하여 상기 선입 선출 회로(23)에 입력하되 분주수 N은 선입 선출 회로(23)의 크기에 따라 달라지는 N 분주기(27) 및 상기 DS3 리프레이머(21)로부터 인코딩된 비디오 데이터를 입력받고 전압 제어 발진기(29)로부터 클럭을 입력받아 인코딩전의 데이터를 복구하여 다시 원래의 아날로그 신호로 재생하여 출력하는 데이터 복호부(17)를 구비한다.
그 동작을 상세히 살펴보면, DS3 리프레이머(21)는 외부로부터 클럭과 DS3 데이터를 입력받는다. 상기 DS3 데이터는 전송 채널을 통하여 전송된 제3도와 같은 DS3 데이터는 전송 채널을 통하여 전송된 제3도와 같은 DS3 프레임 구조를 갖는 티브이(TV)비디오 신호 및 티브이(TV)오디오 신호의 인코딩된 디지털 데이터이다. 상기 입력되는 클럭은 44.736㎒의 DS3용 시스템 클럭이다. DS3 리프레이머(21)에서는 티브이(TV) 비디오 데이터와 이 데이터 스트림을 4분주한 니블데이터, 티브이(TV) 오디오 데이터 및 오디오용 클럭 신호를 출력하는데 티브이(TV) 비디오 데이터는 데이터 복호부(30)에 입력되고 니블 데이터는 선입 선출 회로(23)에 입력된다.
한편, 상기 44.736㎒ 클럭신호는 M 분주기(22)에서 M 분주되어 선입 선출 회로에(23)에 입력되는데, 이 클럭은 니블 데이터를 선입 선출 회로(23)에 써넣은 클럭으로 사용된다.
선입 선출 회로(23)는 상기 M 분주기(22)에서 출력된 클럭에 따라 니블데이터를 일정한 속도로 받아들이고 출력 포트에 출력용 클럭(여기서는 N 분주기에서 출력된 클럭)에 맞추어 선입 선출 회로(23)에 입력된 순서대로 니블데이터가 래치된다. 또, 선입 선출 회로(23)에서는 입력되는 데이터와 출력되는 데이터를 모니터하여 선입 선출 회로(23) 셀의 반이상이 데이터가 차있으면 HF(Half Full)신호가 하이(HIGH)로 되며 선입 선출 회로(23)내에 입력된 데이터가 남아 있으면 RE(Read Enable) 신호가 하이(HIGH)로 되며, 데이터를 써넣을 공간이 비어 있으면 IE(Input Enable) 신호가 하이(HIGH)가 되는 신호들은 판별 회로(24)로 출력한다.
판별 회로(24)에서는 입력된 세가지 신호를 조합하여 아래 [표 1]과 같은 제어 로직에 의하여 재생 클럭의 지연과 리드 상태를 판별하고 클럭이 리드하면 클럭 리드 구동부(25)에 신호 펄스를 내보내고 클럭이 지연되면 클럭 지연 구동부(26)에 신호 펄스를 출력한다.
클럭 리드 구동부(25)는 재생된 클럭의 주파수를 낮추기 위하여 제어 전압을 내보내고, 클럭 지연 구동부(26)는 재생된 클럭의 주파수를 높이기 위하여 제어 전압을 출력한다.
상기 클럭 리드 구동부(25)와 클럭 지연 구동부(26)로부터 출력된 제어 전압을 입력받은 저역 통과 필터 및 비교부(28)는 상기 두 제어 전압의 차이를 평활하여 전압 제어 발진기(29)에 인가한다. 전압 제어 발진기(29)에서는 클럭을 재생하여 데이터 복호부(30)와 N 분주기(27)로 출력한다.
데이터 복호부(30)는 재생된 클럭으로 티브이(TV) 비디오 데이터를 원래의 신호로 복호하여 복호된 비디오 데이터를 외부로 출력하며, N 분주기(27)는 입력된 클럭을 N분주하여 상기 선입 선출 회로(23)의 읽기 클럭으로 공급한다.
이와 같이 상기 PLL 회로는 티브이(TV) 비디오 클럭 성분이 선입 선출 회로(23)를 통하여 약결합되어 있다. 즉, 티브이(TV) 비디오 신호용 클럭 성분(여기서는 니블데이터)이 지터를 갖고 있거나 갭트 클럭(Gapped Clock)형태로 출력되더라도 선입 선출 회로(23)의 버퍼에서 지터를 흡수하고 갭트 클럭을 평균화하여 PLL에 입력되게 함으로써 재생 클럭으로 항상 일정한 안정된 클럭을 얻게 된다. 이 선입 선출 회로(23)의 버퍼 크기를 조정하여 지터의 흡수 대역폭을 결정할 수 있는데 재생된 영상 화질 특성을 고려하여 버퍼 크기를 결정한다.
이러한 본 발명은 서로 다른 망동기 클럭을 갖는 데이터의 전송 및 복구시에도 기준 클럭으로 사용할 수 있어 통신 분야의 데이터 전송에 응용될 수 있다.
상기와 같은 본 발명은 인코딩된 비디오 데이터를 동기망을 이용하여 전송할 때 수신단에서 비디오 신호 재생용 클럭을 약결합 PLL 회로를 이용하여 동기망과 칼라서브캐리어의 차이에서 발생하는 지터 성분을 제거하고 갭트 클럭 성분에서 파생되는 클럭의 불안정한 과도 현상을 완전하게 제거함으로써 재생된 영상 신호의 화질을 송신된 원래의 화질과 동일하게 하고, 또한, 디지털 영상 신호의 화질을 송신된 원래의 화질과 동일하게 하고, 또한, 디지털 영상 신호의 데이터 압축으로 인하여 수신단에서 데이터를 재생할 때 발생하는 지터를 전송망에 관계없이 제거할 수 있어 디지털 비디오 신호를 이용하는 통신에 관련된 모든 기기에서 원래 수준의 깨끗한 화질을 얻을 수 있는 다양한 응용 효과가 있다.

Claims (6)

  1. 외부로부터 DS3 데이터와 클럭을 입력받아 리프레임하여 인코딩된 비디오 데이터, 인코딩된 티브이 오디오 데이터, 오디오용 클럭 및 니블데이터를 출력하는 DS3 리프레임 수단(21); 상기 외부로부터 입력되는 클럭을 입력받아 분주하는 제1분주 수단(22); 상기 DS3 리프레임 수단(21)으로부터 니블데이터를 상기 제1분주 수단(22)으로부터 입력되는 클럭에 따라 입력받고 출력 클럭에 따라 출력하는 선입 선출 수단(FIFO : First In First Out)(23); 상기 선입 선출 수단(23)의 출력을 입력받아 클럭 속도의 정상, 지연, 리드 상태를 판별하는 판별 수단(24); 상기 판별 수단(24)으로부터 제어 신호를 입력받아 클럭 주파수를 낮추기 위한 제어 전압을 출력하는 클럭 리드 구동 수단(25); 상기 판별 수단(24)으로부터 제어 신호를 입력받아 클럭 주파수를 높이기 위한 제어 전압을 출력하는 클럭 지연 구동 수단(26); 상기 클럭 리드 구동 수단(25)과 클럭 지연 구동 수단(26)으로부터 제어 전압을 입력받아 그 차를 평활하는 비교 및 저역 통과 필터링 수단(28); 상기 비교 및 저역 통과 필터링 수단(28)의 출력을 입력받아 인가된 전압에 따라 주파수를 발진하는 전압 제어 발진 수단(29); 상기 전압 제어 발진 수단(29)으로부터 출력된 클럭을 분주하여 상기 선입 선출 수단(23)에 출력 클럭을 제공하는 제2분주 수단(27); 및 상기 DS3 리프레임 수단(21)으로부터 인코딩된 비디오 데이터를 입력받고 상기 전압 제어 발진 수단(29)으로부터 클럭을 입력받아 인코딩전의 데이터를 복구하여 외부로 출력하는 데이터 복호 수단(30)을 구비하는 것을 특징으로 하는 디지털 영상신호 복호용 클럭 재생 장치.
  2. 제1항에 있어서, 상기 제1분주 수단(22)은, 상기 선입 선출 수단(23)의 크기와 니블데이터와 비트율에 따라 분주비가 결정되도록 구성한 것을 특징으로 하는 디지털 영상신호 복호용 클럭 재생 장치.
  3. 제1항에 있어서, 상기 선입 선출 수단(23)은, 탄성(Elastic) 버퍼로 구성한 것임을 특징으로 하는 디지털 영상 신호 복호용 클럭 재생 장치.
  4. 제1항에 있어서, 상기 제2분주 수단(27)은, 상기 선입 선출(23)의 크기에 따라 분주비가 결정하도록 구성한 것을 특징으로 하는 디지털 영상 신호 복호용 클럭 재생 장치.
  5. 제1항에 있어서, 상기 선입 선출(23)은, 데이터가 차있으면 HF(Half Full)신호를 하이(HIGH)로 출력하고, 데이터가 남아 있으면 RE(Read Enable) 신호를 하이(HIGH)로 출력하며, 데이터를 써넣을 공간이 비어 있으면 IE(Input Enable) 신호를 하이(HIGH)로 출력하도록 구성한 것임을 특징으로 하는 디지털 영상 신호 복호용 클럭 재생 장치.
  6. 제1항에 있어서, 상기 판별 수단(24)은, HF 신호, RE 신호 및 IE 신호가 모두 하이이면 현 상태를 유지하고, HF 신호와 RE 신호가 하이이고 IE 신호가 로우이면 상기 클럭 지연 구동 수단(26)으로 제어 신호를 출력하고, HF 신호가 로우이고 RE 신호와 IE 신호가 하이이면 현 상태를 유지하며, HF 신호와 RE 신호가 로우이고 IE 신호가 하이이면 상기 클럭 리드 구동 수단(25)으로 제어 신호를 출력하도록 구성한 것임을 특징으로 하는 디지털 영상신호 복호용 재생 클럭 장치.
KR1019950013220A 1995-05-25 1995-05-25 디지탈 영상신호 복호용 클럭 재생 장치 KR0168928B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950013220A KR0168928B1 (ko) 1995-05-25 1995-05-25 디지탈 영상신호 복호용 클럭 재생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013220A KR0168928B1 (ko) 1995-05-25 1995-05-25 디지탈 영상신호 복호용 클럭 재생 장치

Publications (2)

Publication Number Publication Date
KR960043760A KR960043760A (ko) 1996-12-23
KR0168928B1 true KR0168928B1 (ko) 1999-03-20

Family

ID=19415367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013220A KR0168928B1 (ko) 1995-05-25 1995-05-25 디지탈 영상신호 복호용 클럭 재생 장치

Country Status (1)

Country Link
KR (1) KR0168928B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306758B1 (ko) * 1999-12-06 2001-10-17 윤종용 레이저 빔 프린터의 레이저 스캐닝 유니트 컨트롤러

Also Published As

Publication number Publication date
KR960043760A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
JP3479518B2 (ja) 同期装置および同期方法
US7756233B2 (en) Data receiving device and data receiving method
US5903324A (en) Transport processor interface for a digital television system
JP4845156B2 (ja) データ送信装置
US6081650A (en) Transport processor interface and video recorder/playback apparatus in a field structured datastream suitable for conveying television information
JP4568777B2 (ja) 消費者用デジタル機器に用いられるバス・インターフェース装置
JP2005065093A (ja) デジタル伝送システムおよびクロック再生装置
KR100238287B1 (ko) 프레임 동기 장치 및 그 방법
JP3119116B2 (ja) ディジタル映像信号の出力回路、記録装置及び再生装置
JP3835945B2 (ja) ディジタルデータの伝送網におけるシステムクロック再生方法および装置
RU2144742C1 (ru) Интерфейс транспортного процессора для цифровой телевизионной системы
KR0168928B1 (ko) 디지탈 영상신호 복호용 클럭 재생 장치
JPH03114333A (ja) パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置
KR100332783B1 (ko) 기록매체의 엠펙 비트 스트림 디스플레이 시점 조절장치및 방법
US6147694A (en) Slow motion replay system having simple structure
JP2959225B2 (ja) ディジタルデータ送信装置及びそれを用いた送受信システム
JP3314700B2 (ja) Mpegデータ転送制御回路
JP2876878B2 (ja) データ送信装置とデータ受信装置
JP3052585B2 (ja) データ送信装置とデータ受信装置
JPH10313448A (ja) 動画像送信装置および受信装置
JP3477841B2 (ja) 受信装置
JPH08265657A (ja) 映像音声信号多重送信装置、受信装置及び伝送装置
JP2002152736A (ja) 位相同期発振回路
JP2590723B2 (ja) 映像信号のディジタル伝送システム
JPH05244113A (ja) データ伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee