KR0165813B1 - 접속홀의 플러그 형성 방법 - Google Patents

접속홀의 플러그 형성 방법 Download PDF

Info

Publication number
KR0165813B1
KR0165813B1 KR1019950008455A KR19950008455A KR0165813B1 KR 0165813 B1 KR0165813 B1 KR 0165813B1 KR 1019950008455 A KR1019950008455 A KR 1019950008455A KR 19950008455 A KR19950008455 A KR 19950008455A KR 0165813 B1 KR0165813 B1 KR 0165813B1
Authority
KR
South Korea
Prior art keywords
wiring layer
lower wiring
connection hole
metal
aluminum
Prior art date
Application number
KR1019950008455A
Other languages
English (en)
Other versions
KR960039147A (ko
Inventor
홍정의
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950008455A priority Critical patent/KR0165813B1/ko
Priority to JP7337095A priority patent/JP2845788B2/ja
Publication of KR960039147A publication Critical patent/KR960039147A/ko
Priority to US08/929,372 priority patent/US5824597A/en
Application granted granted Critical
Publication of KR0165813B1 publication Critical patent/KR0165813B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 디바이스에서 하부 배선층과 층간 절연막에 의하여 절연된 상부 배선층을 접속홀을 통하여 연결할 때, 접속홀의 내부에 하부배선층과 상부배선층을 전기적으로 연결하기 위한 플러그를 형성하는 방법에 관한 것이다. 이 방법은 (1) 기판상에 금속실리사이드, 금속 및 금속 실리사이드를 순차적으로 적층하여 하부배선층을 형성하는 단계와, (2) 상기 기판 상에 상기 하부 배선층을 덮고 상기 하부 배선층의 소정 부분을 노출시키는 접속홀을 갖는 층간절연막을 형성하는 단계와, (3) 상기 하부배선층을 열처리하여, 하부배선층의 합금 반응을 유발하여 부피팽창에 의해 접속홀 내부에 플러그를 형성하는 단계를 포함하여 이루어진다.
상기에서 하부배선층의 금속으로는 알루미늄을 사용하여 상기 금속 실리사이드의 금속은 상기 알루미늄과 합금 반응을 일으킬 수 있는 Co, Cr, Mo, Ta, Ti 및 W 중에서 하나를 선택하면 된다.
또한, 상기 열처리는 300 내지 600℃의 온도에서 열처리로(furnace)를 이용하여 약 30분간, 또는, 급속 열처리 방식을 이용하여 약 30초간 실시한다.

Description

접속홀의 플러그 형성 방법
제1도는 종래의 기술에 따른 접속홀의 플러그 형성 방법을 보인 일부 단면도.
제2도는 종래의 다른 기술에 따른 접속홀의 플러그 형성방법을 보인 일부 단면도.
제3도는 종래의 방법에서 야기되는 문제점을 설명하기 위한 일부 단면도.
제4도는 본 발명의 일 실시예를 설명하기 위한 접속홀 부위의 일부 단면도.
제5도는 본 발명의 하부 전극의 표면에서의 깊이에 대한 원소 농도를 나타내는 그래프.
제6도는 본 발명의 하부 전극의 원소를 나타내는 X-선 스펙트럼 그래프.
제7도는 본 발명의 제2 실시예를 설명하기 위한 접속홀 부위의 일부 단면도,
제8도는 본 발명의 제3 실시예를 설명하기 위한 접속홀 부위의 일부 단면도.
본 발명은 다층 배선을 갖는 반도체 장치에서 접속홀의 플러그를 형성하는 방법에 관한 것으로서, 특히 접속홀로 인해 노출된 상부도전층의 부피를 팽창시켜 접속홀의 종횡비를 감소시키고 또한 접속홀의 종횡비 감소에 의해 배선 공정을 단순화시키기에 적합하도록 한 접속홀의 플러그 형성 방법에 관한 것이다.
반도체 장치의 집적도가 증가하면서 다층 배선에 대한 요구가 증대되고 있고, 동시에 소자의 수평 규격(lateral dimension) 역시 디자인 룰(Design rule)에 따라서 감소하고 있다.
그러나 하부도전층과 하부 도전층 사이에 형성되어 상기 하부도전층과 상부도전층을 절연시키는 층간절연막(Inter Metal Dirlectric : IMD)의 두께는 거의 변하지 않기 때문에 하부 도전층과 상부도전층의 전기적 연결을 위한 접속홀의 종횡비(aspect ratio : 접속홀의 직경에 대한 높이의 비로 정의 됨)가 증가한다. 따라서 접속홀 형성 후 진행되는 상부도전층, 즉, 상부배선층의 형성 공정에서 상부배선층의 단차 피복성(step coverage) 불량 및 접속홀 깊이의 차이로 인하여 접속홀을 금속으로 완전히 충진시키지 못함으로 인하여 배선의 연결이 잘되지 못하는 등의 문제가 발생하여 정상적인 소자의 작동을 방해하는 문제가 있다.
이러한 문제점을 극복하기 위하여 일반적으로 이용되는 종래의 방법은 제1도에 도시한 바와 같이 텅스텐(W)을 증착(deposition)하고 상기 텅스텐을 에치백(etchback) 하여 접속홀 내에 플러그(plug)를 형성하는 방법이 있다.
이 방법은 먼저 제1도의 (a)에 도시한 바와 같이, 하부도전층(10-1)이 형성된 기판(10) 상에 절연 및 평탄화를 위한 층간 절연막(11)을 형성한 후 상기 층간 절연막(11)을 패터닝하여 상기 하부도전층(10-1)의 소정 부분을 노출시키는 접속홀(12)을 형성한다.
다음에는 제1도의 (b)에 도시한 바와 같이, 상기 층간절연막(11) 상에 상기 접속홀을 덮도록 스퍼터링 방법으로 티타늄(Ti)과 질화티타늄(TiN)을 순차적으로 적층하여 베리어층(Barrier layer : 14)을 형성한다.
이어서 제1도의 (c)에 도시한 바와 같이, 상기 배리어층(14) 상에 화학적 기상증착(Chemical Vapor Deposition: 이하, CVD라 칭함) 방법으로 텅스텐을 증착하여 텅스텐층(15)을 형성한다. 그후 제1도의 (d)에서와 같이 상기 텅스텐층(15)을 에치백하여 접속홀 내부에만 상기 텅스텐이 잔존하도록 하므로써 텅스텐 플러그(16)를 형성하고, 제1도의 (e)에 도시된 바와 같이 상기 층간절연막(11) 및 플러그(16) 상에 알루미늄과 같은 금속 물질을 증착하고 패터닝하여 상기 플러그(16)를 통해 상기 하부도전층(10-1)과 전기적으로 연결되는 상부도전층인 상부배선층(17)을 형성한다.
또 다른 종래 기술의 예는 제2도에 도시된 바와 같은 알루미늄(Al)의 유동(flowing) 특성을 이용한 플러그 형성 방법이 있다.
이 방법은 먼저 제2도의 (a)에 도시한 바와 같이, 하부도전층(20-1)이 형성된 기판(20) 상에 절연 및 평탄화를 목적으로 하는 층간절연막(21)을 형성한 후, 상기 층간절연막(21)을 패터닝하여 상기 하부도전층(20-1)의 소정 부분을 노출시키는 접속홀(22)을 형성한다.
다음에는 제2도의 (b)에 도시한 바와 같이, 상기 층간절연막(21) 상에 상기 접속홀을 덮도록 스퍼터링 방법으로 티타늄과 질화티타늄을 순차적으로 증착하여 배리어층(24)을 형성한다.
이어서 제2도의 (c)에 도시한 바와 같이, 베리어층(24) 상에 알루미늄의 접착 특성을 향상시키기 위해 티타늄(Ti)을 스퍼터링 방법으로 증착하여 글루층(Glue layer)(25)을 형성한다.
그리고 제2도의 (d)와 같이, 상기 글루층(25) 상에 알루미늄을 100℃ 전후의 낮은 온도에서 증착(cold deposition)하여 얇은 제1알루미늄층(26)을 형성하고, 이어 제2도의 (e)에서 도시한 바와 같이, 상기 제1알루미늄층(26) 상에 500℃ 이상의 높은 온도에서 알루미늄을 증착(hot-deposition)하여 제2알루미늄층(27)을 형성한다. 이때 고온에서 알루미늄층의 유동이 발생하여 상기 접속홀(22)을 채우게 된다. 도시하지 않았지만 다음에는 증착된 상기 제1 및 제2 알루미늄층을 패터닝하여 상기 하부도전층과 전기적으로 연결되는 상부도전층인 상부배선층을 형성한다.
이상 설명한 종래의 기술에서 텅스텐 플러그를 형성하는 경우에는 CVD 방법으로 텅스텐을 증착하고 상기 텅스텐을 에치백하여 제거해야 하기 때문에 생산비는 증가하고, 생산성은 감소하는 문제가 있다.
그리고, 알루미늄의 유동 특성을 이용하여 접속홀을 채우는 경우에는 접속홀의 직경이 감소되어 종횡비가 크면, 스퍼터링 방법으로 증착되는 베리어층(24)과 글루층(25)이 접속홀의 상부에서 두께가 두꺼워지는 오버행 효과(overhang effect)가 나타난다. 또한, 고온에서 알루미늄이 증착될 때 알루미늄(Al)과 티타늄(Ti)이 반응하여 TiAl3이 형성되고 이로 인해 3배 이상의 부피팽창이 발생하여 제3도와 같이 접속홀 상부에 TiAl3에 의해서 접속홀의 상부 직경이 감소되어 알루미늄의 유동이 억제된다. 상기와 같은 현상은 VLSI(Very Large Scale Integration)에서 필요한 길은 접속홀의 충진을 위한 텅스텐 플러그 및 유동 특성을 이용한 알루미늄 플러그의 형성을 어렵게 한다. 이러한 현상의 자세한 설명은 다음 문헌에 기록되어 있다.
(1) E.G.COLGAN AND J.W.MEYER, THIN-FILM REACTIONS OF Al WITH Co, Cr, Mo, Ti, AND W J.MATER. RESO, VOL. 4, 815(1989)
(2) D. JAWARANI, J.P. STARK, H.KAWASAKI, J.O. OLOWOLAFE, C.C. LEE, J. KLEIN, AND F. PINTCHOVSKI, INTERMETALLIC COMPOUND FAORMATION IN Ti/ Al ALLOY THIN FILM COUPLES AND ITS ROLE IN ELECTROMIGRATION LIFE TIME, J. ELECTROHEM SOC.. 141,302(1994)
본 발명은 제3도에서 지적한 문제 등을 극복하기 위하여 고안된 것으로서 하부 배선층의 부피팽창을 이용하여 접속홀을 충진시키는 방법에 관한 것이다.
본 방법은 반도체 소자에서 하부도전층인 하부배선층과 층간절연막에 의하여 절연된 상부도전층인 상부배선층을 접속홀을 통하여 연결하는 플러그 형성 방법에 있어서, (1) 기판상에 금속실리사이드, 금속 및 금속 실리사이드를 순차적으로 적층하여 하부배선층을 형성하는 단계와, (2) 상기 기판 상에 상기 하부 배선층을 덮고 상기 하부 배선층의 소정 부분을 노출시키는 접속홀을 갖는 층간절연막을 형성하는 단계와, (3) 상기 하부배선층을 열처리하여, 하부배선층의 합금 반응을 유발하여 부피팽창에 의해 접속홀 내부에 플러그를 형성하는 단계를 포함하여 이루어진다.
상기에서 금속은 알루미늄을 사용하고, 상기 금속실리사이드의 금속은 상기 알루미늄과 합금 반응을 일으키는 Co, Cr, Mo, Ta, Ti 및 W중에서 하나 이상 선택하여 사용하면 된다.
또, 기판 상에 하부배선층을 형성하는 단계와, 상기 기판상에 상기 하부 배선층의 소정 부분을 노출시키는 접속홀을 갖는 층간 절연막을 형성하는 단계와, 상기 층간절연막 상에 상기 접속홀을 덮도록 도전층을 형성하는 단계와, 열처리하여 하부배선층과 도전층의 합금반응을 유발하므로서 부피팽창에 의해 접속홀 내부에 플러그를 형성하는 단계를 포함하여 플러그를 형성시키는 방법도 있다.
우선, 접속홀의 직경이 크고 높이가 작은 경우, 즉, 종횡비가 작은 경우에 적용이 가능한 제1 실시예를 제4도를 참조하여 설명하면 다음과 같다.
먼저 제4도의 (a)와 같이, 반도체기판(41) 상에 산화막과 같은 절연막(42)을 형성하고 절연막(42) 상에 하부배선층(43)을 형성한다. 이 하부배선층(43)은 금속실리사이드, 예를 들어, MoSiX를 약 400Å 정도 증착하고, 상기 MoSiX상에 알루미늄을 5000Å 정도 증착하고, 그리고 알루미늄층 상에 다시 MoSiX을 약 600Å 증착하여 형성하고 상기 하부배선층(43)을 패터닝하여 하부배선패턴(44)을 형성한다. 여기서X는 2.0 이상이다. 상술한 바와 같이 하부배선층(43)은 금속실리사이드, 알루미늄 및 금속실리사이드를 순차적으로 적층하여 형성하고, 상기 금속실리사이드의 금속은 상기 알루미늄과 합금반응(alloying reaction)을 일으키는 Co, Cr, Mo, Ta, Ti 및 W 중에서 하나 이상 선택하여 사용하면 된다.
다음에는 제4도의 (b)와 같이 상기 절연막(42) 상에 상기 사부배선패턴(44)을 덮도록 산화막(SiO2)과 같은 층간절연막(45)을 형성하고 상기 층간절연막(45)을 패터닝하여 상기 하부배선패턴(44)의 소정 부분을 노출시키는 접속홀(46)을 형성한다.
이렇게 한 후에 급속열처리(Rapid Thermal Annealing - RTA ; 300℃ -600℃, 바람직하게는 약 400℃ : 수초에서 1분, 바람직하게는 30초 정도)를 한다. 열처리를 하면 상기 접속홀(46)로 인해 노출된 하부배선패턴의 합금반응이 일어나 부피가 팽창되어 접속홀 내에 플러그가 제4도의 (c)와 같이 형성된다.
상기 노출된 하부배선패턴의 합금화되는 과정을 설명하기 위하여 하부 전극의 표면에서의 깊이에 따른 원소들의 분포를 제5도에 도시하였다. 제5도의 (a)는 400Å 두께의 MoSiX, 5000Å의 Al 및 600Å 두께의 MoSiX를 순차적으로 증착한 직후의 Al, Si, O, Mo 의 분포도이다. 제5도의 (b)에서는 급속열처리 방식으로 약 400℃에서 30초 정도 열처리 한 후의 합금 진행 결과를 보여 주고 있는데, 이 상태에서는 Mo-Si-Al 서로 간에 반응이 진행된 것을 알 수 있다.
제6도에는 알루미늄층의 X-선 스펙트럼을 보여주고 있다.
제6도의 (a)는 400Å 두께의 MoSiX, 5000Å의 Al 및 600Å 두께의 MoSiX를 순차적으로 증착한 직후의 원소 스펙트럼인데 여기서는 알루미늄이 다량으로 관찰되는 것으로 증착된 알루미늄이 반응을 일으키지 않고 존재하는 것을 알 수 있다. 제6도의 (b)에서는 급속열처리 방식으로 약 400℃에서 30초 정도 열처리한 후의 원소 스펙트럼으로 이 상태에서는 Mo-Si-Al의 합금이 많이 발생되어 있고, MoAl1.3Si0.7이 가장 많이 존재하고 있으며 그 이외에도 Al, Si, MoSi2등이 골고루 존재하고 있는 것을 보여 준다.
이렇게 되는 것은 알루미늄층의 상부 및 하부에 있는 금속실리사이드층 내에 있는 과량의 Si 원자가 알루미늄과 공정 화합물(eutectic compound)을 형성하고, 이때 내화성 금속(refractory metal)이 상기 반응에 참여하는 것으로 이러한 합금 반응에 의해 부피가 증가하므로서 접속홀을 충진시키는 플러그가 형성되는 것으로 해석된다.
이렇게 한 후에는 제4도의 (d)에서와 같이 상부배선층(47)을 형성한다. 이 상부배선층(47)은 알루미늄 등과 같은 금속을 증착하고 패터닝하여 형성한다.
다음에는, 제7도 및 제8도를 참조하면서 VLSI에서 요구되는 바와 같이 종횡비가 큰 접속홀의 경우에 접속홀의 플러그 형성 방법을 설명한다.
종횡비가 큰 접속홀의 경우에는 우선, 하부전극 자체의 반응에 의해 접속홀의 종횡비를 감소시키는 방법으로 그 플러그 형성 과정을 제7도를 참조하면서 설명한다.
이 실시예의 방법은 먼저 제7도의 (a)에서 보인 바와 같이, 기판(71) 상에 절연막(72)을 형성한 수 하부배선층(79)을 형성한다. 이 하부배선층(79)은 금속실리사이드, 예를 들어MoSiX(73)을 약 400Å형성한 후 상기 MoSiX(73) 상에 알루미늄(Al : 74)을 5000Å 정도의 두께로 형성하고 다시 상기 알루미늄(74) 상에 MoSiX(75)를 600Å 정도 형성하여 구성한다. 여기서 상기X는 2.0 이상으로 형성한다. 즉, 상기 하부배선층(79)은 금속실리사이드, 알루미늄 및 금속실리사이드를 순차적으로 적층하여 형성하고 상기 금속실리사이드층의 금속으로는 알루미늄과 합금 반응을 일으킬 수 있는 Co, Cr, Mo, Ta, Ti 및 W 중에서 하나 이상 선택하여 사용하면 된다.
다음에는 제7도의 (b)에서 보인바와 같이, 하부배선층(79) 상에 상기 하부배선층(79)과의 절연 및 평탄화를 목적으로 하는 층간절연막(76)을 형성하고 상기 층간절연막(76)을 패터닝하여 상기 하부배선층(79)의 소정 부분을 노출시키는 접속홀(77)을 형성한다.
이렇게 한 후에 제7도 (c)에서와 같이 300 내지 600℃의 온도에서 열처리로(furnace)를 이용할 때는 약 30분 동안, 그리고, 급속열처리 방식을 이용할 때는 30초간 열처리를 한다. 이 때 하부배선층의 자체 반응에 의해 금속, 알루미늄 및 실리콘의 합금 반응(MoAlSi)이 일어나서 접속홀(77) 부위에서 부피팽창이 일어나 접속홀(77)의 하부를 충진하므로 결국 접속홀의 종횡비가 감소하는 효과를 가져온다.
그 다음에는 제7도의 (d)에서 보는 바와 같이 종래와 같은 일반적인 방법으로 제1 및 제2알루미늄을 저온-고온 증착(cold-hot deposition) 방식에 의해 증착하고 패터닝하여 상기 하부배선층과 전기적으로 연결되는 상부배선층(78)을 형성한다.
접속홀의 직경이 작고 깊이가 깊은, 즉, 종횡비가 큰 접속홀의 경우에 대하여 다른 실시예의 플러그 형성 방법을 제8도를 참조하면서 설명한다.
이 예에서는 하부배선층과 상부배선층의 반응에 의해 합금(alloying compound)이 형성되며 이에 의한 하부배선층이 부피 팽창으로 접속홀의 하부를 충진시켜 접속홀의 종횡비를 감소시키므로서 플러그가 형성되도록 한 것이다.
이 방법은 먼저 제 8도 (a)와 같이, 기판(81) 상에 산화막과 같은 절연막(82)을 형성한 후, 하부배선층(91)을 형성한다. 이 하부배선층(91)은 금속, 예를 들어, Ti(83)을 약 500Å 두께로 형성하고, 상기 Ti(83) 상에 알루미늄(84)을 약 5000Å, 그리고 다시 알루미늄(84) 상에 TiN(85)을 약 500Å, 상기 TiN(85) 상에 Ti(86)을 약 500Å의 두께로 차례대로 증착한다. 즉 상기 하부배선층(91)은 금속, 알루미늄, 질화금속 및 금속을 순차적으로 적층하여 형성하고, 상기 금속은 알루미늄과 합금반응을 일으키는 Co, Cr, Mo, Ta, Ti 및 W 중에서 하나 이상 선택하여 사용한다.
다음에는 제8도의 (b)와 같이, 상기 하부배선층(91)상에 상기 하부배선층(91)과의 절연 및 평탄화를 목적으로 하는 층간절연막(87)을 형성하고 상기 층간절연막(87)을 패터닝하여 상기 하부배선층(91)의 소정 부분을 노출시키는 접속홀(92)을 형성한다.
이어서 제8도의 (c)와 같이, 상기 층간절연막(87) 상에 상기 접속홀(92)을 덮어 상기 하부배선층과 접촉하도록 알루미늄층(88)을 약 1000Å 정도의 두께로 형성한다.
이렇게 한 후 제8도의 (d)와 같이 약 400℃ 30초 정도 동안 급속 열처리한다. 이때 접속홀로 인해 노출된 하부배선층의 금속과 알루미늄의 합금 반응에 의해 TiAl3층(89)이 형성되고 이로 인한 부피 팽창이 일어나기 때문에 접속홀의 하부가 충진되어 결과적으로 접속홀의 종횡비가 감소하는 것과 같은 효과를 가져온다.
다음에는 제8도의 (e)와 같이, 500℃ 이상의 고온에서 알루미늄을 증착하여 상부배선층(90)을 형성한다. 이때 알루미늄의 유동이 일어나 상기 TiAl3층(89)으로 하부가 충진된 접속홀을 채우게 되고 하부도전층인 하부배선층(91)과 상부도전층인 상부배선층(90)을 연결하기 위한 플러그가 형성된다.
이상 설명한 바와 같이 본 발명의 실시를 위해서 금속으로는 알루미늄과 합금 반응을 일으키는 금속을 사용하면 되는데, Al과 합금 반응을 일으키는 금속으로는 Co, Cr, Mo, Ta, Ti 및 W 등이 있어서 이등 중에서 하나 이상 선택하여 사용하면 된다.
이러한 본 발명에 따르면, 종래의 기술에서 접속홀의 종횡비가 커서 상기 접속홀을 충진하여 플러그를 형성하기가 어려운 경우에도, 하부전극 자체의 반응에 의한 부피팽창으로 접속홀의 종횡비를 감소시킬 수 있으므로, VLSI와 같은 초고집적 회로에서 요구되는 종횡비 큰 접속홀에도 성공적으로 플러그를 형성할 수가 있게 된다.

Claims (12)

  1. (1) 기판 상에서 금속실리사이드, 금속 및 금속실리사이드를 순차적으로 적층하여 하부배선층을 형성하는 단계, (2) 상기 기판 상에 상기 하부배선층을 덮고 상기 하부배선층의 소정 부분을 노출시키는 접속홀을 갖는 층간절연막을 형성하는 단계, (3) 상기 하부배선층을 열처리하므로서, 하부배선층의 합금반응을 유발하여 부피 팽창에 의해 접속홀 내부에 플러그를 형성하는 단계를 포함하는 것이 특징인 접속홀의 플러그 형성 방법.
  2. 제1항에 있어서, 상기 금속실리사이드의 금속을 Co, Cr, Mo, Ta, Ti 및 W 중 하나를 선택하여 사용하는 것이 특징인 접속홀의 플러그 형성 방법.
  3. 제1항에 있어서, 상기 하부배선층의 금속을 알루미늄으로 형성하는 것이 특징인 접속홀의 플러그 형성 방법.
  4. 제1항에 있어서, 상기 (3)단계의 열처리를 급속열처리(RTA) 방식으로 300 내지 600℃의 온도에서 약 수초에서 일분 정도를 실시하는 것이 특징인 접속홀의 플러그 형성 방법.
  5. 제4항에 있어서, 상기 급속열처리를 약 400℃에서 30초간 실시하는 것이 특징인 접속홀의 플러그 형성 방법.
  6. 제1항에 있어서, 상부배선층을 상기 (3)단계의 플러그 형성 공정 후에 층간절연막 및 플러그 상에 형성하는 것이 특징인 접속홀의 플러그 형성 방법.
  7. 기판상에 하부배선층을 형성하는 단계, 상기 기판상에 상기 하부배선층의 소정 부분을 노출시키는 접속홀을 갖는 층간절연막을 형성하는 단계, 상기 층간절연막 상에 상기 접속홀을 덮도록 도전층을 형성하는 단계, 열처리하여 하부배선층과 도전층의 합금 반응을 유도하므로서 부피팽창에 의해 접속홀 내부에 플러그를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 접속홀의 플러그 형성 방법.
  8. 제7항에 있어서, 상기 하부배선층을 금속, Al, 질화금속 및 금속을 순차적으로 적층하여 형성하는 것이 특징인 접속홀의 플러그 형성 방법.
  9. 제8항에 있어서, 상기 금속을 Co, Cr, Mo, Ta, Ti 및 W 중 하나를 선택하여 사용하는 것이 특징인 접속홀의 플러그 형성 방법.
  10. 제8항에 있어서, 상기 하부배선층의 질화금속을 TiN으로 형성하는 것이 특징인 접속홀의 플러그 형성 방법.
  11. 제7항에 있어서, 상기 도전층을 알루미늄(Al)으로 형성하는 것이 특징인 접속홀의 플러그 형성 방법.
  12. 제7항에 있어서, 상부배선층을 상기 도전층 상에 형성하는 것이 특징적인 접속홀의 플러그 형성 방법.
KR1019950008455A 1995-04-12 1995-04-12 접속홀의 플러그 형성 방법 KR0165813B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950008455A KR0165813B1 (ko) 1995-04-12 1995-04-12 접속홀의 플러그 형성 방법
JP7337095A JP2845788B2 (ja) 1995-04-12 1995-12-25 コンタクトホールのプラグ形成方法
US08/929,372 US5824597A (en) 1995-04-12 1997-09-15 Method of forming contact hole plug

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008455A KR0165813B1 (ko) 1995-04-12 1995-04-12 접속홀의 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR960039147A KR960039147A (ko) 1996-11-21
KR0165813B1 true KR0165813B1 (ko) 1999-02-01

Family

ID=19411962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008455A KR0165813B1 (ko) 1995-04-12 1995-04-12 접속홀의 플러그 형성 방법

Country Status (3)

Country Link
US (1) US5824597A (ko)
JP (1) JP2845788B2 (ko)
KR (1) KR0165813B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711920B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그의 형성 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222525A1 (en) * 1997-03-14 2004-11-11 Rhodes Howard E. Advanced VLSI metallization
US6656834B1 (en) * 2001-06-20 2003-12-02 Advanced Micro Devices, Inc. Method of selectively alloying interconnect regions by deposition process
US6977437B2 (en) * 2003-03-11 2005-12-20 Texas Instruments Incorporated Method for forming a void free via
KR100573897B1 (ko) * 2003-12-30 2006-04-26 동부일렉트로닉스 주식회사 반도체 제조 방법
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits
US7804148B2 (en) * 2006-02-16 2010-09-28 International Business Machines Corporation Opto-thermal mask including aligned thermal dissipative layer, reflective layer and transparent capping layer
TWI729457B (zh) * 2016-06-14 2021-06-01 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
CN109923662A (zh) 2016-11-08 2019-06-21 应用材料公司 用于图案化应用的自底向上的柱状体的几何控制
WO2018156710A1 (en) 2017-02-22 2018-08-30 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
WO2019046402A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
TWI723282B (zh) * 2017-09-16 2021-04-01 美商應用材料股份有限公司 藉由矽化法之含金屬薄膜體積膨脹
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
TW202002219A (zh) 2018-05-08 2020-01-01 美商微材料有限責任公司 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218144A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 電極・配線構造
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
JP2921773B2 (ja) * 1991-04-05 1999-07-19 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
JPH05267471A (ja) * 1991-04-05 1993-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR940003566B1 (ko) * 1991-04-15 1994-04-23 삼성전자 주식회사 반도체 장치의 다층배선의 형성방법
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
JP2889430B2 (ja) * 1992-05-14 1999-05-10 シャープ株式会社 コンタクト部形成方法
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
JPH07161813A (ja) * 1993-12-08 1995-06-23 Nec Corp 半導体装置の製造方法
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711920B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그의 형성 방법

Also Published As

Publication number Publication date
US5824597A (en) 1998-10-20
JPH08288392A (ja) 1996-11-01
KR960039147A (ko) 1996-11-21
JP2845788B2 (ja) 1999-01-13

Similar Documents

Publication Publication Date Title
KR0165813B1 (ko) 접속홀의 플러그 형성 방법
US5565707A (en) Interconnect structure using a Al2 Cu for an integrated circuit chip
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US6077774A (en) Method of forming ultra-thin and conformal diffusion barriers encapsulating copper
US7399700B2 (en) Dual damascene interconnection with metal-insulator-metal capacitor and method of fabricating
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
US6602782B2 (en) Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby
JPH09135005A (ja) 半導体装置の配線形成方法
KR100319588B1 (ko) 배선구조의 형성방법
US7635644B2 (en) Semiconductor device including metal interconnection and method for forming metal interconnection
US7018878B2 (en) Metal structures for integrated circuits and methods for making the same
JPH09326436A (ja) 配線形成方法
US5750439A (en) Method of making aluminum alloy wiring with less silicon nodule
JPH08298285A (ja) 半導体素子とその製造方法
JP2003045878A (ja) 半導体素子の配線形成方法
US5948705A (en) Method of forming interconnection line
JP4733804B2 (ja) 配線の形成方法
JPH11330236A (ja) 多層配線を有する電子装置及びその製造方法
KR100945503B1 (ko) 반도체 소자의 금속배선 형성방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100784106B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR930001896B1 (ko) 반도체 장치의 금속배선구조 및 그 형성방법
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
JPH08111455A (ja) 配線形成方法
KR100920040B1 (ko) 반도체 소자의 배선 및 그의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee