KR0165048B1 - 디스크 장치 - Google Patents

Abstract

본 발명은 디스크 장치에 관한 것으로 액츄에이터의 소형경량화에 수반한 균형조정을 위해 회전중심과 헤드측의 무게 중심을 연결하는 직선상에 코일측의 무게중심이 위치하도록 암부, 축장착부 및 코일지지부를 배치한다. 또한 본 발명은 섹터마크를 피크 검출펄스와 그 기준 극성신호를 비교하여 검출한다. 한편 섹터 마크의 판독신호 중의 어느 하나가 드롭아웃하여도 판독신호가 검출가능하도록 기준 검출 극성신호에 중복성을 갖게 하였다. 또한 실린더 어드레스를 인식하는 그 레이코드 검출부도 그레이코드의 판독에 의한 피크검출 펄스와 극성 검출신호에 의하여 검출한다. 스핀들 모터에 의해 회전하는 디스ㅋ 매체, 디스크 매체의 기록면에 반경방향으로 헤드를 이동가능하게 지지하느 액츄에이터, 및 소정의 회전각의 범위에서 액츄에이터를 회동시키는 음성코일모터(VCM)로 된 디스크 장치를 실현하는 것이다.

Description

디스크 장치

제1도는 본 발명의 디스크 장치의 내부 구조의 설명도.

제2도는 제1도의 I-I선 단면도.

제3도는 본 발명의 디스크 장치의 조립분해도.

제4도는 본 발명의 디스크 장치의 회로블럭도.

제5도는 본 발명의 서보 프레임의 포맷 설명도.

제6도는 제5도의 서보 프레임의 판독신호의 설명도.

제7도는 제5도의 서보영역의 기록상태와 헤드위치신호 검출의 설명도.

제8도는 제4도의 서보 프레임 복조회로의 실시예의 블럭도.

제9도는 제8도의 섹터 마크 검출회로의 실시예의 블럭도.

제10도는 제9도의 피크 패턴 비교부의 실시예의 블럭도.

제11a,11b도는 제8도의 피크 패턴 비교부에 설정하는 기준 시퀀스 패턴의 설명도.

제12도는 제8도의 극성 패턴 비교부에 설정하는 기준 시퀀스 패턴의 설명도.

제13a∼제13d도는 제8도의 섹터 마크 판독신호로부터 검출하는 피크 검출 펄스 및 극성 신호의 타이밍도.

제14a∼14e도는 제8도의 섹터 마크 판독신호에 대한 피크 검출 펄스 및 극성 신호의 동기화를 나타내는 타이밍도.

제15도는 제8도의 그레이 코드 검출회로의 실시예의 블럭도.

제16a∼16d도는 제15도의 실시예에서의 그레이 코드 판독신호로부터 검출하는 피크 검출 펄스 및 극성 신호의 타이밍도.

제17a∼17l도는 정상적인 판독시의 그레이 코드의 타이밍도.

제18a∼18l도는 스테이트 0의 판독신호가 드롭아웃할 때의 그레이 코드 검출의 타이밍도.

제19a∼19l도는 스테이트 3의 판독신호가 드롭아웃할 때의 그레이 코드 검출의 타이밍도.

제20a∼20k도는 판독신호에 진상 쉬프트가 발생할 때의 그레이 코드 검출의 타이밍도.

제21a∼21k도는 판독신호에 진상 쉬프트가 발생할 때의 그레이 코드 검출의 타이밍도.

제22도는 온 트랙시에 실시간 방식으로 편심을 측정하여 보정하는 본 발명의 실시예의 블럭도.

제23도는 편심보정치를 저장한 RAM보정 테이블의 설명도.

제24a, 24b도는 헤드 궤적과 트랙 중심에 대한 실시간 편심측정과 보정의 상태를 나타내는 설명도.

제25도는 제22도의 편심측정과 보정처리의 플로우챠트.

제26도는 가변 섹터 크기를 얻도록 섹터 펄스를 발생하는 본 발명의 실시예의 블럭도.

제27a, 27b도는 제26도에 의한 섹터 펄스 발생제어의 설명도.

제28a∼28c도는 데이터 스플릿을 위한 섹터 펄스 발생의 타이밍도.

제29a∼29c도는 불량 섹터의 슬립핑 처리에 사용하는 섹터 펄스 발생의 타이밍도.

제30a∼30d도는 디지탈 에러 시험시의 섹터 펄스 발생의 타이밍도.

제31도는 제26도의 섹터 펄스의 발생 처리의 플로우챠트.

본 발명은 메모리 용량을 증가시킬 수 있고 또한 소형이고 얇은 형상을 이룰 수 있는 디스크 장치에 관한 것이고, 특히 2.5인치의 디스크 매체를 사용하는 디스크 장치에 관한 것이며, 좀더 구체적으로, 데이터 표면상에 기록된 서보(servo) 정보에 기초하여 헤드를 위치결정하는 섹터 서보 시스템(sector servo system)의 디스크 장치에 관한 것이며, 특히 섹터헤드의 서보프레임에 서보 정보와 함께 기록된 섹터마크나 실린더(cylinder) 어드레스(address)를 표시하는 그레이 코드(gray code)를 정확하게 검출하는 디스크 장치에 관한 것이다.

최근에는 노트북(notebook)형 컴퓨터나 휴대용 통신장치 단말기의 외부 메모리 장치로는 소형의 하드 디스크(hard disk)가 내장되었다. 이러한 소형의 하드 디스크로는 예컨대 그 속에 2.5인치의 디스크 매체를 2, 3개 갖는 하드 디스크를 사용한다. 이러한 소형의 디스크 장치에서는 메모리 용량의 증대와 더불어서, 장치의 소형화, 경량화 및 얇은 형상화가 더 요청된다. 장치의 소형화, 경량화 및 얇은 형상화는 이 장치를 노트북형 컴퓨터 등에 내장시킬 경우 내장면적을 줄일 수 있다. 따라서 자기 디스크 장치를 포함하는 전체 컴퓨터는 소형화되고 용이하게 운반할 수 있게 된다. 또한 스핀들 모터(spindle motor)와 음성코일 모터의 구동 부하가 줄어 들어 전력소비를 줄일 수 있다. 노트북형 컴퓨터나 휴대용 통신 단말기는 배터리(battery) 전원으로 동작시킬 수 있다. 그러므로 그 성능은 배터리를 충전시키지 않고 컴퓨터나 단말기를 사용할 수 있는 시간에 의해 결정된다. 즉 디스크 장치의 전력소비를 줄일 경우, 배터리 이용시간이 이러한 줄어 든 전력소비에 해당하는 시간 만큼 증가하므로 성능이 향상된다. 또한 장치의 소형화, 경량화 및 얇은 형상화를 이루기 위해서는 후술하는 문제점들을 해결해야만 한다.

작은 하드 디스크에서는 종래의 큰 디스크 장치에서 헤드의 위치결정용 서보정보를 기록하는 전용의 서보면을 설비할 수가 없다. 따라서 서보 정보가 데이터면상에 기록된 섹터 서보 시스템을 사용한다. 예컨대 1개의 실린더를 60섹터로 분할하고 서보 프레임을 각 섹터의 헤드에 기록한다. 서보 프레임에는 서보 프레임을 지시하는 서보 마크(mark), 실린더 어드레스를 검출하는 그레이 코드(gray code), 인덱스 패턴(index pattern)(헤드섹터에만), 판독 증폭기의 AGC 레벨(level)을 설정하는 AGC 패턴 및 헤드 위치를 검출하는 서보 패턴이 자기적으로 기록된다.

섹터 서보 시스템을 사용하는 디스크 장치에서는 서보 프레임이 짧아짐에 따라 섹터내의 데이터 영역을 확장시킬 수 있으므로 메모리 용량을 확장시키기 위해서는 서보 프레임내에 기록된 각 패턴을 최소로 하는 것이 좋다.

이와는 반대로 서보 프레임내에 기록된 섹터 마크, 그레이 코드 등의 패턴 검출의 정확성을 향상시키기 위해서는 패턴 당의 실린더 방향의 기록 피치(pitch)를 확장시켜야 한다. 예컨대 섹터 마크가 N□S□NS의 기록 패턴을 가진다고 하고, 기준클록에 의해 결정되는 기록 주기를 (T)라고 하면, 16T, 16T, 10T, 10T로 기록되므로 전체 52T의 구간이 필요하다.

예컨대 섹터 마크 뒤에 기록된 그레이 코드내에서 1비트폭이 6T인 경우, G12, G11, . . . , GO, GH의 14비트가 그레이 코드 X000X000로 기록된다. 그레이 코드는 84T의 길이를 갖는다. 또한 위치 영역으로는 약 160T의 정도 필요하다. 즉 전체 서보 프레임으로는 196T로 된다.

이번에는 하나의 서보 프레임과 다음의 서보 프레임간을 3600T라고 가정하면, 서보 영역은 1트랙의 5.4%를 차지한다. 섹터 마크와 그레이 코드를 짧게 하면 메모리 용량을 증가시킬 수 있다. 그러나 섹터 마크와 그레이 코드를 짧게 하면 패턴 검출의 정확성이 악화한다. 그러므로 섹터 마크와 그레이 코드를 짧게 하는데는 한계가 있다.

한편 섹터 서보 시스템을 사용하는 종래의 디스크 장치에서는 자기 매체의 편심율로 인한 편차치를 측정하여 온 트랙(on-track) 제어시에 편심율을 보정한다. 상기 목적의 편심율 보정치의 측정에서는 편심율 보정용 명령을 소정시간 마다 발생시켜 트랙 중심으로부터의 편차치를 RAM 등에 저장시킨다. 통상의 온 트랙 제어에서는 목적 위치에서 이미 측정한 편차치를 빼서 온 트랙 제어를 행함으로써 헤드를 트랙 중심으로 항상 위치시킬 수 있다.

그러나 편심율 보정치를 소정시간 마다 측정하기 때문에, 측정과 다음 측정간의 시간 간격동안에는 이전의 측정치로 보정을 행하기 때문에 온도 변화 등에 의한 편심율을 대처할 수 없게 된다.

또한 섹터 서보 시스템을 사용하는 디스크 장치에서는 서보 프레임이 실린더상에 고정적으로 기록되기 때문에 섹터의 크기가 기본적으로 고정된다. 그러나 고정된 섹터 내로 설치할 수 있는 복수의 데이터 블록(block) 또는 고정된 섹터 길이를 초과하는 데이터 블록을 조작가능하게 하기 위해서는 실질적으로 섹터 펄스(pulse)의 발생 위치를 변화시킬 수 있는 가변 섹터 크기를 사용할 필요가 있다.

섹터크기의 가변은 데이터 블록 크기와 더불어서 결함이 있는 섹터를 무시하여 교환 처리(exchanging process)를 불필요하게 만들므로, 섹터 펄스의 발생을 금지하는 슬리핑(slipping)처리, 더욱이 디지탈(digital) 에러(error) 시험시에 서보 프레임에 완전히 동기된 섹터 펄스의 발생 등의 다양한 요청에 대응하지 않으면 안된다.

본 발명에 따르면 부품의 배치에 의하여 필요없는 공간을 제거하여 장치를 소형화를 이룩하고 또한 장치를 소형화하여도 고품질을 유지할 수 있는 디스크 장치가 제공된다.

본 발명의 목적은 스핀들 모터에 의해 회전하는 디스크 매체, 디스크 매체의 기록면에 반경방향으로 헤드를 이동가능하게 지지하는 엑츄에이터, 및 소정의 회전각의 범위에서 액츄에이터를 회동시키는 음성코일모터(VCM)로 된 디스크 장치를 실현하는 것이다.

이하에서는 본 발명의 목적, 특징 및 이점들을 도면을 참조하여 더 상세히 설명한다.

본 발명에 따르면 검출율을 저하시킴 없이 섹터 마크와 그레이 코드의 기록영역을 줄임으로써 메모리 용량을 증가할 수 있는 디스크 장치가 제공된다.

본 발명의 디스크 장치는 동일 실린더상에 서보 영역과 데이터 영역을 구비한 섹터 영역을 복수개 설치한 디스크 매체를 사용하는 섹터 서보 시스템을 사용한다. 디스크 매체의 각 섹터 서보 영역(서보 프레임)에는 적어도 서보 영역을 나타내는 섹터 마크, 실린더 어드레스를 나타내는 그레이 코드, 및 헤드 위치를 검출하는 소정의 서보 패턴이 자기적으로 기록된다.

디스크 제어부는 헤드부에 의해 서보 패턴의 판독신호에 의하여 헤드위치를 검출하고, 헤드부를 임의의 실린더에 위치시켜서 판독 및 기록을 행한다.

서보 영역에 기록된 섹터 마크 및 그레이 코드는 판독신호의 피크(peak)와 극성에 의하여 검출한다. 피크 검출부는 헤드부에 의해 판독된 섹터 마크 및 그레이 코드의 판독신호의 피크간의 시간 간격을 검출하여 피크 검출 펄스(pulse)를 출력한다. 극성 검출부는 상기와 유사하게 헤드부에 의해 판독된 섹터 마크 및 그레이 코드의 판독신호의 극성을 검출하여 극성신호를 출력한다.

이 경우 마크 또는 패턴의 자기 기록은 N극과 S극을 번갈아 기록하기 때문에, 예컨대 N극의 판독에 의해 양극성의 판독신호가 얻어져서 그 피크와 극성이 검출되면, 다음에는 S극의 판독에 의해 음극성의 판독신호가 얻어져서 그 피크와 극성이 검출되며, 이러한 동작이 교대로 반복된다.

섹터 마크 검출부는 피크 검출부의 피크 검출 펄스와 극성 검출부의 극성신호에 의하여 섹터 마크를 검출하여 디스크 제어부에 통지한다. 이러한 목적으로 섹터 마크 검출부는 피크 비교부, 극성 비교부, 및 게이트(gate)부를 구비한다. 피크비교부는 섹터 마크의 판독기간에 걸친 피크 검출 펄스의 시간열인 피크 시퀀스(sequence)를, 섹터 마크의 자기 기록에 대응하는 피크 기준 시퀀스와 비교하여 양자가 일치할 때에 피크 일치 신호를 출력한다.

한편 극성비교부는 섹터 마크의 판독기간에 걸친 극성신호의 시간열인 극성 시퀀스를 섹터 마크의 자기 기록 패턴에 대응하는 극성 기준 시퀀스와 비교하여 양자가 일치할 때에 극성 일치 신호를 출력한다. 피크 비교부와 극성비교부의 양자의 일치신호가 얻어지면 게이트부는 섹터 마크의 검출신호를 출력한다.

섹터 마크의 판독신호중의 하나가 드롭아웃(drop out)하더라도 판독신호를 검출가능하도록 용장성(redundancy)을 제공한다. 이러한 목적으로 상기 섹터 마크 검출부는 섹터 마크의 자기 기록에 일치하는 판독 시퀀스 신호 및 섹터 마크의 자기 기록의 판독신호중의 하나가 드롭아웃하는 판독 시퀀스 신호마다 피크 비교부, 극성비교부 및 게이트부를 가지며, 복수의 게이트부중의 하나의 일치신호에 의하여 섹터 마크의 검출신호를 출력한다.

이 경우 디스크 제어부에 의한 비트 설정으로 선택적으로 복수의 게이트부를 유효하게 하는 제어 레지스터(register)부를 설치한다. 이 제어 레지스터에 대해서, 디스크 제어부는 특정의 실린더로 위치결정한 후의 최초의 섹터 마크의 검출은 섹터 마크의 자기 기록에 일치하는 판독 시퀀스 신호에 의하여 일치신호를 출력하는 게이트부를 유효하게 하는 비트 설정을 행한다.

2회 이후의 섹터 마크의 검출에 관해서는, 판독 시퀀스 신호에 드롭아웃이 있더라도 일치신호를 출력하는 다른 게이트부를 또한 유효하게 하기 위하여 제어 레지스터부에 비트 설정을 행한다. 온 트랙(on-track)제어에서 최초의 섹터 마크의 검출은 상기 패턴이 규정 패턴에 완전히 일치할 필요는 없고, 일단 섹터 마크가 검출가능한 후에는 패턴중의 하나가 드롭아웃할지라도 판독에러로 간주하지 않고 검출을 행할 수 있다.

그레이 코드로부터 실린더 어드레스를 검출하는 실린더 어드레스 검출부(그레이 코드 검출부)도 피크 검출부에 의한 그레이 코드의 피크 검출 펄스와 극성 검출부에 의한 그레이 코드의 극성 신호에 의하여 그레이 코드를 검출하고 또한 실린더 어드레스를 판별하여 디스크 제어부에 통지한다.

실린더 어드레스 검출부(그레이 코드 검출부)는 피크 검출 펄스와 극성 신호에 더하여 상태 카운터(status counter)를 사용하여 실린더 어드레스를 나타내는 비트열을 복원한다. 상태 카운터부는 그레이 코드의 기록 비트 길이(N)에 의하여 상태를 기준 주기(T)로 반복적으로 계수한다.

예컨대 디스크 매체의 서보 프레임에 어드레스 1비트당 6T의 주기로 X00X00의 그레이 코드를 자기 기록한 경우에, 시퀀스 카운터부는 6개의 상태 즉 0, 1, 2, 3, 4, 5를 표시하는 0∼5를 기준 주기(T)로 반복적으로 계수한다.

이 상태 카운터부의 계수치는 6T의 그레이 코드중의 비트 X부분 즉 스테이트(state) 0과 스테이트 3으로 되는 시점에서 피크 및 극성의 양방이 정확하게 검출되었다는 조건하에서, 강제적으로 스테이트 1상태로 되는 상태 100000 및 스테이트 3상태로 되는 100로 프리셋(preset)한다.

즉 제1프리셋부가 양극성의 판독신호의 피크 검출 펄스와 그 극성 신호의 양방을 검출하면, 상태 카운터부는 스테이트 카운트(count) 0의 상태로 프리셋한다. 또한 제2의 프리셋부가 음극성의 판독신호의 피크 검출 펄스와 그 극성신호의 양방을 검출하면, 상태 카운터부를 스테이트 카운트 3의 상태로 프리셋한다.

양극성의 판독신호의 피크 검출 펄스와 그 극성신호의 양방이 얻어진 경우의 검출출력, 또는 상태 카운터부의 제1스테이트 상태의 출력이 제1래치(latch)부에 래치된다. 또한 음극성의 판독신호의 피크 검출 펄스와 그 극성신호의 양방이 얻어진 경우의 검출출력 또는 상태 카운터부의 제2스테이트 상태의 출력이 제2래치부에 래치된다.

최종적으로 제1 및 제2래치부의 논리합을 게이트부로 계산하여 어드레스 비트를 복원한다. 즉 어드레스 비트 1을 나타내는 그레이 코드 100100의 정상적인 판독에 대해 제1 및 제2래치부는 11의 스테이트 0, 3 시퀀스를 래치하여, 비트 1을 복원한다. 또한 어드레스 비트 0을 나타내는 그레이 코드 0의 정상적인 판독에 대해 제1, 제2래치부는 0을 래치하여 비트 0을 복원한다.

또한 비트 1을 나타내는 그레이 코드 100100중의 코드(code) 1에 대응하는 판독신호중의 어느 하나가 드롭아웃할지라도, 다른 신호가 정상적인 한은 비트 1을 정상적으로 복원할 수 있다. 제1 및 제2래치부의 래치 시퀀스는 1 또는 10으로 되고, 이러한 경우에도 정상적으로 비트 1을 복원가능하다.

비트 0의 연속에 대응한 그레이 코드가 계속되면, 피크 및 극성이 검출되지 않기 때문에 상태 카운터부가 프리 런(free-run) 상태로 설정되어 오동작이 발생할 가능성이 있다. 그러므로 그레이 코드중에 상태 카운터부의 프리셋을 강제적으로 행하는 더미 코드(dummy code)를 삽입한다.

상술한 바와 같은 본 발명에 따르면, 서보 프레임에 기록된 섹터 마크 및 그레이 코드가 검출에 판독신호의 피크 검출에 더하여 극성 검출을 함으로써 기록 길이가 짧더라도 섹터 마크와 그레이 코드를 확실하게 검출 가능하다. 결과적으로 검출율을 저하시키지 않고도 패턴 기록 길이를 줄일 수 있고, 섹터 서보의 포맷효율(fomatting efficiency)을 높여서 메모리 용량을 증가시킬 수 있다.

본 발명에 따르면 또한 온 트랙시에 항상 편심율을 측정하여 RAM에 저장하므로써 거의 실시간 방식으로 편심율을 보정할 수 있는 디스크 장치가 제공된다. 서보 시스템의 이점은 실린더 단위로 써멀 오프셋(thermal offset) 등에 대한 편심율 보정을 행할 수 있다는 것이다. 서보면 서보 시스템의 경우에는 데이터면의 가드밴드(guard band) 영역 등에 특히 서보 정보를 기록하고, 그 서보정보로부터 데이터면 단위로 벗어남(deviation)의 값을 측정하여 보정한다. 한편 섹터 서보 시스템은 실린더 단위로 편심의 벗어남의 값을 측정하여 보정할 수 있으므로 헤드 위치 결정의 정밀도가 높다.

그러나 일정 시간 간격으로의 편심 측정에 의한 보정에서는, 그 시간 간격의 온도 변화에 의한 변동을 보정할 수 없다. 따라서 본 발명은 온 트랙 제어시에 실시간 방식으로 편심 보정을 측정하여 보정한다.

먼저 온 트랙 제어로 구한 위치 오차를 편심 보정치(X)로서 RAM 등의 보정 테이블(table)부에 저장한다. 헤드 위치결정 제어부는 헤드부를 임의의 실린더로 옮긴 후에 온 트랙에 설정된 목표 위치(P0)에서, 보정 테이블부로부터 판독하여 얻은 전회의 편심 보정치(X)t-1을 뺌으로써 편심율을 보정한다. 또한 헤드 위치결정 제어부는 보정 목표치(P0')로부터 헤드 위치(P)를 뺌으로써 위치 오차(△P)를 구하여 그 위치 오차(△P)를 0으로 하도록 헤드부를 구동한다.

갱신부는 헤드 위치 오차(△P)를 전전의 편심 보정치(X)t-1에 더하여 새로운 편심 보정치(X)t를 구하여 보정 테이블에 저장한다. 헤드 위치결정 제어부는 실린더의 섹터 단위로 편심 보정치(X)t-1를 사용하여 목표 위치(P0)를 보정하고, 상기 편심 보정치(X)t-1를 새로운 편심 보정치(X)t로 갱신한다.

갱신부는 이번에는 헤드 위치(P)에 1 이하의 소정의 계수를 곱한 값을 전회의 편심 보정치(X)t-1에 더하여 새로운 편심 보정치(X)t로 설정한다. 또한 이번의 헤드위치(P)가 소정의 한계치를 초과하는 경우에는 한계치를 전회의 편심 보정치(X)t-1에 더함으로써 새로운 편심보정치 (X)t로 설정한다. 또한 복수회의 헤드 위치(P)의 평균치를 갱신전의 편심 보정치(X)t-1에 더하여 이 값을 새로운 편심 보정치(X)t로 설정할 수도 있다.

상술한 바와 같이 온 트랙 제어에서 섹터 서보를 이용한 편심보정이 실시간으로 실현가능하기 때문에 온도 변동에 대한 트랙킹(tracking)의 제어정도를 크게 향상가능하고, 트랙 기록 밀도를 충분히 높일지라도 판독 또는 기록동작을 오동작없이 행할 수 있다.

또한 본 발명에 따르면 처리기에 의한 명령으로 간단히 섹터 펄스의 발생을 가변 제어할 수 있는 디스크장치가 제공된다. 섹터 서보 시스템을 사용한 디스크 장치에서는 물리적인 서보 프레임을 의식하지 않고 논리적으로 섹터 펄스를 발생시켜서 섹서 크기를 가변할 필요가 있다. 그러므로 본 발명의 디스크장치에서는 서보 영역의 검출결과에 의하여 디스크장치 제어부에서의 판독/기록동작을 유효하게 하는 섹터 펄스를 발생하는 펄스 발생부에 더하여, 서보영역의 검출시점으로부터 섹터 펄스의 발생시까지의 시간을 설정하는 레지스터부와, 서보 영역의 검출시점으로부터의 경과시간이 상기 레지스터부의 설정시간에 도달한 것을 검출하여 펄스 발생부에 섹터 펄스를 발생시키도록 하는 일치 검출부를 설치한다. 또한 레지스터부를 복수개 설치하고, 그 중의 하나를 선택부에 의하여 선택하여 설정시간을 일치검출부에 공급한다. 즉 다음의 서보영역의 검출까지 복수의 섹터펄스를 발생시킬 수 있다. 또한 섹터 영역 내에서의 펄스의 발생을 금지시킨 경우에는, 레지스터부에 다음 서보영역의 검출까지의 시간을 초과하는 시간, 예컨대 레지스터 최대치를 설정한다. 또한 서보 영역의 종단검출에 동기된 섹터 펄스가 발생하는 경우에는 레지스터부에 시간 0을 설정한다.

상술한 바와 같이 물리적인 섹터 서보정보에 구속되지 않고, 임의의 섹터길이를 갖도록 섹터펄스를 발생시킬 수 있으므로, 블록 데이터를 분할한 스플릿(split)기록, 불량 섹터의 슬립(slip)처리, 디지탈(digital)에러시험시의 고정적인 섹터 펄스의 발생 등 임의의 시각에서 필요시 간단하게 섹터 펄스를 발생시킬 수 있다.

이하에서는 도면을 참조하여 본 발명을 더 상세히 설명한다.

[전체구조와 회로블럭]

제1도는 본 발명의 디스크장치의 내부구조의 평면도이고, 제2도는 제1도의 I-I선 단면도이다. 본 발명의 디스크장치의 케이스는 베이스(base)플레이트(12)와 커버(10)의 2분할 구조를 갖는다. 베이스 플레이트(12)의 구석부에는 액츄에이터(26)가 회동가능하게 설치되어 있다. 액츄에이터(26)는 회전중심의 후부에 VCM(20)을 구비하며, 선단측에는 헤드(14-1)가 장착되어 있다. 액츄에이터(26)에 대하여는 스핀들모터(22)에 의해 회전되는 기록매체로서의 디스크가 설치되며, 이 실시예에서는 3개의 디스크(30-1∼30-3)가 장착되어 있다. 3개의 디스크(30-1∼30-3)는 표면과 이면의 양방을 데이터면으로 사용하기 때문에 데이터면의 수는 전부 6이 된다. 데이터 면에 대응하여 액츄에이터(26)의 선단에는 6개의 헤드부(14-1∼14-6)가 독립된 암부에 의해 지지되어 있다. 여기에서 제2도는 최고의 헤드부(14-1)와 최저의 헤드부(14-6)만을 부호로 표시하고 있고, 그 사이에는 위로부터 순서대로 헤드부(14-2∼14-5)가 도시한 바와 같이 배치되어 있다. 이 실시예에서는 헤드부(14-1∼14-6)의 각각에는 후술하는 바와 같이 기록헤드와 판독헤드가 각각 설비되어 있다. 기록헤드로는 코일을 사용하는 자기헤드를 사용한다. 한편 판독헤드로는 자기저항소자를 사용하는 MR헤드를 사용한다.

액츄에이터(26)에 인접한 베이스 플레이트(12)내에 FPC를 사용하는 회로기판(60)을 배치한다. 이 FPC기판(60)으로부터 FPC접속밴드(62)가 인출되어 액츄에이터(26)의 측면에 고정된다. FPC접속밴드(62)상에는 FPC기판(60)에 실장되어 있는 헤드IC회로(18)을 포함하는 실장회로와, 액추에이터(26)의 선단에 지지된 6개의 헤드부(14-1∼14-6)간을 접속하는 패턴이 형성되어 있다. FPC접속밴드(62)상의 패턴은 헤드부 1개당 판독헤드용의 1쌍의 패턴과 기록헤드용의 1쌍의 패턴의 총 4개의 접속 패턴을 갖는다. 또한 FPC접속밴드(62)에는 VCM(20)의 가동코일에 구동전류를 공급하는 1쌍의 패턴을 형성되어 있다. 또한 이 FPC접속밴드(62)에 액츄에이터(26)을 거쳐서 디스크(30-1∼30-3)에 바이어스 전압을 인가하기 위한 바이어스 공급 패턴이 형성되어 있다. 제1도 및 제2도에 나타낸 본 발명의 디스크장치의 각 부분의 상세한 설명은 하기의 설명으로 명확하게 한다.

제3도는 본 발명의 디스크장치의 조립분해도이다. 베이스 플레이트(12)상에는 3개의 디스크(30-1∼30-3)을 회전가능하게 지지하는 스핀들모터(22)가 조립되어 있다. 또한 디스크(30-1∼30-3)의 근처에는 순환 필터(filter)(55)가 배치되어 디스크장치 회전에 수반하여 공기중의 먼지를 제거한다. 순환필터(55)로는 예컨대 종이 필터가 사용된다. 액츄에이터(26)는 VCM(20)과, FPC접속밴드(62)로 연결된 FPC기판(60)으로 함께 조립한다. VCM(20)은 나사(52, 54)로 베이스 플레이트(12)의 나사구멍(56, 58)에 나사 고정한다. 또한 FPC기판(60)은 나사(64, 66)로 베이스 플레이트(12)의 나사구멍(68, 70)에 나사고정한다. 베이스 플레이트(12)의 상부에는 패킹(packing)(28)을 거쳐서 커버(10)가 장착된다. 커버(10)는 4개의 나사(32, 34, 36, 38)로 베이스 플레이트(12)의 나사구멍(38, 40, 42, 44)에 나사고정한다. 커버(10)에는 비스관통구멍(vis through hole)(72, 74, 76)과, 또한 우측 후부의 나사구멍(도시하지 않음)이 설치되어 있다. 스핀들 모터(22)의 고정축 하부는 베이스 플레이트(12)에 나사고정되어 있다. 또한 스핀들모터(22)는 상부의 나사구멍(50)에 커버(10)의 비스관통구멍(48)을 거쳐서 삽입된 나사(46)에 의해 부착고정한다. 즉 스핀들모터(22)는 베이스 플레이트(12)와 커버(10)의 양측에 고정되는 쌍지지구조를 갖는다. 이 스핀들모터(22)의 쌍지지구조에 의해 베이스 플레이트(12) 및 커버(10)에 대한 부착 강성이 현저히 향상한다. 스핀들 모터(22)의 부착 강성이 향상하면, 디스크장치(30-1∼30-3)을 장착한 다층 디스크 장치의 회전축의 진동을 방지하여 온 트랙 에러를 발생하는 오프 트랙(off track)의 양을 현저히 줄일 수 있다.

제4도는 본 발명의 디스크장치의 전체적인 회로 블록도이다. 본 발명의 디스크장치는 제1도와 제2도에 나타낸 구조의 디스크 엔클로우져(1000)와, 디스크 엔클로우져(1000)의 하부의 베이스 플레이트(12)의 개구부에 하측으로부터 수납되는 프린트 회로기판(printed circuit board)에 실장된 드라이브 제어기(1012)로 구성된다. 디스크 엔클로우져(enclosure)(1000)에는 3개의 디스크(30-1∼30-3)의 6개의 데이터면에 대응하여 헤드부(14-1∼14-6)가 설치되어 있다.

헤드부(14-1∼14-6)의 각각에는 판독헤드(15-1∼15-6)과 기록헤드(16-1∼16-6)가 일체로 설치되어 있다. 기록헤드(16-1∼16-6)로는 자기헤드를 사용하고, 기록헤드(15-1∼15-6)로는 자기저항 소자를 사용하는 MR헤드를 사용한다. MR헤드에는 판독동작시에 규정 바이어스 전류를 흘릴 필요가 있다. 판독헤드(15-1∼15-6) 및 기록헤드(16-1∼16-6)은 헤드IC회로(18)에 접속되어, 헤드 스위칭(swithing) 및 MR헤드를 사용한 판독헤드(15-1∼15-6)에 대한 바이어스 전압의 공급을 행한다. 또한 디스크 엔클로우져(1000)에는 디스크를 회전하는 스핀들모터(22)와, 헤드의 위치를 결정하는 VCM(20)이 설치되어 있다.

드라이브 제어기(1012)에는 제어부로서 기능하는 MPU(1024)가 설치된다. MPU(1024)의 버스(1058)에 대하여는 프로그램 메모리로 사용하는 판독 및 재기록 가능한 EPROM(1026)과, 기록가능한 DRAM(1028)이 설치된다. EPROM(1026)에는 디스크장치의 전원의 턴 온에 수반하여 리딩 동작시에 사용하는 리딩 프로그램(부트 프로그램)이 고정적으로 저장되어 있다. DRAM(1028)에는 EPROM(1026)의 리딩 프로그램에 의해 디스크장치의 리딩 동작의 완료후에 디스크 엔클로우져(1000)측의 디스크로부터 다운로드되는 제어 프로그램(마이크로(micro)프로그램)이 저장된다.

MPU(1024)의 버스(1058)에는 또한 인터페이스(interface)회로(1030)와, 데이터 전송용 버퍼(buffer)메모리(1032)가 접속된다. 인터페이스 회로(1030)으로는 예컨대 SCSI가 사용된다. 본 발명의 디스크장치를 실장한 예컨대 노트북형 컴퓨터를 호스트(host)컴퓨터로 사용하여 외부 메모리에 필요한 명령 및 데이터의 전송 및 수신을 행할 수 있다. 또한 캐쉬(cache)제어기(1031)과 캐쉬 메모리(1033)을 설치한다.

디스크장치 엔클로우져(1000)에 설치된 스핀들모터(22)는 PWM회로(1034) 및 드라이버(drever)(1036)에 의해 제어한다. 또한 디스크 엔클로우져(1000)에 설치된 VCM(20)의 헤드 위치결정의 제어는 D/A 컨버터(converter) 및 드라이버(1040)에 의해 행한다. 상기의 어떠한 경우에서도 MPU(1024)에 의한 프로그램 제어에 의해 스펀들모터(22)의 구동, 및 VCM(20)의 위치결정의 제어를 행한다. 드라이브 제어기(1012)에는 판독/기록 시스템으로는 AGC 증폭기(1042). 등화회로(1044), 최적검출회로(1046), 엔코더/디코더(encoder/decoder)(1050), 및 하드 디스크 제어기(1052)가 설치된다. 또한 헤드 위치결정 제어의 서보 시스템으로는 피크 홀딩(holding)회로(1054), A/D 컨버터(1055) 및 서보 프레임 복조회로(1056)가 설치된다. 판독 동작시에는 하드 디스크 제어기(1052)로부터 스위칭 신호로 헤드 IC회로(18)가 예컨대 헤드부(14-1)의 판독헤드(15-1)측에 스위치되어 판독헤드(15-1)로 부터의 아날로그(analog) 판독신호(판독신호)가 AGC 증폭기(1042)에 입력된다. 아날로그 판독신호는 AGC 증폭기(1042)로 증폭된 후, 등화회로(1044)로 파형을 등화하여 최적검출회로(1046) 및 VFO회로(1048)에 공급한다. 판독 동작시에 VFO회로(1048)은 판독신호에 동기한 기준클럭(clock)을 발생한다. 최적검출회로(1046) 및 VFO회로(1048)의 출력은 판독상태에서 디코더측에 스위치되는 엔코더/디코더(1050)에 공급하고, 판독 데이터를 클럭동기를 행하는 동안 복원하여 하드디스크 제어기(1052)에 의해 포맷 처리를 실시한 후, 버퍼(buffer)메모리(1032)에 전송한다. 그후 인터페이스회로(1030)를 거쳐서 상위 장치에 판독 데이터의 전송을 행한다.

한편 기록 동작시에는 인터페이스 회로(1030)를 거쳐서 버퍼 메모리(1032)에 전송된 기록 데이터를 하드디스크 제어기(1052)를 거쳐서 기록동작시에 엔코더측에 스위치되는 엔코더/디코더에 공급한다. 엔코더/디코더는 예컨대 기록데이터를 2-7 실행 길이 부호 등으로의 변환이나, ECC 첵크(check)코드의 부가 등을 행한 후 헤드IC회로(18)를 경유하여 예컨대 기록헤드(16-1)에 공급한다. 디스크 엔클로우져(1000)에 설치된 데이터면의 각각에는 섹터 서보 시스템에 따는 서보정보가 기록되어 있다.

[섹터마크의 검출]

제8도는 제4도의 드라이브 제어기(1012)에 설치된 서보프레임 복조회로(1056)의 실시예를 나타낸다. 서보프레임 복조회로(1056)에는 파크검출회로(590)와 극성검출회로(592)를 설치한다. 피크검출회로(590)와 극성검출회로(592)에는 제4도의 등화회로(1044)로부터의 판독신호가 입력된다. 피크검출회로(590)는 제8도에 나타낸 바와 같이 서보프레임의 판독 파형의 피크 타이밍(timing)을 검출함으로써 피크검출펄스(E1)를 검출한다. 극성검출회로(592)는 제8도의 판독신호의 극성을 검출하여 극성신호(E2)를 출력한다. 이 극성신호(E2)는 플러스 극성으로 논리레벨 1, 마이너스 극성으로 논리레벨 0으로 된 펄스 신호이다. 동기화 회로(594)는 피크 검출 펄스(E1) 및 극성신호(E2)의 각각에 대해서는 제4도의 VFO회로(또는 오실레이터(oscillator)(1048)로부터 얻은 기준클럭(CLK)을 사용하여 동기화를 행한다. 이미 동기화한 피크검출펄스(E3)는 섹터마크 검출회로(596)에 보내어, 섹터마크의 검출처리를 행한다. 동시에 이미 동기화 한 극성신호(E4)는 그 레이코드 검출회로(598)로 보내어, 그레이코드로부터 실린더 어드레스의 비트열을 복조하는 그레이코드 검출처리를 행한다. 섹터마크 검출회로(596)의 섹터마크 검출신호(E5)는 그레이코드 검출회로(598)로 보내어, 서보프레임의 개시 타이밍을 통지한다. 상기와 유사하게 섹터마크 검출신호(E5)는 또한 MPU(1024)로 공급하고, 이 MPU(1024)가 서보프레임의 각 영역의 관리에 사용하는 카운터를 리셋(reset)하고 기준클럭의 수의 계수를 시작하여 이 카운터의 값을 첵크함으로써 제5도에 나타낸 서보프레임의 각 영역을 인식하는 것이 가능하다. 또한 섹터마크 검출신호(E5)는 섹터펄스 발생회로(600)로 공급하고, 섹터마크의 검출 시점을 기준으로 임의의 타이밍에서 섹터펄스(E9)를 발생한다. 그레이코드 검출회로(598)는 MPU(1024)에 검출결과로서 그레이코드(G12∼GH)를 표시하는 그레이코드 검출신호(E6)를 출력한다. 또한 섹터펄스 발생회로(600)에 대해서는 내장된 제어레지스터의 섹터펄스의 발생 타이밍을 결정하는 시간설정신호(E7)와 복수의 시간설정 중의 어느 하나를 선택하는 선택신호(E8)를 공급한다. 제9도는 도의 섹터마크 검출회로(596)의 실시예를 나타낸다. 피크검출펄스(E3)는 시퀀스 래치회로(602)에 공급하여, 18T의 섹터마크 판독기간에 대한 피크검출펄스(E3)의 시간열인 펄스시퀀스를 래치한다.

제10도는 제9도의 피크패턴 비교부(604)의 상세도이다. 피크패턴 비교부(604)는 비교부(634)와 기준 시퀀스 설정부(636)로 구성된다. 비교부(634)에는 전단의 시퀀스 래치회로(602)에 의해 18T로 래치된 펄스 시퀀스(S9∼S17)를 병렬적으로 입력한다. 기준 시퀀스 설정부(636)에는 제6도의 섹터마크 영역(566)에 나타낸 18T에 대응하는 기준 시퀀스 100000100000100100을 프리셋한다. 비교부(634)는 섹터마크의 판독종료 타이밍에서 시퀀스 래치회로(602)로부터의 검출시퀀스(S0∼S17)를 기준 시퀀스 설정부(636)의 기준 시퀀스와 비교하여 양자가 일치할 경우, 섹터마크 검출신호(E10)를 출력한다. 제10도에 나타낸 나머지 피크 패턴 비교부(606, 608, 610)도 상기 피크 패턴 비교부(604)와 유사한 방법으로 동작한다. 그러나 기준 시퀀스 설정부(636)에는 18T의 4개의 자기기록 N, S, N, S중의 어느 하나의 판독신호가 드롭 아웃해도 이것을 섹터마크로 간주하여 검출가능하게 하기 위한 여분성을 갖는 기준 시z퀀스를 저장한다.

제11a도는 피크 패턴 비교부(604, 606, 608, 610)에 저장된 기준 시퀀스를 나타낸다. 제5도에 나타낸 바와 같이 섹터마크는 6T, 6T, 3T, 3T의 합계인 18T이다. 여기에서 피크 쉬프트(shift)에 대한 여분성을 방지하기 위해 예컨데 6T의 펄스에는 ±IT의 변화를 포함한다. 이러한 제11a도 패턴 C의 펄스결과는 5T∼7T의 범위로 된다. 3T는 제11b도에서 3T±1T의 패턴B의 2T∼4T에 대응한다. 또한 패턴 A는 1T이고, 패턴D는 9T±1T이고, 패턴E는 12T±1T이고, 패턴F는 14T이상을 의미한다. 따라서 제11A도의 기준 시퀀스는 제11B도의 여분성을 갖는 패턴의 조합으로 된다.

다시 제9도를 참조하면 극성신호(E4)는 시퀀스 회로(612)로 보내어, 피크 검출의 경우와 유사한 방법으로 섹터마크의 판독 기간인 18T에 대한 극성 신호의 펄스 시퀀스가 래치된다. 시퀀스 래치회로(612)의 출력은 극성 패턴 비교부(614, 616, 618), 620)에 각각 공급한다. 이들 극성패턴 비교부(614∼620)의 각각도 제10도에 나타낸 것과 유사한 비교부(634)와 기준 시퀀스 설정부(636)로 구성된다.

극성 패턴 비교부(614, 616, 618, 620)에는 제12도의 극성 패턴을 갖는 기준 시퀀스를 저장한다. 즉 극성패턴 비교부(614)에는 정상 펄스에 대응한 6T, 6T, 3T, 3T에 대응한 4개의 극성패턴(+), (-), (+), (-)를 기준 시퀀스로 저장한다. 나머지 극성패턴 비교부(616, 618, 620)에는 피크펄스의 드롭 아웃에 대응한 극성 패턴의 기준 시퀀스를 저장한다. 피크 패턴 비교부(604, 606, 608, 610)과 극성 패턴 비교부(614, 616, 618, 620)의 출력은 각각 대응하는 AND회로(622, 624, 626, 628)에 입력되어 있다. AND회로(622)에는 정상 펄스의 기준 시퀀스를 설정한 피크패턴 비교부(604)로부터의 일치신호와, 이와 유사하게 정상 펄스의 기준 시퀀스를 저장한 극성 패턴 비교부(614)로부터의 일치 신호를 입력한다. 피크 검출펄스 및 극성신호의 양방의 펄스 시퀀스가 기준 시퀀스에 일치하면, AND회로(622)는 섹터마크 검출신호를 출력하고, OR회로(632)를 거쳐서 섹터마크 검출신호(E5)를 출력한다. 본 발명의 섹터마크 검출회로는 기본적으로는 피크패턴에 여분성을 갖게하기 위해서 피크패턴 비교부(606, 608, 610), 극성패턴 비교부(616, 618, 620) 및 AND회로(624, 626, 628)를 설치한다. 제12도에 나타낸 바와 같이 AND회로(624, 626, 628)의 각각은 정상 펄스의 제1, 제2, 제3 또는 제4펄스가 드롭아웃할 때의 피크검출 및 극성검출의 기준 시퀀스에 일치하는 경우에 섹터마크 검출신호를 출력한다.

AND회로(622, 624, 626, 628)는 제어 레지스터(630)에 의해 제어된다. 제어 레지스터(630)는 제8도에 나타낸 MPUA(1024)에 의해 임의의 4비트 코드이며, AND회로(622, 624, 626, 628)의 전부 또는 어느 하나를 유효하게 할 수 있다.

본 발명에서는 헤드부(14)를 목적 실린더 위치로 이동시켜 온 트랙제어로 스위칭한 최초의 섹터마크의 검출시에는 제어 레지스터(630)에 1000이 설정되어 있다. 따라서 AND회로(622)만이 유효하게 된다. 이 때문에 제11 및 12도의 정상 펄스의 피크패턴 및 극성 패턴으로 된 기준 시퀀스가 일치한 경우에만 OR회로(632)를 거쳐서 섹터마크 검출신호(E5)를 출력한다. 1회의 섹터마크의 검출이 종료하면, 그후의 섹터마크의 검출에 대해서는 제어 레지스터(630)를 1111로 MPU(1024)가 스위칭하고, 모든 AND회로(622, 624, 626, 628)를 유효하게 한다. 그러므로 2회 및 그 이후의 섹터마크의 검출에서는 판독신호의 하나가 드롭아웃할지라도 섹터마크의 검출동작을 정상적으로 행할 수 있다.

제13a∼13d도는 제8도의 피크 검출회로(590), 극성 검출회로(592) 및 동기화 회로(594)에 의한 동작을 나타낸다. 제13a도는 특정 실린더에서의 섹터마크의 자화 패턴을 나타내며, 실선은 N극, 파선은 S극의 자화상태를 나타낸다. 제13a도의 섹터마크를 판독헤드(15)로 판독하면 제13b도의 판독신호(E0)를 얻는다. 피크 검출회로(590)는 제13b도의 판독신호(E0)의 양 및 음의 피크 타이밍을 검출하여 제13c도의 피크검출펄스(E1)를 출력한다. 이 피크 검출처리는 예컨대 판독신호(E0)를 미분한 후에 제로 크로스(zero-cross)점을 검출하여 얻을 수 있다. 제13d도의 극성신호는 판독신호(E0)에 대해 양 및 음의 슬라이스(slice)레벨 +Vs, -Vs을 설정하여, +Vs를 초과할 때에 논리 레벨 1로 극성신호를 설정한다. 그리고 판독신호(E0)가 -Vs보다 낮을 때에는 극성신호를 논리레벨 0으로 설정한다. 이런 방법으로 극성신호(E2)를 출력한다.

제14a∼14e도는 제8도의 동기화회로(594)에 의한 피크검출 펄스와 극성신호의 동기화를 나타낸다. 제14a도는 예컨대 20MHz 주기(T)를 갖는 기준클럭을 나타낸다. 제14b도의 피크검출펄스(E1) 및 제14c도의 극성신호(E2)는 기준클럭의 상승으로 동기화된다. 즉 제14d도의 동기화 된 피크검출펄스(E3)와 제14E도의 동기화 된 극성신호(E4)를 얻을 수 있고, 6T, 6T, 3T, 3T의 간격으로 된다.

[그레이코드의 검출]

제15도는 제8도의 서보 프레임 복조회로(1056)에 설치된 그레이코드 검출회로(598)의 실시예를 나타낸다. 그레이코드 검출회로(598)에는 상태 카운터(638)가 설치되어 있다. 상태 카운터(638)는 쉬프트 레지스터로 구성되고, 로드(load)단자(L)에 대한 제어신호로 프리셋 단자(P)로부터 데이터를 강제적으로 프리셋할 수 있다. 상태 카운터(638)는 그레이코드의 1비트폭 6T에 대응하여 6개의 쉬프트 단을 갖는다. 6개의 쉬프트 단은 선두로부터 스테이트 0, 스테이트 1, 스테이트 2, 스테이트 3, 스테이트 4 및 스테이트 5로 된다. 서보 프레임의 판독이 개시될 때 최초의 판독 신호에 의한 피크 검출펄스(E3)와 그 극성신호(E4)에 의하여 상태 카운터(638)은 100000로 프리셋된다. 이러한 프리셋은 프리셋 레지스터(640)의 값을 사용하여 행한다. 피크검출펄스(E3)와 극성신호(E4)의 양방이 얻어지면 AND회로(644)로 검출하여, 이 검출신호(E11)를 OR회로(650)를 거쳐서 로드단자(L)에 공급하여 상태 카운터(638)의 프리셋 동작을 행한다. 이때 AND회로(644)로부터의 출력신호(E11)를 AND회로(652)에도 공급하기 때문에 프리셋 레지스터(640)의 6비트 데이터를 AND회로(652) 및 OR회로(656)를 거쳐서 프리셋 단자(P)에 공급하게 된다.

그러므로 최초의 판독신호에 의하여 상태 카운터(638)에 프리셋 동작으로 프리셋 레지스터(640)의 값 100000을 상태 카운터(638)로 프리셋 하게 된다. 최초의 프리셋이 종료하면 그후 상태 카운터(638)는 1T의 기준클럭(CLK)에 의해 비트 쉬프트를 행하고, 또한 스테이트 5의 최종 쉬프트단의 출력을 스테이트 0의 입력단으로 귀환시켜 소위 링(ring)카우트로서 동작한다.

상태 카운터(638)에 대한 프리셋 레지스터(640)로부터의 6비트 데이터의 프리셋은 양극성을 갖는 판독신호의 피크검출 및 극성검출에 기초한다. 이에 대해 양극성의 판독신호로 3T후에 얻은 음극성을 갖는 판독신호에 관한 피크검출펄스(E3)와 극성신호(E4)를 얻은 경우에는 프리셋 레지스터(642)에 저장된 100을 상태 카운터(638)에 프리셋한다. 이 음극성을 갖는 판독신호의 피크검출펄스(E3)와 극성신호(E4)의 검출은 반전회로(648)와 AND회로(646)으로 행하며, OR회로(650)를 거쳐서 제어신호(E2)를 로드단자(L)로 공급하는 것으로 프리셋 레지스터(642)의 6비트 데이터를 프리셋 단자(P)로 공급할 수 있다. 즉 비트 1의 그레이코드에 대응하는 6T의 100100의 판독신호를 얻은 경우에는 스테이트 0과 스테이트 3의 타이밍에서 각각의 상태 스테이트에서의 상태 카운터(638)의 카운터치를 강제적으로 프리셋한다. 한편 비트 0에 대응하는 그레이코드의 6T인 0의 판독신호에 대해서는 피크검출펄스(E3) 및 극성신호(E4)의 어느것도 얻을 데이터 없다. 상태 카운터(638)은 그때까지의 프리셋 동기에 따른 기준클럭(CLK)에 의해 프리 런(free fun) 상태로 설정된다.

그레이코드에 의한 비트 0,1의 복원은 기본적으로 상태 카운터(638)의 스테이트 0의 신호(E13)과 스테이트 3의 신호(E14)를 사용하여 행한다. 스테이트 0의 신호(E13)는 AND회로(658)를 거쳐서 래치회로(660)를 셋(set)한다. 또한 스테이트 3의 신호(E14)는 AND회로(662)를 거쳐서 래치회로(664)를 셋한다. AND회로(658)와 다른 입력에는 AND회로(644)의 출력을 공급한다. 판독신호로부터 피크검출펄스(E3)와 극성신호(E4)를 정상적으로 얻으면, AND 게이트(gate)(658)를 허용상태로 설정함으로써 스테이트 0의 신호(E13)에 의해 래치회로(660)의 셋 동작으로 허용한다. 상기와 유사하게 AND회로(662)의 다른 입력에는 AND(646)의 출력을 공급한다. 음의 극성을 갖는 판독신호의 피크검출펄스(E3)와 그의 극성신호(E4)를 유효하게 얻은 때에는 스테이트 3의 신호(E14)에 의한 래치회로(664)의 셋을 허용한다. 이것에 대해 비트0에 대응한 그레이코드 6T인 0의 판독신호에 대해서는 스테이트 0 및 스테이트 3의 어느 타이밍에 있어서도 AND회로(644, 646)의 출력은 논리레벨 1로 되지 않고, 상태 카운터(638)에 대한 프리셋 동작을 행하고 동시에 래치회로(660, 664)에 대한 셋 동작을 스테이트 0의 신호(E13)와 스테이트 3의 신호(E14)에 의해 금지시킨다. 그러므로 비트1에 대응하는 그레이코드 100100에 대해 판독신호를 정상적으로 얻은 경우, 래치회로(660, 664)에 상태 카운터(638)의 스테이트 0, 3의 시퀀스 11을 래치한다. 이것에 대해 비트 0의 그레이코드 0의 판독신호에 대해서는 시퀀스 0을 래치회로(660, 664)에 저장시킨다.

래치회로(660, 664)의 래치 출력은 OR회로(666)를 거쳐서 비트 복조신호(E18)로서 쉬프트 레지스터(670)에 공급한다. 쉬프트 레지스터(670)는 14비트의 그레이코드에 대응한 쉬프트 단을 갖고, 직렬적으로 입력하는 비트 복조신호(E18)를 수신하여 그레이코드의 판독종료 타이밍에서 복조된 14비트의 그레이코드(G12∼GH)에 대응하는 실린더 어드레스를 MPU(1024)에 공급한다. 쉬프트 레지스터(670)의 쉬프트 동작은 상태 카운터(638)의 스테이트 5의 신호(E15)에 의해 행한다. 이 스테이트 5의 신호(E15)는 반전회로(668)에 의해 반전되어 래치회로(660, 664)의 프리셋을 행한다.

또한 본 발명의 그레이코드 검출회로(598)에 있어서는, 비트1을 표시하는 그레이코드의 6T패턴 100100내에 스테이트 0에 대응하는 선두의 판독신호 또는 스테이트 3에 대응하는 4번째단의 판독신호의 어느 하나가 드롭아웃하여도 정상적으로 비트1을 복조할 수 있다. 6T의 그레이코드의 기록패턴 100100에서 최초의 양의 극성을 갖는 판독신호가 드롭아웃하여 100으로 되면, 상태 카운터(638)는 프리셋 레지스터(640)에 의한 프리셋을 행하지 않고 또한 스테이트 0의 신호(E15)에 의한 래치회로(660)의 래치동작도 금지시킨다. 그러나 다음의 4번째의 스테이트 3에 대응하는 음의 판독신호가 정상적으로 얻어지기 때문에 프리셋 레지스터(642)에 의한 스테이트 3 상태의 카운터의 프리셋 및 래치회로(664)에 대한 스테이트 3 신호(E14)에 의한 셋동작은 정상적으로 행해진다. 이 경우 래치회로(660, 664)의 래치 시퀀스는 1로 되고, 비트 복조신호(E18)는 비트1로 되어 정상적으로 판독신호를 복조할 수 있다.

한편 스테이트 0에 대응하는 양의 판독신호가 복조되어도 다음의 스테이트 3에 대응하는 음의 판독신호가 드롭아웃하여 100000으로 된 경우에는 상태 카운터(638)는 프리셋 레지스터(640)에 의해 프리셋되고, 래치회로(660)도 또한 스테이트 0 신호(E13)에 의해 래치 동작을 행할 수 있다. 그러나 스테이트 3에서 검출펄스(E3) 및 극성 신호(E4)가 정확하게 얻어지지 않기 때문에 프리셋 레지스터(642)에 의한 프리셋 및 스테이트 3 신호(E14)에 의한 래치회로(664)의 셋 동작은 행해지지 않는다. 이 경우 래치회로(660, 664)의 래치 시퀀스는 10으로 되고, OR회로(666)로부터의 비트 복조신호(E18)은 정상시와 같이 비트 1로 되어 판독신호를 유효하게 복조할 수 있다.

제16a∼16d도는 그레이코드의 판독신호에 대한 제8도의 피크검출회로(590) 및 극성검출회로(592)에 의한 처리동작을 나타낸다. 제16a도는 그레이코드의 자화패턴을 나타낸다. 여기에서 6T를 1비트폭으로 설정하고 3T단위로 비트 1을 설정한다고 가정하면 도시한 바와 같이 그레이코드(G12, G11, G10, G9, G8, . . . )에 관하여 100100의 자화 패턴이 기록된다. 제16b도는 그 판독신호(E0)이고, 실선으로 나타낸 N극의 자화 패턴에 대해 양의 판독파형을 얻고, 파선으로 나타낸 S극의 자화 패턴에 대해 음의 극성을 갖는 판독파형을 얻는다. 제16C, 16D도는 그레이코드 판독신호(E0)의 피크검출펄스(E1) 및 극성신호(E2)를 나타내고, 이들은 다음의 동기화회로(594)에 의한 기준클럭(CLK)에 의해 제14도의 경우와 유사한 방법으로 동기화되어 제15도에 나타낸 그레이코드 검출회로(598)에 입력된다.

제17a~17l도는 비트1의 그레이코드에 의한 자화패턴 100100의 판독신호가 정상적으로 얻어질 때 제15도의 그레이코드 검출회로의 동작을 나타낸다. 제17a도는 비트1에 대응하는 그레이코드의 자화 패턴을 나타내고, 6T동안 100100이 기록된다. 이 그레이코드의 판독신호로부터 동기화 된 제17b도의 피크검출펄스(E3)와 동기화 된 제17c도의 극성신호(E4)가 얻어진다. 상태 카운터(638)에 대해서는 피크검출펄스(E3)와 극성신호(E4)가 논리레벨 1로 상승할 때 스테이트 0의 타이밍에서 제17d도의 스테이트 0의 프리셋 신호(E11)가 공급되어 100000의 상태 카운터가 프리셋 된다. 또한 음의 판독신호가 얻어지는 피크검출펄스(E3)와 극성신호(E4)의 타이밍에서 제17e도의 스테이트 3의 프리셋 신호(E12)가 얻어진다.

제17f도는 상태 카운터(638)의 스테이트 상태를 0∼5로 나타낸다. 제17g도의 스테이트 0출력(E13), 제17h도의 스테이트 3출력(14) 및 제17i도의 스테이트 5출력(E15)을 이 상태 카운터(638)로부터 얻는다. 제17j도에 나타낸 바와 같이 래치회로(660)는 스테이트 0의 타이밍에서 스테이트 0출력신호(E13)을 래치하여 래치출력(E16)을 발생시킨다. 또한 제17k도에 나타낸 바와 같이 래치회로(664)는 스테이트 3의 타이밍에서 스테이트 3 출력신호(E14)를 래치한 래치출력(E17)을 발생시킨다. 즉 제17l도에 나타낸 OR회로(666)로부터의 비트 복조신호(E18)는 스테이트 3의 타이밍에서 논리 레벨 1로 되어 제17i도의 스테이트 5출력(E15)의 예컨대 상승 타이밍에서 쉬프트 레지스터(670)로 공급된다.

제18a∼18l도는 비트1에 대응하는 그레이코드의 6T패턴 100100의 선두의 판독신호가 드롭아웃한 경우의 그레이코드 검출동작을 나타낸다. 즉 제18b도에 나타낸 바와 같이 선두의 양의 극성을 갖는 판독신호가 드롭아웃하기 때문에 피크 검출 펄스(E3)의 펄스(672)가 소멸한다. 이것에 대응하여 18c도의 극성신호(E14)의 스테이트 0∼2에 대한 신호(674)가 소멸한다. 그러나 상태 카운터(638)는 정상적으로 동작하여 스테이트 3의 타이밍에서 래치회로(664)에 스테이트 3출력(E14)가 래치되어 논리레벨 1로 된다. 최종적으로 OR회로(666)로부터는 비트 복조신호(E13)가 비트1로서 복조되어 선두의 양의 판독신호가 드롭아웃하여도 문제없이 그레이코드의 비트 복조가 가능하게 된다.

제19a∼19l도는 1비트의 그레이코드의 6T 패턴 100100의 스테이트 3에 대응하는 음의 판독신호가 드롭아웃한 경우의 그레이코드 검출동작을 나타낸다. 이 경우에는 제19b도의 피크검출펄스(E3)내에 스테이트 3에 대응한 펄스(676)가 드롭 아웃하고 동시에 제19c도의 극성신호(E4)도 음의 판독신호에 대응한 논리레벨 0의 신호부분(678)이 드롭아웃하여 전부 논리레벨 1로 된다. 그러나 스테이트 0에 대응하는 최초의 판독신호가 정상적으로 얻어지기 때문에 제19j도의 래치회로(660)의 출력신호(E16)가 논리레벨 1로 되어 신호의 드롭아웃으로 인해 래치회로(664)의 출력신호(E17)가 논리레벨 0으로 유지되어도 최종적인 OR회로(666)에 의한 비트 복조 출력은 비트 1로 정확하게 복원할 수 있다.

제20a∼20k도는 회로의 지연요소 등에 의해 판독신호가 위상 쉬프트를 일으킨 경우의 그레이코드 검출동작을 나타낸다. 제20a도는 위상 쉬프트가 발생한 판독신호로부터 얻은 피크검출 펄스(E3)를 나타낸다. 즉 음의 판독신호가 펄스파형(680)으로 나타낸 바와 같이 진상 위상으로 되는 위상 쉬프트가 발생한다. 이 위상쉬프트에 대해 제20b도에 나타낸 바와 같이 극성신호(E4)도 위상 쉬프트에 대응한 극성의 검출 파형을 갖는다. 피크검출펄스(E3) 및 극성신호(E4)의 위상 쉬프트에 수반하여 상태 카운터는 제20d도에 나타낸 바와 같이 진상위상 쉬프트의 타이밍에서 스테이트 3 프리셋 신호(E12)를 출력하여 강제적으로 상태 카운터(638)를 100으로 프리셋하고, 스테이트 3의 카운트 스테이트를 설정한다. 즉 상태 카운터(638)은 13450을 계수하여 다음의 피크 검출 및 극성 검출의 타이밍에서 스테이트 0으로 프리셋 된다. 이러한 위상 쉬프트에서도 비트 복조에 사용하는 스테이트 0과 스테이트 3의 신호상태는 정상상태와 유사하기 때문에 래치회로(660)의 출력(E16)은 스테이트 0의 타이밍에서 논리레벨 1로 된다. 또한 래치회로(664)의 출력(E17)도 쉬프트한 스테이트 3의 타이밍에서 논리레벨 1로 되어 최종적으로 OR회로(666)의 출력으로서의 비트 복조신호(E18)도 스테이트 3의 타이밍에서 논리레벨 1로 된다. 이 때문에 위상 쉬프트가 있어도 정상적으로 비트를 복조하는 것이 가능하다.

21a∼21l도는 제20a∼20k도의 경우와 반대로 음의 판독신호가 지연 방향으로 쉬프트 된 경우의 그레이코드 검출동작을 나타낸다. 즉 제21a도에 나타낸 바와 같이 프크 검출펄스(E3)중의 음의 판독신호의 지연측으로의 위상 쉬프트에 의해 쉬프트한 펄스(682)가 얻어진다. 이것에 대응하여 제20b도의 극성신호(E4)의 극성 검출에서도 쉬프트가 발생한다. 이 경우 상태 카운터(638)는 제21e도의 상태에서 나타낸 바와 같이 123으로 계수하지만 스테이트 4의 계수에서 100의 스테이트 3의 계수상태로 프리셋되기 때문에 다시 스테이트 3이 되어 다음의 신호에 의해 스테이트 0이 프리셋 될 때까지의 변화는 123345로 된다. 이것은 스테이트 3이 2회 발생한다는 점을 제외하고는 상기와 실질적으로 같은 동작이라는 것을 뜻하므로 지상 위상이 발생하여도 비트를 정상적으로 복조하는 것이 가능하다.

[실시간 편심보정]

섹터 서보시스템을 사용하는 디스크 장치에서는 미리 결정한 시간 마다에 각 실린더의 트랙 중심으로부터의 엇갈림 양을 섹터 단위로 측정하여 RAM 등에 저장하는 편심 측정을 행한다. 통상의 온 트랙 제어시에는 목표 위치로부터 미리 측정한 편심 엇가림값을 빼어 항상 트랙 중심으로 헤드를 위치시키는 편심 보정을 수반한 온 트랙제어를 행한다.

그러나 미리 결정한 시간마다 편심 보정에 사용하는 엇갈림값을 측정하였기 때문에 측정과 다음의 측정간은 전회의 측정치를 사용하여 편심보정을 행하여 온도 변화에 의한 편심량의 변동에 대해 장치가 대응할 수 없는 문제점이 있다. 그러므로 본 발명의 디스크 장치에서는 온 트랙시의 최초의 실린더 1회전으로 엇갈림값을 측정하여 저장하고 다음의 1회전으로부터는 전회 측정한 엇갈림갓을 사용한 편심 보정에 수반한 온 트랙 제어를 행하여 거의 실시간으로 편심보정을 행할 수 있게 된다.

제22도는 편심보정의 실시간 처리를 실현하는 본 발명의 디스크 장치의 실시예를 나타낸다. 이 실시간 편심보정을 수반한 헤드위치결정 제어는 MPU(1024)의 프로그램 제어에 의한 기능으로서 실현한다. MPU(1024)에는 온 트랙시에 헤드를 트랙 중심으로 추종제어하기 위한 헤드 위치결정 제어부(684)를 설치한다. 이 헤드 위치결정 제어부(684)는 헤드위치 검출부(685). 목표위치설정부(686). 위치서보의 가산기(688, 690) 및 전류지시부(692)로 구성된다. 목표위치 설정부(686)는 온 트랙시에 헤드를 위치결정하는 트랙중심을 나타내는 목표위치(P0)를 출력한다.

목표위치(P0)는 가산기(688)에 인가한다. 그리고 이 때 레지스터(692)에 판독된 전희의 편심측정으로 얻은 트랙중심에 대한 엇갈림값 즉 편심 보정치(Xη)t-1)를 목표위치(P0)로부터 빼서 보정된 목표위치(P0')를 출력한다. 가산기(690)는 보정된 목표위치(P0')로부터 이때의 헤드위치 검출부(685)에 의해 검출된 헤드위치(Pn)를 빼서 위치 오차(△)을 구한다. 가산기(690)로 구한 위치 오차(△P)는 전류 지시부(692)에 공급하여 위치 오차(△P)의 극성으로 나타낸 전류방향과 절대치로 표시한 전류치로 된 전류지시 데이터를 DA 컨버터(1038)로 출력한다. D/A 컨버터(1038)는 제4도에 나타낸 드라이버(1040)에 의해 VCM(20)에 전류를 공급하여 헤드를 구동하고 헤드를 위치오차(△P)를 0으로 하도록 제어한다.

여기에서 헤드위치 검출부(685)는 제4도의 피크유지회로(1054)에 의해 피크를 유지시킨 서보영역의 검출신호를 A/D 컨버터(1055)로 디지탈(digital) 신호로 변화하여 가져온다. 서보 정보로서 예컨대 제7도의 제1∼제4필드로 기록된 2상 서보로부터 그때의 헤드위치(Pn)를 검출한다.

외부의 RAM에는 편심 측정으로 얻은 보정치(Xn)를 각 실린더의 섹터 단위로 저장한 RAM 보정 테이블(694)가 설치되어 있다. 예컨대 제23도에 나타낸 바와 같이 RAM 보정 테이블(694)에는 섹터 번호(0∼59)를 어드레스로서 사용하여 각 영역을 측정한 보정치(X0∼X59)를 저장한다. 물론 제23도에 나타낸 RAM 보정 테이블(694)의 내용을 각 실린더 마다에 형성되어 있다.

MPU(1024)에는 RAM 억세스(access)부(695)가 설치되어 이 때의 실린더 어드레스와 섹터 번호에 기초하여 RAM 보정 테이블(694)에 저장된 편심 보정치(Xn)(n=0∼59)를 판독하여 레지스터(696)로 셋하고, 가산기(688)에서의 목표위치(P0)의 보정에 사용한다. 또한 보정치 갱신부(698)를 설치하여 레지스터(696)에 판독된 전회의 편심 보정치((Xn)t-1)에 현재 측정된 헤드위치(Pn)를 가산하여 새로운 편심 보정치((Xn)t)를 구하고, RAM 억세스부(695)에 의해 RAM 보정테이블(694)의 대응섹터 번호의 어드레스에 저장한다. 이로써 편심 보정치를 새로운 측정결과로 갱신한다.

제24a, 24b도는 본 발명의 실시간 편심 보정에 의한 보정전과 보정후의 트랙 중심과 헤드위치의 관계를 나타낸다. 제24a도는 온 트랙 후의 최초의 실린더 1회전에서의 어떤 샘플링(sampling) 점에서 트랙 섹터(700)에 대한 헤드궤적(702)를 나타낸다. 즉 트랙중심(700)은 편심에 의해 서서히 움직이며 이것에 비해 세드궤적(720)은 미리 정한 값에 설정되어 있기 때문에 직선 궤적으로서 나타난다. 온 트랙시에는 트랙 중심(700)이 목표 위치(P0)로 된다. 여기에서 첫번째의 샘플링 시점을 t1로 설정한다고 가정하면 전회의 샘플링 시점은 t0으로 되나, 금회가 처음의 편심 보정이기 때문에 RAM 보정 테이블(694)의 대응 섹터의 내용은 0이고, 레지스터(696)의 전회의 편심 보정치(Xn)to)도 0이다. 그러므로 가산기(688)는 목표위치(P0) 그 자체를 보정된 목표 위치(P0')로서 가산기(690)에 출력한다. 가산기(690)는 목표 위치(P0)로부터 검출된 헤드위치(Pn)를 P0'로부터 빼서 위치오차(△P)를 얻는다. 전류 지시부(692)는 위치오차(△P=-Pn)에 의한 전류지시 데이터를 D/A 컨버터(1038)로 출력하여 위치오차(△P)를 0으로 하도록 헤드의 위치결정 제어를 행한다. 이와 동시에 보정치 갱신부(698)는 레지스터(696)의 전회의 편심 보정치((Xn) to)에 헤드위치(Pn)를 가산하여 새로운 편심 보정치((Xn)t1)를 구한다. 그러나 전회의 편심 보정치((X0)to)는 0이기 때문에 검출된 헤드위치(Pn) 그 자체를 새로운 편심 보정치((Xn)t1)로서 RAM 엑세스부(695)에 의해 RAM 보정 테이블(694)의 대응 섹터의 어드레스에 저장한다.

제24b도는 2회차의 실린더 1회전에서의 동일 샘플링 점에서의 헤드 위치결정 제어를 나타낸다. 2회차에 있어서는 레지스터(696)에 제24a도의 1회차의 편심측정에 의해 얻은 전회의 편심 보정치((Xn)to)가 판독되어 있다. 이 때문에 가산기(688, 690)에 의해 구한 위치 오차(△P)는 이때 검출된 헤드위치를 Pn으로 가정하면 △P = P0-(Xn)to-Pn 으로 구해지고, 전류 지시부(692)는 검출오차(△P)에 따른 전류지시 데이터를 D/A 컨버터(1038)로 출력하여 헤드 위치결정 제어를 행한다. 제24B도의 경우에는 편심 보정된 목표위치(P0')에 대한 헤드 궤적(704)의 오차는 0으로 된다. 즉 전회의 편심 보정치((Xn)t1)만의 편심 보정에 의한 헤드 위치결정 상태를 얻는다. 물론 제24b도의 상태에서 헤드위치 엇갈림이 발생하여 보정된 목표위치(P0')를 벗어난 헤드위치(Pn)가 얻어지면 이러한 헤드위치(Pn)를 가산한 위치오차(△P)에 의해 위치결정 제어가 행해진다. 이와 동시에 새로이 얻은 헤드 위치(Pn)를 전회의 편심 보정치((Xn)t1)에 가산한 새로운 편심 보정치((Xn)t2)를 구하여 RAM 보정 테이블(194)의 대응섹터의 내용을 갱신한다.

제25도의 플로우차트는 온 트랙시에 행해진 제22도의 헤드 위치결정 제어부(684)의 처리동작을 나타낸다. 시크 제어의 완료에 의해 온 트랙 제어로 제어모드가 스위칭되면 먼저 단계 S1에서 RAM 보정 테이블(694)의 온 트랙된 실린더에 포함된 모든 섹터의 보정치((X0)∼(Xn-1))의 내용을 지운다. 다음의 단계 S2에서 섹터 카운터(n)의 초기화를 행한다. 초기화의 완료후, 단계 S3에서 타이밍이 각 서보 프레임에서의 헤드 위치결정 신호의 샘플링 타이밍인지를 검토한다. 헤드위치 검출의 샘플링 타이밍이 판별되면 단계 S4로 넘어가서 검출된 헤드위치(Pn)를 취입한다. 다음의 단계S5에서 RAM보정테이블(694)로부터 섹터 카운터(n)에 의해 지정되는 어드레스로부터 전회의 편심 보정치((Xn)t-1)를 판독한다. 온 트랙후의 최초의 실린더 1회전에 있어서, 이 전회의 보정치((Xn)t-1)는 0이다. 다음의 단계S6에서 목표위치(P0), 전회의 보정치((Xn)t-1) 및 검출된 헤드위치(Pn)를 사용하여 위치오차를 구한다. 다음의 단계 S7에서 위치오차(△P)에 의한 전류지시치(Id)를 D/A 컨버터(1038)에 공급하여 VCM의 구동에 의해 헤드위치결정 제어를 행한다. 다음의 단계 S8에서 전회의 편심 보정치((Xn)t)를 구하여 단계 S9에서 RAM 보정 테이블(694)의 대응 섹터에 저장하여 편심 보정치를 갱신한다. 단계S10에서는 섹터 카운터(n)가 최대 섹터에 도달했는지를 검토하여 최대 섹터에 도달할 때까지 단계 S3∼S9의 처리를 섹터마다 반복한다. 최대 섹터에 도달할 때까지 단계S3∼S9의 처리를 섹터마다 반복한다. 최대 섹터의 경우에는 다시 단계S2로 돌아가서 섹터 카운터(n)의 초기화로부터 동일한 처리를 반복한다.

제25도의 처리에서는 RAM 보정 테이블(694)의 갱신에 사용하는 새로운 편심 보정치((Xn)t)로서 전회의 편심 보정치((Xn)t-1)에 현시점에서 검출된 헤드위치(Pn)를 그 자체로 가산하지만 헤드위치(Pn)를 그 자체로서 가산하는 갱신을 행하면 정상적인 편심 요인 이외의 외란성분도 가산되기 때문에 헤드위치(Pn)에 다음의 제한을 가하는 것이 좋다.

제1방법은 헤드위치(Pn)에 1이하의 값을 갖는 계수(K)를 곱하여 웨이팅(weighting)처리를 행하고, 그 결과치를 가산하는 방법이다. 제2방법은 인접하는 섹터에서 얻은 헤드위치와 헤드 위치를 조합하고, 검출된 헤드 위치의 평균값을 구하여 가산하는 방법이다. 또한 제3방법은 가산하는 헤드위치에서 한계치를 결정하고 한계치를 넘는 헤드위치(Pn)가 얻어지는 경우에는 한계치를 가산하는 방법이다.

상술한 바와 같이 헤드위치에 제한을 가하여 전회의 편심 보정치에 더해 새로운 편심 보정치를 구함으로써 외란에 의한 일시적인 편심 성분이 편심 보정치에 더해지는 상황을 억제할 수 있게 된다.

또한 제25도의 처리에서는 단계 S1에서 온 트랙시의 최초의 타이밍에서 RAM 보정테이블(694)의 내용을 전부 삭제한 후에 처리를 개시한다. 그러나 이러한 최초의 삭제 처리를 행하지 않고 전회의 온 트랙시의 최후에 측정한 편심 보정치를 1회차에서 사용하는 위치결정 보정을 행하여도 좋다. 만약 현재 섹터의 보정치를 판독하여 보정 동작을 행하면 이미 빗나간 섹터에 보정을 행하게 되어 지연이 발생하여 보정동작이 정상적으로 행해지지 않는다는 것은 당연히 알 수 있다. 그러므로 제22도의 RAM 엑세스부(695)에 의한 RAM 보정 테이블(694)로부터의 편심 보정치를 판독하면 현재 섹터에 대한 몇 개의 섹터만큼 선행한 섹터를 판독하는데, 이는 보정 동작의 지연을 고려한 것이다.

[섹터크기 가변제어]

섹터서보 시스템을 사용하는 디스크 장치에서는 실린더상에 일정 간극으로 서보 프레임이 고정적으로 포맷되어 있어 기본적으로 서보 프레임 가격에 의해 섹터 크기가 고정적으로 결정된다. 즉 섹터마크의 종단 검출에 동기하여 섹터 펄스가 발생된다. 그러나 고정된 섹터 크기에서는 판독 또는 기록하는 데이터 블록의 크기가 고정되는 등 각종 문제가 발생하기 때문에 섹터 크기를 가변 가능하게 할 필요가 있다. 그러므로 물리적인 서보 프레임에 의존하지 않고 필요시에 임의의 타이밍에서 섹터 크기를 결정하는 섹터 펄스를 발생시킬 필요가 있다. 본 발명의 디스크 장치는 단순한 펌웨어(firmawre)에 의해 섹터 크기를 변화시킬 수 있는 섹터 펄스 발생 기능을 갖는다.

제26도는 가변섹터 크기를 실현하기 위한 본 발명의 디스크 장치의 실시예를 나타낸다. MPU(1024)에 대해 3개의 제어 레지스터(716, 718, 720)가 설치되어 있다. 제어 레지스터(716, 718, 720)에는 예컨대 특정한 서보 프레임의 종단을 기점으로 다음에 섹터 펄스를 세팅(setting)에 의해 발생하는 위치를 결정하는 시간 데이터가 저장된다. 제어 레지스터(716, 718, 720)의 출력의 어느 하나는 선택회로(722)에 의해 선택되어 일치 검출회로(724)에 공급된다. 한편 일치 검출회로(724)에는 카운터(714)의 계수 결과가 입력된다. 카운터(714)는 서보 프레임의 종단검출에 의하여 MPU(1024)에 의해 리셋(reset)되어 그 시점으로부터 기준클럭(CLK)의 계수를 계시한다. 일치검출회로(724)는 선택회로(722)에 의해 선택된 제어 레지스터(716, 718, 720)의 어느 하나의 시간 데이터, 구체적으로는 기준 클럭(CLK)의 수로 정의된 시간 데이터와 카운터(714)의 계수치를 비교한다. 카운터 계수치가 레지스터 설정시간과 일치하면 일치검출회로(724)는 일치 출력을 펄스발생회로(726)로 출력하여 섹터펄스를 발생시킨다. 섹터펄스의 폭은 고정적으로 결정할 수도 있고, MPU(1024)의 제어하에서 관리할 수도 있다.

제27a, 27b도는 제26도의 실시예에 의해 가변 섹터 크기를 설정하기 위한 섹터 펄스의 발생을 나타낸다. 제27a도에 나타낸 서보 프레임(746)의 판독처리에서는 서보 프레임(746)에 계속하여 제27b도의 섹터 펄스(750, 752)를 발생시키는 경우에는, 서보 프레임(746)으로부터의 오프셋(offset)치로서 섹터펄스(750, 752)의 위치까지의 시간(T1, T2)을 계산하여, 제어 레지스터(716, 718)에 시간 데이터(T1, T2)를 설정한다. 이 시간 데이터(T1, T2)의 설정후에 MPU(1024)는 선택회로(722)에 의해 레지스터(716)를 선택하여 시간 데이터(T1)를 일치 검출회로(724)로 설정한다. 카운터(714)는 예컨대 서보 프레임(746)의 판독 종료에 의해 리셋되어 기준클럭(CLK)의 계수를 계시하여, 카운터(714)의 계수치가 시간 데이터(T1)과 일치하면 일치 출력에 의해 펄스 발생회로(726)에서 섹터 펄스(750)가 발생하게 된다. 섹터 펄스(750)의 발생후에 MPU(1024)는 선택회로(722)에 의해 다음의 레지스터(718)을 선택하여 시간 데이터(T2)를 일치검출회로(724)에 설정한다. 이 때문에 일치검출회로(724)는 카운터(714)의 값이 시간데이터(T2)에 일치하면 일치출력을 발생시켜 펄스발생회로(726)로부터 섹터펄스(752)를 출력한다.

제25a∼28c도는 본 발명의 가변섹터 크기의 제어를 이용하여 데이터 블록이 서보 프레임에 의해 2개의 영역으로 분리되는 데이터 스플리(split) 발생시의 섹터 펄스의 발생 제어를 나타낸다. 제28a도는 실린더 기록상태를 나타낸다. 여기에서 기록블럭 데이터가 서보 프레임 간극으로 결정되는 고정섹터 크기를 넘어서는 경우, 고정섹터 크기에 의해 데이터(732, 736)으로 분할되어, 서보 프레임(728)과 ID(730)에 계속하여 데이터(732)를 기록하고, 다음의 서보 프레임(734)의 후에 잔존하는 스플릿 데이터(736)을 기록한다. 그리고 스플릿 데이터(736)의 후에 다음의 섹터가 있어서 ID(738) 및 데이터(740)가 저장된다.

이러한 경우에는 제28b도에 나타낸 바와 같이 서보 프레임(734)의 직후에서가 아니라 스플릿 데이터(736)의 종료 위치에 계속하여 섹터 펄스(744)를 발생시켜야 한다. 이러한 섹터 펄스를 발생시키기 위해서는 제28a, 28b도의 최초의 레지스터(716)에 대한 시간 데이터(T1)은 T1=0으로 설정되며, 다음의 섹터 펄스를 발생시키기 위한 시간 데이터(T2)를 서보 프레임(734)에 대한 제어 레지스터(716)에 설정한다. 이 시간 데이터(T1)를 제어 레지스터(716)으로 설정하여 서보 프레임(728)의 판독중료시에 카운터(714)를 리셋하여 기준 클럭(CLK)의 계수 동작을 개시한다. 선택회로(722)에 의한 시간 데이터(T1)의 선택에 의해 일치 검출회로(724)가 일치 출력을 발생시키면 펄스발생회로(726)로부터 최초의 섹터펄스(742)가 출력된다. 계속하여 시간데이터(T2)를 제어 레지스터(716)로 설정하여, 서보 프레임(734)의 판독종료로 카운터(714)를 리셋함으로써 기준클럭(CLK)의 계수 동작을 개시한다. 즉 선택회로(722)에 의한 시간 데이터(T2)의 선택으로 일치 검출회로(724)가 일치 출력을 발생시키면 펄스 발생회로(726)로부터 섹터펄스(744)가 출력된다.

또한 제28c도는 판독 게이트를 나타낸다. 서보 프레임(728, 734)의 기간동안은 게이트 동작이 금지되고, 이러한 게이트 금지기간 이외의 게이트 유효기간 동안에는 ID 및 데이터의 판독 동작이 가능하게 된다.

제29a∼29c도는 불량한 섹터에 대한 섹터 슬리핑(slipping) 처리를 위한 섹터 펄스의 발생처리를 나타낸다. 실린더상에서 불량 매체에 수반하여 불량 섹터가 검출된 경우에는 불량 섹터에 대한 섹터 펄스를 발생되지 않음으로써 불량 섹터를 인식하지 않고 연속적인 판독 및 기록동작을 행할 수 있다. 그러므로 제26도의 MPU(1024)에 있어서는 지정된 실린더 어드레스의 씨크(seek) 완료후에 온 트랙 제어를 행한 경우, 미리 준비되어 있는 불량 섹터의 관리 테이블을 참조하여 불량 섹터를 나타내는 섹터 번호의 타이밍에서 예컨대 제어 레지스터(720)에 나타낸 바와 같이 불량 섹터에 대한 섹터펄스의 발생을 금지시키기 위한 시간 데이터를 설정한다. 예컨대 제어 레지스터(720)에 레지스터 최대치 FFFF를 설정한다. 이 설정시간 FFFF는 서보 프레임으로 결정된 섹터 크기를 넘어서는 시간 데이터이다. 그러므로 선택회로(722)에 의해 레지스터(720)의 시간 데이터 FFFF를 선택하여 일치검출회로(724)에 설정할지라도 서보 프레임의 판독 종료에 의해 리셋된 카운터(714)의 게수치는 불량 섹터의 기간동안 시간 데이터 FFFF에 일치하지 않아서 불량 섹터에 대하여 일치 검출출력이 얻어지지 않으므로 섹터 펄스의 발생이 금지되게 된다.

제29a도는 서보 프레임의 판독을 나타내며, 특정의 위치에 불량 섹터(754)가 존재하고 있다. 이러한 불량 섹터(754)에 있어서는 섹터 번호에 대응하여 섹터펄스의 발생을 금지하기 위한 시간 데이터 FFFF가 설정된다. 결과적으로 불량 섹터(754)의 부분에 섹터 펄스의 발생이 제29b도에 나타낸 바와 같이 금지될 수 있다. 섹터 펄스가 불량 섹터(754)에서 발생하지 않으면 제29c도에 나타낸 바와 같이 판독 게이트는 서보 프레임의 최초의 섹터 마크에 의해 리셋되고, 또한 섹터 펄스의 발생에 의해 설정되는 게이트 신호를 발생시킨다. 따라서 불량 섹터(754)를 의식하지 않고 판독 동작을 행할 수 있다. 기록 동작도 상기와 유사한 방법으로 행한다. 그 결과 불량섹터(754)가 존재할 때에 종래에 행해진 처리, 즉 교체 영역으로 이동시켜 데이터를 판독 및 기록하는 교체 처리가 불필요하게 되어 억세스 성능을 현저히 향상시킬 수 있다. 제29c도는 판독 게이트를 나타낸다. 또한 기록 게이트에도 유사하게 적용된다.

제30a∼30d도는 디지탈 에러 시험에서의 섹터 펄스의 발생 처리를 나타낸다. 디스크 매체의 디지탈 에러 시험에서는 서보 프레임의 직후에 1회씩 섹터 펄스를 발생시킬 필요가 있다. 따라서 제26도의 실시예에서는 디지탈 에러 시험의 제어 명령을 받은 경우, MPU(1024)는 예컨대 제어 레지스터(716) 서보 프레임의 판독 종료 직후의 섹터 펄스의 발생을 행하도록 하기 위해 시간 데이터(T)를 0으로 설정한다. 그리고 선택회로(722)는 고정적으로 레지스터(716)의 값을 선택하여 일치 검출회로(724)에 공급한다. 이러한 설정 상태에 있어서 MPU(1024)는 서보 프레임의 판독 종료 마다 카운터(714)를 리셋하여 계수 동작을 반복함으로 일치 검출 회로(724)는 최초의 리셋 타이밍에서 일치 출력을 발생시킨다. 또한 서보 프레임의 판독 종료에 동기하여 펄스 발생회로(726)는 매번 섹터 펄스를 발생시킨다. 이 때문에 제30a도의 서보 프레임에 대해 디지탈 에러 시험의 경우에서는 제30b도에 나타낸 바와 같이 1대 1대응방식으로 섹터 펄스가 발생한다. 제30c도의 서보 프레임간의 전 섹터 구간에 대한 디지탈 에러·기록시험 신호 또는 제30d도의 디지탈 에러·판독시험 신호에 의한 시험 게이트를 설정할 수 있다. 이러한 디지탈 에러 서험에서 서보 프레임을 제외한 전영역의 에러시험을 할 수 있고, 또한 이 에러시험의 종료후 통상의 판독 및 기록에서의 섹터 크기의 가변 설정에 적절히 대응할 수 있다.

제31도의 플로우차트는 데이터 스플릿 처리, 불량 섹터의 스플릿 처리 또한 디지탈 에러 시험을 포함한 섹터 펄스의 발생 처리를 나타낸다. 먼저 단계 S1에서 서보 프레임의 판독으로 섹터 번호를 읽는다. 단계 S2에서는 섹터 펄스의 발생이 필요한지에 대한 체크를 한다. 만약 섹터 펄스를 발생시킬 필요가 없다면 단계 S3으로 넘어가서 동작 모드가 디지탈 에러 시험모드인지를 검토한다. 디스크 장치의 전원의 턴 온에 수반한 초기화 진단에서는 디지탈 에러 시험 모드가 설정되어 있기 때문에 단계 S4로 넘어가서 섹터 펄스 발생용 레지스터에 디지탈 에러 서험모드시의 시간 데이터를 설정하여 제30b도에 나타낸 바와 같이 섹터 펄스를 서보프레임 마다 발생시킨다. 전원의 턴 온에 의한 입상의 종료후에 통상 상태에서는 디지탈 에러 시험모드가 해제되어 있기 때문에 단계 S3로부터 단계 S5로 진행한다. 여기에서 상위 장치로부터 판독 또는 기록이 요구된 데이터 블록이 서보 프레임에 의해 결정된 섹터 크기를 넘어서는 경우에는 가변 섹터 크기를 설정하기 위해 섹터크기 발생위치를 나타내는 위치 데이터(시간 데이터)의 1 또는 복수개를 데이터로 설정한다. 단계S6에서는 불량 섹터에 대한 섹터 슬립(slip)의 유무를 검토한다. 섹터 슬립이 존재하지 않으면 단계S5에서 설정된 데이터에 기초하여 섹터 펄스를 발생시킨다. 단계 S6에서 섹터 슬립을 필요로 하는 불량 섹터가 존재하는 경우에는 단계 S7로 넘어가서 슬립 대상인 섹터 번호를 얻은 서보 프레임의 판독 처리시에 섹터 펄스를 발생시키지 않는 위치 데이터 예컨대 레지스터 최대치로 되는 시간 데이터를 섹터 펄스 발생용 레지스터에 설정하여 불량 섹터에서의 섹터 펄스의 발생을 금지시킴으로써 섹터 슬립을 행하도록 한다.

상술한 바와 같이 섹터 펄스의 발생을 가변 제어하여 임의의 위치에서 섹터 펄스를 발생시킬 수 있다. 이는 특히 정밀도 기록 시스템(CDR(constant density recording system)시스템)을 채용한 디스크 장치에서 유효하다. 또한 불량 섹터에 대한 섹터 펄스의 발생을 금지하는 섹터 슬립 처리에 의해 불량 섹터를 인식하지 않고 기록 및 판독동작을 행할 수 있다. 이는 불량 섹터에 대해 교체 처리를 행한 종래의 경우에 비해 판독/기록 엑세스 성능을 향상시킬수 있다.

또한 초기화 입상시의 디지탈 에러시험에서는 서보 프레임 종료 직후에 고정적으로 섹터 펄스를 발생시켜서 서보 프레임 간에 무시험 부분으로 되는 갭을 생성시키지 않고 필요한 전영역의 디지탈 기록에러시험 및 디지탈 판독에러 시험을 실현시킬 수 있고, 또한 통상의 판독 및 기록 동작에서 행해지는 섹터 크기의 가변설정에 적절히 대응할 수 있다.

또한 제26도의 실시예에서는 서보 프레임의 종단 검출을 기준으로 섹터 펄스의 발생시간을 결정하였지만 섹터 마크의 검출시점 등 서보 프레임의 임의의 위치를 기준으로 섹터펄스의 발생 시간을 결정하여도 좋다.

또한 제5동31도의 실시예는 디스크 매체를 1개 사용한 디스크 장치를 예로 한 것이지만 디스크 매체의 수는 필요에 따라 적절히 증가시킬 수 있다. 또한 본 발명은 블록 주파수를 반경 방향으로 분할한 존(zone)마다에 가변하는 정밀도기록 시스템과, 전 실린더에 대해 클럭 주파수를 일정하게 한 정각속도기록 시스템(CVR)(constant angular velocity recording)시스템)의 양방에 적용가능하다. 또한 본 발명이 실시예에 나타낸 수치에 한정되는 것은 아니다.

섹터마크를 피크 검출펄스와 그의 기준극성신호와 비교하여 검출한다. 섹터마크의 판독신호중 어느하나가 탈락해도 검출가능하도록 기준검출 극성신호에 용장성을 갖는다. 실린더 어드레스를 인식하는 그레이코드 검출부도 그레이코드의 판독에 의한 피크 검출펄스와 극성신호에 기초하여 검출한다.

Claims (18)

1. 동일 실린더상에 서보영역과 데이터영역을 구비한 섹터 영역을 설치하고, 상기 서보영역에 서보 영역을 나타내는 섹터마크, 실린더 어드레스를 나타내는 코드 및 헤드위치를 검출하는 소정의 서보 패턴을 자기 기록한 디스크 매체와 헤드부에 의해 상기 서보패턴의 판독신호에 의하여 헤드위치를 검출하여, 상기 헤드부를 임의의 실린더에 위치시킴으로서 판독 및 기록을 행하는 디스크 제어부와, 상기 헤드부에 의해 판독한 상기 섹터마크의 판독신호의 피크를 검출함으로써 피크간의 시간 간격을 검출하는 피크검출부와, 상기 헤드부에 의해 판독한 상기 섹터마크의 판독신호의 극성을 검출함으로써 극성신호를 출력시키는 극성검출부와, 상기 피크 검출부의 피크검출 펄스와 상기 극성검출부의 극성신호에 의하여 상기 섹터마크를 검출하여 상기 디스크 제어부에 통지하는 섹터마크 검출부를 구비한 것이 특징인 디스크 장치.
2. 제1항에 있어서, 상기 섹터마크 검출부는, 상기 섹터마크의 판독기간에 대한 상기 피크검출 펄스의 시간열인 피크 시퀀스와, 상기 피크 시퀀스와 상기 섹터마크의 자기기록에 의한 피크 기준 시퀀스를 비교하여 양자가 일치할 때에 피크 일치 신호를 출력시키는 피크 비교부와, 상기 섹터마크의 판독 기간에 대한 상기 극성신호의 시간열인 극성 시퀀스와, 상기 섹터마크의 자기기록 패턴에 의한 극성 기준 시퀀스를 비교하여 양자가 일치하는 때에 극성일치 신호를 출력하는 극성 비교부와, 상기 피크 비교부의 상기 피키일치 신호와, 상기 극성 비교부의 상기 극성 일치 신호를 얻은 때에 상기 섹터마크의 검출 신호를 출력하는 게이트부를 구비한 것이 특징인 디스크 장치.
3. 제2항에 있어서, 상기 섹터마크 검출부는 섹터마크의 자기기록에 일치하는 판독 시퀀스 신호, 및 상기 섹터마크의 자기기록의 판독신호의 어느 하나가 드롭아웃한 판독 시퀀스 신호마다 상기 피크 비교부, 극성 비교부 및 게이트부를 설비하여 상기 게이트부의 어느 하나의 일치신호에 의하여 섹터마크의 검출신호를 출력시키는 것이 특징인 디스크 장치.
4. 제3항에 있어서, 상기 게이트부를 상기 디스크 제어부에 의해 선택적으로 유효하게 하는 제어 레지스터부를 더 구비한 것이 특징인 디스크 장치.
5. 제4항에 있어서, 상기 디스크 제어부는 특정의 실린더로 헤드가 위치결정된 후의 최초의 섹터마크의 검출에 대하여는 상기 섹터마크의 자기기록에 일치하는 판독 시퀀스 신호에 의한 일치 신호를 출력하는 게이트부를 유효하게 하도록 상기 제어 레지스터부를 설정하고, 2번째 및 그 이후의 섹터마크의 검출에 대하여는 판독 시퀀스 신호에 드롭 아웃이 있어도 일치 신호를 발생하는 다른 게이트부를 유효하게 하도록 상기 제어 레지스터부를 설정하는 것이 특징인 디스크 장치.
6. 제1항에 있어서, 상기 피크 검출부에 의한 상기 코드의 피크 검출 펄스와, 상기 극성 검출부에 의한 상기 코드의 극성 신호에 의하여 상기 코드를 검출하고, 또한 실린더 어드레스를 판별하여 상기 디스크 제어부에 통지하는 실린더 어드레스 검출부를 더 구비한 것이 특징인 디스크 장치.
7. 제6항에 있어서, 상기 실린더 어드레스 검출부는 상기 코드의 기록 비트 길이(N)에 의하여 스테이트 상태를 기준 주기(T)로 반복적으로 계수하는 시퀀스 카운터부와, 양의 극성의 판독신호의 피크검출 펄스와 그 극성신호의 양방을 검출할 때에 상기 시퀀스 카운터부를 제1스테이트 상태로 프리셋하는 제1 프리셋부와, 음의 극성의 판독신호의 피크검출 펄스와 그 극성신호의 양방을 검출할 때에 상기 시퀸스 카운터부를 제2 스테이트 상태로 프리셋하는 제2프리셋부와, 양의 극성의 판독신호의 피크검출 펄스와 그 극성신호를 얻은 때의 검출출력, 또는 상기 상태 카운터부의 제1스테이트 상태의 출력을 래치하는 제1래치부와, 음의 극성의 판독신호의 피크검출 펄스와 그 극성신호를 얻은 때의 검출출력, 또는 상기 상태 카운터부의 제2스테이트 상태의 출력을 래치하는 제2래치부와, 상기 상태카운터부의 최종 스테이트 상태의 출력 타이밍에서 상기 제1 및 제2래치부의 논리합을 취하여 어드레스 비트를 복원하는 게이트부를 구비한 것이 특징인 디스크 장치.
8. 제7항에 있어서, 상기 디스크 매체의 서보 프레임에 상기 코드로서 nT의 주기로 X00가 반복되는 그레이코드를 자기 기록한 경우에는, 상기 시퀀스 카운터부는 n개의 스테이트 상태를 나타내는 카운트 0∼n을 기준 주기(T)로 반복적으로 계수하고, 상기 제1프리셋부는 양의 극성의 판독신호의 피크 검출 펄스와 그 극성신호의 양방을 검출한 때에 상기 시퀀스 카운터부를 스테이트 카운트 0의 상태로 프리셋하고, 상기 제2프리셋부는 음의 극성의 판독신호의 피크 검출 펄스와 그의 극성신호의 양방을 검출한 때에 상기 시퀀스 카운터부를 스테이트 카운트(n/2)의 상태로 프리셋하는 것이 특징인 디스크 장치.
9. 제8항에 있어서, 상기 디스크 매체에 대한 그레이 코드의 자기기록으로서, 소정의 코드길이 마다 상기 상태 카운터부의 프리셋을 강제적으로 행하기 위한 더미 코드를 삽입한 것이 특징인 디스크 장치.
10. 실린더상의 섹터 영역에 서보 정보를 자기 기록한 디스크 매체와, 헤드부의 검출 위치의 트랙 중심에 대한 헤드 위치(P)를 상기 서보정보의 판독신호로부터 검출하는 헤드위치 검출부와, 온 트랙 제어에 의해 구한 위치오차를 편심 보정치(X)로서 저장하는 보정치 저장부와, 상기 헤드부를 임의의 실린더로 이동시킨 후의 온 트랙 상태에서 설정된 목표위치(P0)로부터 상기 보정치 저장부의 판독에 의해 얻은 전회의 편심 보정치((X)t-1)를 빼서 보정 목표치를 산출하고, 보정 목표치(P0')로부터 상기 헤드위치(P)를 빼서 위치오차(△P)를 구하여 상기 위치오차(△P)를 0이 되도록 상기 헤드부를 구동하는 헤드위치결정 제어부와, 상기 헤드위치(P)를 상기 전회의 편심보정치((X)t-1)에 더하여 새로운 편심 보정치((Xt)를 구하여 상기 보정치저장부에 저장하는 갱신부를 구비한 것이 특징인 디스크 장치.
11. 제10항에 있어서, 상기 헤드위치결정제어부는 실린더의 섹터 단위로 편심 보정치((X)t-1)를 사용한 목표위치(P0)의 보정 및 새로운 편심보정치((X)t)로의 갱신을 행하는 것이 특징인 디스크 장치.
12. 제10항에 있어서, 상기 갱신부는 현재의 헤드위치(P)에 1이하의 소정의 계수를 곱하여 얻은 값을 전회의 편심 보정치((X)t-1)에 더하여 그 결과치를 새로운 편심 보정치((X)t)로 설정하는 것이 특징인 디스크 장치.
13. 제10항에 있어서, 상기 갱신부는 현재의 헤드위치(P)가 소정의 한계치를 넘어서는 경우에는 상기 한계치를 전회의 편심보정치((X)t-1)에 더하여 그 결과치를 새로운 편심 보정치((X)t)로 설정하는 것이 특징인 디스크 장치.
14. 제10항에 있어서, 상기 갱신부는 복수회에 걸쳐 측정한 헤드위치(P)의 평균치를 갱신 전의 편심보정치((X)t-1)에 더하여 그 결과치를 새로운 편심 보정치((X)t)로 설정하는 것이 특징인 디스크 장치.
15. 동일 실린더상에 서보영역과 데이터 영역을 구비한 섹터영역을 설치하고, 상기 서보영역에 서보 영역을 나타내는 섹터마크, 실린더 어드레스를 나타내는 코드, 및 헤드위치를 검출하는 소정의 서보패턴을 자기기록한 디스크 매체와, 헤드부에 의한 상기 서보 패턴의 판독신호에 의하여 헤드위치를 검출하여 상기 헤드부를 임의의 실린더로 위치시킴으로써 판독 및 기록동작을 행하는 디스크 제어부와 상기 서보영역의 검출 결과에 의하여 상기 디스크 제어부에서의 판독 및 기록동작을 유효하게 하는 섹터 펄스를 발생시키는 펄스 발생부와, 상기 서보영역의 검출시점으로부터 섹터펄스 발생까지의 시간을 설정하는 시간설정부와, 상기 서보영역의 검출 시점으로부터의 경과시간이 상기 시간설정부의 설정시간에 도달한 것을 검출하여 상기 펄스 발생부에 섹터 펄스를 발생시키도록 하는 일치 검출부를 구비한 것이 특징인 디스크 장치.
16. 제15항에 있어서, 상기 시간설정부를 복수 설비하고, 또한 상기 복수의 시간설정부 중의 어느 하나를 선택하여 설정시간을 상기 일치 검출부에 공급하는 선택부를 더 설비하고, 다음의 서보 영역이 검출될 때까지의 기간동안 복수의 섹터 펄스를 발생시키는 것이 특징인 디스크 장치.
17. 제15항에 있어서, 상기 디스크 제어부는 섹터 영역 내에서의 섹터 펄스의 발생을 금지시키는 경우에는 상기 시간 설정부에 다음의 서보영역의 검출까지의 시간을 넘어서는 시간을 설정하는 것이 특징인 디스크 장치.
18. 제15항에 있어서, 상기 디스크 제어부는 상기 서보 영역의 종단 검출에 동기하여 섹터 펄스를 발생시키는 경우에는 상기 시간설정부에 0의 시간을 설정하는 것이 특징인 디스크 장치.