JP3321295B2

JP3321295B2 - ディスク装置

Info

Publication number: JP3321295B2
Application number: JP12512394A
Authority: JP
Inventors: 大場　　一秀; 佐藤　　敦司; 栄作高橋; 隆史東海林; 勲須田; 榮治岡村; 達哉五福; 智宏小野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-06-07
Filing date: 1994-06-07
Publication date: 2002-09-03
Anticipated expiration: 2017-09-03
Also published as: JPH07334808A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ面に記録したサ
ーボ情報に基づいてヘッドの位置決めを行うセクタサー
ボ方式のディスク装置に関し、特にセクタ先頭のサーボ
フレームにサーボ情報と共に記録されたセクタマークや
シリンダアドレスを示すグレーコードを正確に検出する
ディスク装置に関する。

【０００２】

【従来の技術】近年、ノートブック型コンピュータや携
帯型の通信端末で記憶容量を確保する外部記憶装置とし
て小型ハードディスクが実装されてる。このような小型
ハードディスクは、例えば３．５インチや２．５インチ
といった小型のディスク媒体を使用し、しかも、ユニッ
トを薄くするために１〜２枚のディスク媒体を内蔵して
いる。

【０００３】このため従来の大型のディスク装置のよう
に、ヘッド位置決めのためのサーボ情報を記録した専用
のサーボ面を設けることはできず、データ面にサーボ情
報を記録したセクタサーボ方式を採用している。例えば
１シリンダを６０セクタに分け、各セクタの先頭にサー
ボフレームを記録している。このサーボフレームは、サ
ーボフレームを示すセクタマーク、シリンダアドレスを
検出するためのグレーコード、インデックスパターン
（先頭セクタのみ）、リードアンプのＡＧＣレベルを設
定するＡＧＣパターン、ヘッド位置を検出するためのサ
ーボパターンが磁気的に記録されている。

【０００４】

【発明が解決しようとする課題】セクタサーボ方式を採
用したディスク装置にあっては、サーボフレームが短い
程、セクタ内のデータ領域を大きくできることから、記
憶容量を増加するためにはサーボフレームに記録する各
パターンを必要最小限に抑えることが望まれる。逆に、
サーボフレームに記録したセクタマーク、グレーコード
等のパターン検出の精度を高めるためには、１パターン
当りのシリンダ方向の記録ピッチを大きくする。例えば
セクタマークは、「Ｎ□Ｓ□ＮＳ」の記録パターンとな
り、基準クロックで決まる記録周期をＴとすると、「１
６Ｔ，１６Ｔ，１０Ｔ，１０Ｔ」で記録し、合計５２Ｔ
の区間を必要とする。

【０００５】またセクタマークに続いて記録されるグレ
ーコードは、例えば１ビット幅を６Ｔに定め「Ｇ１２，
Ｇ１１，・・・・Ｇ０，ＧＨ」の１４ビットをグレーコ
ード「Ｘ０００Ｘ０００」で記録し、８４Ｔの長さとな
る。更にポジジョン領域として１６０Ｔ程度必要とな
る。この結果、サーボフレーム全体で１９６Ｔとなる。
ここで１サーボフレーム間を３６００Ｔとすると、サー
ボ領域は１トラックの５．４％を占め、セクタマーク及
びグレーコードを短くすることで、記憶容量を増加でき
る。しかし、セクタマーク及びグレーコードを短くする
とパターン検出精度が低下することから、限界があっ
た。

【０００６】従って、本発明の目的は、検出率を低下さ
せることなくセクタマーク及びグレーコードの記録領域
を短くして記憶容量を増加できるディスク装置を提供す
る。一方、従来のセクタサーボ方式をとるディスク装置
にあっては、ディスク媒体の偏心によるずれ値を測定
し、オントラック制御の際に偏心補正を行っている。こ
のための偏心補正値の測定は、予め決められた時間毎に
偏心補正のコマンドが発行され、トラック中心からのず
れ値をＲＡＭ等に格納する。通常のオントラック制御時
には、先に測定しておいたずれ値を目標位置から引いて
オントラック制御することにより、いつもトラック中心
にヘッドを位置付けることができる。

【０００７】

【０００８】

【０００９】

【００１０】

【００１１】

【課題を解決するための手段】図１は本発明の原理説明
図である。尚、括弧内に実施例の符号を示す。まず本発
明のディスク装置は、図１（Ｂ）に示すように、同一シ
リンダ上にサーボ領域６０とデータ領域６２を備えたセ
クタ領域を複数設けたディスク媒体を使用するセクタサ
ーボ方式をとる。ディスク媒体の各セクタのサーボ領域
（サーボフレーム）６０には、少くともサーボ領域を示
すセクタマーク６６、シリンダアドレスを示す符号コー
ドであるグレーコード６８、及びヘッド位置を検出する
所定のサーボパターン７４を磁気記録している。

【００１２】ディスク制御手段２４は、ヘッド手段１４
によるサーボパターン７４の読取信号に基づいてヘッド
位置を検出し、ヘッド手段１４を任意のシリンダに位置
決めして読み書きを行う。サーボ領域に記録したセクタ
マーク６６およびグレーコード６８の検出は、読取信号
のピークと極性の両方に基づいて検出する。図１（Ａ）
に示すピーク検出手段９０は、ヘッド手段１４で読み取
ったセクタマーク６６およびグレーコード６８の読取信
号のピークの時間間隔を検出してピーク検出パルスを出
力する。極性検出手段９２は、同じくヘッド手段１４で
読み取ったセクタマーク６６及びグレーコード６８の読
取信号の極性を検出して極性信号を出力する。

【００１３】この場合、マーク又はパターンの磁気記録
は、Ｎ極とＳ極を交互に記録していることから、例えば
Ｎ極の読取りで正極性の読取信号が得られ、そのピーク
と極性が検出されると、次はＳ極の読取りで負極性の読
取信号が得られてそのピークと極性が検出され、これを
交互に繰り返す。セクタマーク検出手段９６は、ピーク
検出手段９０のピーク検出パルスと極性検出手段９２の
極性信号に基づいて、セクタマーク６６を検出してディ
スク制御手段２４に通知する。このためセクタマーク検
出手段９６は、ピーク比較手段１０４、極性比較手段１
１４及びゲート手段１２２を備える。ピーク比較手段１
０４は、セクタマークの読取期間に亘るピーク検出パル
スの時系列であるピークシーケンスを、セクタマークの
磁気記録に対応したピーク基準シーケンスと比較し、両
者が一致した際にピーク一致信号を出力する。

【００１４】極性比較手段１１４は、セクタマークの読
取期間に亘る極性信号の時系列である極性シーケンス
を、セクタマークの磁気記録パターンに対応した極性基
準シーケンスと比較し、両者が一致した際に極性一致信
号を出力する。ゲート手段１２２は、ピーク比較手段１
０４と極性比較手段１１４の両方の一致信号が得られた
際に、セクタマークの検出信号を出力する。

【００１５】セクタマークの読取信号の中のいずれか１
つが欠落しても検出可能なように冗長性をもたせる。こ
のため、セクタマーク検出手段９６は、セクタマークの
磁気記録に一致する読取シーケンス信号、およびセクタ
マークの磁気記録の読取信号のいずれか１つが欠落した
読取シーケンス信号毎に、ピーク比較手段、極性比較手
段及びゲート手段を設け、複数のゲート手段のいずれか
１つの一致信号に基づいてセクタマークの検出信号を出
力する。

【００１６】この場合、ディスク制御手段２４によるビ
ット設定で選択的に複数のゲート手段を有効とする制御
レジスタ手段１３０を設ける。この制御レジスタ手段１
３０に対しディスク制御手段２４は、特定のシリンダに
位置決めした後の最初のセクタマークの検出は、セクタ
マークの磁気記録に一致する読取シーケンス信号に基づ
く一致信号を出力するゲート手段１０４を有効とするビ
ット設定を行う。

【００１７】２回目以降のセクタマークの検出について
は、読取シーケンス信号に欠落があっても一致信号を出
力する他のゲート手段を併せて有効とするように、制御
レジスタ手段１３０にビット設定する。このためオント
ラック制御に入ってから最初のセクタマークの検出は、
規定のパターンに完全に一致することが必要になるが、
１度セクタマークが検出できた後は、パターンの１つが
欠落しても読取エラーとせずに検出することができる。

【００１８】グレーコードからシリンダアドレスを検出
するためのシリンダアドレス検出手段（グレーコード検
出手段）９４も、ピーク検出手段９０によるグレーコー
ドのピーク検出パルスと、極性検出手段９２によるグレ
ーコードの極性信号に基づいて、グレーコードを検出す
ると共にシリンダアドレスを判別してディスク制御手段
２４に通知する。

【００１９】シリンダアドレス検出手段（グレーコード
検出手段）９４は、ピーク検出パルスと極性信号に加
え、ステータスカウンタを使用してシリンダアドレスを
示すビット列を復元する。ステータスカウンタ手段１３
８は、グレーコードの記録ビット長Ｎに基づくステート
状態を基準周期Ｔで繰り返し計数する。例えば、ディス
ク媒体のサーボフレームに、アドレス１ビットにつき６
Ｔの周期で「Ｘ００Ｘ００」のグレーコードを磁気記録
した場合、シーケンスカウンタ手段１３８は、６つのス
テート状態０，１，２，３，４，５を示すカウント０〜
５を基準周期（Ｔ）で繰り返し計数する。

【００２０】このステータスカウンタ手段１３８は、６
Ｔのグレーコード中のビット「Ｘ」の部分、即ちステー
ト０とステート３のタイミングで、ピークおよび極性の
両方が正しく検出されたことを条件に、強制的にステー
ト１状態となるカウント「１０００００」、およびステ
ート３状態となるカウント「０００１００」にプリセッ
トされる。

【００２１】即ち、第１プリセット手段１４０が、正極
性の読取信号のピーク検出パルスとその極性信号の両方
を検出した時に、ステータスカウンタ手段１３８をステ
ートカウント０の状態にプリセットし、第２プリセット
手段１４２が、負の読取信号ピーク検出パルスとその極
性信号の両方を検出した時に、ステータスカウンタ手段
１３８をステートカウント３の状態にプリセットする。

【００２２】正極性の読取信号のピーク検出パルスとそ
の極性信号の両方が得られた時の検出出力、またはステ
ータスカウンタ手段１３８の第１ステート状態の出力が
第１ラッチ手段１６０にラッチされる。また負極性の読
取信号のピーク検出パルスとその極性信号の両方が得ら
れた時の検出出力、またはステータスカウンタ手段１３
８の第２ステート状態の出力が第２ラッチ手段１６４に
ラッチされる。

【００２３】最終的に、第１及び第２ラッチ手段１６
０，１６４の論理和をゲート手段１６６でとってアドレ
スビットを復元する。即ち、アドレスビット１を示すグ
レーコード「１００１００」の正常な読取りに対し第
１，第２ラッチ手段１６０，１６４は「１１」のステー
ト０，３シーケンスをラッチし、ビット１を復元する。
またアドレスビット０を示すグレーコード「０００００
０」の正常な読取りに対し、第１，第２ラッチ手段１６
０，１６４は「００」をラッチし、ビット０を復元す
る。

【００２４】更に、ビット１を示すグレーコード「１０
０１００」中のコード「１」に対応した読取信号のいず
れか一方が欠落しても、他方が正常である限り、正常に
ビット１を復元できる。第１及び第２ラッチ手段１６
０，１６４のラッチシーケンスは「０１」又は「１０」
となり、いずれも正常にビット１を復元できる。ビット
０の連続に対応したグレーコードが続くと、ピーク及び
極性検出が行われず、このためステータスカウンタ手段
１３８はフリーランの状態に置かれ、誤動作する可能性
がある。そこで、グレーコードの途中に、ステータスカ
ウンタ手段１３８のプリセットを強制的に行わせるダミ
ーコード「１００１００」を挿入しいる。

【００２５】セクタサーボ方式の利点は、シリンダ単位
にサーマルオフセット等に対する偏心補正ができること
である。サーボ面サーボ方式の場合は、データ面のガー
ドバンド領域などにわざわざサーボ情報を記録し、この
サーボ情報からデータ面単位にずれ値を測定して補正し
ている。これに対しセクタサーボ方式は、シリンダ単位
に偏心ずれ値を測定して補正でき、ヘッド位置決め精度
が高い。

【００２６】

【００２７】

【００２８】

【００２９】

【００３０】

【作用】このような本発明のディスク装置によれば次の
作用が得られる。まずサーボフレームに記録したセクタ
マーク及びグレーコードの検出に、読取信号のピーク検
出に加えて極性検出を加えたことで、短い記録長であっ
ても、確実にセクタマークおよびグレーコードを検出す
ることができる。このため検出率を低下させることなく
パターン記録長を低減でき、セクタサーボのフォーマッ
ト効率を高めて記憶容量を増加できる。

【００３１】またオントラック制御におけるセクタサー
ボを利用した偏心補正がリアルタイムで実現できるた
め、温度変動に対するトラックキングの制御精度を大幅
に向上でき、トラック記録密度を十分に高めてもエラー
を起すことなく、リード又はライトできる。更に、物理
的なセクタサーボ情報に拘束されることなく、任意のセ
クタ長となるようにセクタパルスを発生でき、ブロック
データを分割したスプリット記録、不良セクタのスリッ
プ処理、デジタル・エラーテストの際の固定的なセクタ
パルスの発生など、任意のタイミングで必要に応じて簡
単にセクタパルスを発生することができる。

【００３２】

【実施例】

＜目次＞１．ハードウェア構成２．サーボフレーム３．セクタマークの検出４．グレーコードの検出５．リアルタイム偏心補正６．セクタサイズの可変制御１．ハードウェア構成図２は本発明のディスク装置の全体的な構成例を示す。
図２において、本発明のディスク装置はディスクエンク
ロージャ１０とドライブコントローラ１２で構成され
る。本発明のディスク装置は、例えば２．５インチのデ
ィスク媒体を３枚用いた小型ディスク装置を例にとって
いる。ディスクエンクロージャ１０には３枚のディスク
媒体の６つのデータ面に対応してヘッド部１４−１〜１
４−６が設けられ、ヘッド部１４−１〜１４−６はヘッ
ドアームの先端に設けられ、ディスク媒体の半径方向に
移動自在に支持されている。

【００３３】ヘッド部１４−１〜１４−６の各々には、
リードヘッド１５−１〜１５−６とライトヘッド１６−
１〜１６−６が一体に設けられている。ライトヘッド１
６−１〜１６−６としては磁気ヘッドを使用し、またリ
ードヘッド１５−１〜１５−６としては磁気抵抗素子を
用いたＭＲヘッドを使用する。リードヘッド１５−１〜
１５−６およびライトヘッド１６−１〜１６−６を備え
たヘッド部１４−１〜１４−６はヘッドＩＣ回路１８に
接続され、ヘッド切替え、ＭＲヘッドを用いたリードヘ
ッド１５−１〜１５−６に対する直流バイアスなどを受
ける。またディスクエンクロージャ１０には、ディスク
媒体を回転するスピンドルモータ２２と、ヘッド部１４
−１〜１４−６を位置決めするためのボイスコイルモー
タ（以下「ＶＣＭ」という）２０が設けられている。

【００３４】ドライブコントローラ１２は、ディスクエ
ンクロージャ１０のケースに一体に組み付けられるプリ
ント基板上に実装される。ドライブコントローラ１２に
は各種の処理手段として機能するＭＰＵ２４が設けられ
る。ＭＰＵ２４のバス５８に対しては、プログラムメモ
リとして使用する読出専用のＥＰＲＯＭ２６、読み書き
可能なＤＲＡＭ２８が設けられる。

【００３５】ＥＰＲＯＭ２６にはディスク装置の電源投
入に伴う立上げ時に使用する立上げプログラム（ブート
プログラム）が固定的に格納されている。ＤＲＡＭ２８
には、ＥＰＲＯＭ２６の立上げプログラムによるディス
ク装置の立上げ完了後に、ディスクエンクロージャ１０
側のディスク媒体からダウンロードされた制御プログラ
ム（マイクロプログラム）が格納される。

【００３６】ＭＰＵ２４のバス５８には更に、インタフ
ェース回路３０、データ転送用のバッファメモリ３２が
設けられる。インタフェース回路３０としては例えばＳ
ＣＳＩが使用され、本発明のディスク装置を実装した例
えばノートブック型コンピュータをホストコンピュータ
として、ホストコンピュータに対する外部記憶装置とし
て必要なコマンドおよびデータのやり取りを行う。更
に、キャッシュコントローラ３１とキャッシュメモリ３
３が設けられる。

【００３７】ディスクエンクロージャ１０に設けられた
スピンドルモータ２２の制御は、ＰＷＭ回路３４および
ドライバ３６により行われる。また、ディスクエンクロ
ージャ１０に設けたＶＣＭ２０のヘッド位置決め制御
は、ＤＡコンバータ３８およびドライバ４０で行われ
る。いずれの場合も、ＭＰＵ２４によるプログラム制御
でスピンドルモータ２２の駆動およびＶＣＭ２０の位置
決め制御が行われる。

【００３８】ドライブコントローラ１２にはリードライ
ト系としてＡＧＣアンプ４２、イコライザ回路４４、最
尤検出回路４６、エンコーダ／デコーダ５０、ハードデ
ィスクコントローラ５２が設けられる。更にヘッド位置
制御のためのサーボ系として、ピークホールド回路５
４、ＡＤコンバータ５５およびサーボフレーム復調回路
５６が設けられる。

【００３９】リード動作の際には、ハードディスクコン
トローラ５２からの切替信号でヘッドＩＣ回路１８がリ
ードヘッド１５側に切り替えられ、リードヘッド１５か
らのアナログリード信号がＡＧＣアンプ４２に入力す
る。アナログリード信号はＡＧＣアンプ４２で増幅され
た後、イコライザ回路４４で波形等化が施され、最尤検
出回路４６およびＶＦＯ回路４８に与えられる。ＶＦＯ
回路４８は、リード動作の際には読取信号に同期した基
準クロックを発生する。

【００４０】最尤検出回路４６およびＶＦＯ回路４８の
出力は、リード状態でデコーダ側に切り替わっているエ
ンコーダ／デコーダ５０に与えられ、リードデータをク
ロック同期を取りながら復元し、ハードディスクコント
ローラ５２でフォーマッタ処理を施した後、バッファメ
モリ３２に転送される。その後、インタフェース回路３
０を介して上位装置にリードデータの転送が行われる。

【００４１】一方、ライト動作にあっては、インタフェ
ース回路３０を介してバッファメモリ３２に転送された
ライトデータを、ハードディスクコントローラ５２を経
由して、ライト動作の際にエンコーダに切り替わってい
るエンコーダ／デコーダ５０に供給する。エンコーダ／
デコーダ５０は、例えばライトデータを２−７ランレン
グス符号などへの変換やＥＣＣチェックコードの付加な
どを行った後、ヘッドＩＣを経由してライトヘッド１６
に供給する。ディスクエンクロージャ１０に設けられた
ディスク媒体には、セクタサーボ方式に従ったサーボ情
報が記録されている。２．サーボフレーム図３は本発明のディスク媒体における１シリンダ分のフ
ォーマットを示している。図３において、直線上に延ば
して示した１シリンダ分の記録領域は、例えば６０セク
タに分割されており、各セクタの先頭にサーボフレーム
６０−０〜６０−５９を設け、その後ろをデータフレー
ム６２−０〜６２−５９としている。この６０セクタに
分割された１シリンダの長さは、基準クロックを用いて
所定クロック数で固定的に定義され、例えば２１６００
０Ｔとなる。

【００４２】サーボフレーム６０−０は下側に拡大して
示すように、Ｒ／Ｗリカバリ領域６４、セクタマーク領
域６６、グレーコード領域６８、インデックス領域７
０、ＡＧＣ領域７２、サーボ領域７４およびギャップ領
域（パッド領域）８４で構成される。各領域の長さは基
準クロック周期Ｔを用いて表すことができる。即ち、Ｒ
／Ｗリカバリ領域６４は１２３Ｔの長さ、セクタマーク
領域６６は１８Ｔの長さであり、従来、５４Ｔとしてい
た場合に比べると十分に短い。

【００４３】インデックス領域７０は６Ｔであり、サー
ボフレーム６０−０〜６０−５９の中の先頭のサーボフ
レーム６０−０についてのみインデックスパターンの記
録が行われている。ＡＧＣ領域７２は４５Ｔの長さであ
る。サーボ領域７４は９６Ｔの長さをもつ。本発明のセ
クタサーボにあっては例えば２相サーボ方式を採用して
いることから、サーボ領域７４は２４Ｔずつの第１フィ
ールド７６、第２フィールド７８、第３フィールド８０
および第４フィールド８２に分けてサーボパターンが記
録されている。

【００４４】最後のギャップ領域８４は１８Ｔの長さで
ある。このためサーボフレーム６０−０としては４０２
Ｔで良く、従来に比べ大幅に記録長が低減できている。
この記録長の低減は、後の説明で明らかにする読取信号
をピーク検出に加えて極性検出も行うようにしたことに
起因する。尚、残りのサーボフレーム６０−１〜６０−
５９についても、インデックス領域７０に磁気記録を行
っている以外は同じになる。

【００４５】図４は図３に示したサーボフレーム６０−
０の読取信号を示している。図４において、先頭のＲ／
Ｗリカバリ領域６４にあっては、３Ｔ間隔でＮ極とＳ極
の磁気記録が交互に行われており、その結果、読取信号
はＮ極の読取信号がマイナス側の極性をもつ読取信号と
なり、Ｎ極の読取信号がプラス側に極性をもつ読取信号
となる。即ち、Ｒ／Ｗリカバリ領域６４については３Ｔ
を１単位として４１個の磁気記録が行われている。

【００４６】次のセクタマーク領域６６の磁気記録は６
Ｔ，６Ｔ，３Ｔ，３Ｔで、「Ｎ，Ｓ，Ｎ，Ｓ」のパター
ンを磁気記録している。ここで基準クロックの周波数を
２０ＭＨｚとすると、クロック周期Ｔ＝０．０５μｓと
なり、したがって１８Ｔのセクタマーク領域６６の時間
は０．９μｓとなる。次のグレーコード領域６８は、こ
の実施例にあっては第１フィールド６８−１、第２フィ
ールド６８−２および第３フィールド６８−３の３つに
分けている。グレーコードは、この実施例にあってはコ
ードビットＧ１２〜Ｇ０にハーフビットＧＨを加えた１
４ビットで構成される。

【００４７】１ビットのグレーコード例えばグレーコー
ドＧ１２は６Ｔで記録されており、したがってビット１
のグレーコードＧｎにあっては「１００１００」として
６Ｔに亘り記録されている。勿論、ビット０の場合には
「００００００」の磁気記録となる。グレーコード領域
の第１フィールド６８−１には、Ｇ１２〜Ｇ８の５つの
グレーコードが記録される。第１フィールド６８−１と
第２フィールド６８−２の間にはビット１に対応する擬
似的なグレーコード「１００１００」を記録した６Ｔの
長さをもつダミーフィールド８６が設けられている。

【００４８】このダミーフィールド８６は、後の説明で
明らかにするグレーコード検出回路で使用しているステ
ータスカウンタに対しビット０が連続したときに強制的
にプリセット同期を行わせるための機能をもつ。グレー
コード領域の第２フィールド６８−２には、同じく５つ
のグレーコードＧ７〜Ｇ３が６Ｔ間隔で記録される。続
いて、同じくダミーコードを記録したダミー領域８８を
介して第３フィールド６８−２には、残り４つのグレー
コードＧ２〜ＧＨが記録される。

【００４９】インデックス領域７０は６Ｔの長さをも
ち、図３に示したように、先頭セクタのサーボフレーム
６０−０についてのみ「１００１００」のパターンが６
Ｔで記録される。それ以外のセクタについては「０００
０００」のパターンとなる。次のＡＧＣ領域７２は、図
２のドライブコントローラ１２に示したＡＧＣアンプ４
２の基準レベルを決めるために使用するパターンであ
り、３Ｔ単位に全て「１００」となるパターンを記録
し、振幅情報を得るようにしている。

【００５０】続いてサーボ領域となり、サーボ領域は第
１フィールド７６、第２フィールド７８、第３フィール
ド８０および第４フィールド８２に分けられ、それぞれ
３Ｔで「１００」となる磁気記録を８つずつ繰り返して
いる。このサーボ領域のパターンも振幅情報を得るため
の磁気記録である。最後はギャップ領域８４であり、続
くデータフレームとの間のギャップを与えるパッドパタ
ーンとして「１００」を３Ｔで６個記録している。

【００５１】図５は、図３および図４のサーボ領域７４
におけるサーボ情報の記録状態とその読取信号に基づく
位置検出信号の生成を示している。図５（Ａ）はディス
ク媒体の最インナ側のサーボフレームを半径方向に複数
取り出して示しており、物理シリンダはインナ側から０
０，０１，０２，０３・・・と、アウタ側に向かうにつ
れて増加している。また、インナ側の所定数のシリンダ
はストップ吸収エリア９０に割り当てられており、物理
シリンダアドレスは全て０となっている。ストッパ吸収
エリア９０の次の物理シリンダアドレス００が本来の先
頭シリンダアドレスとなる。

【００５２】グレーコード領域６８およびＡＧＣ領域７
０に続くサーボ領域７４は、Ａ，Ｂ，Ｃ，Ｄで示す第１
〜第４フィールドに分けられ、最後にギャップ領域８４
が設けられる。サーボ情報は第１および第２フィールド
Ａ，Ｂと、第３および第４フィールドＣ，Ｄに分けられ
る。第１フィールドＡと第２フィールドＢは、破線で示
すトラック中心を境に交互に記録されている。これに対
し第３および第４フィールドＣ，Ｄは、実線のトラック
境界ごとの１シリンダ単位に同じく交互に記録されてい
る。

【００５３】更に、第１フィールドＡと第３フィールド
Ｃの間には０．５シリンダのディスク半径方向のずれが
あり、同様に第２フィールドＢと第４フィールドＤの間
にも半径方向で０．５シリンダ分の位置ずれをもたせて
いる。リードヘッド１５は例えば図示のように、シリン
ダアドレス００の破線で示すトラック中心にオントラッ
ク制御される。

【００５４】このシリンダアドレス００にオントラック
制御された状態でリードヘッド１５より得られる読取信
号は、図５（Ｂ）〜（Ｅ）のそれぞれの点ｂ〜ｅに示す
電圧となる。これらの電圧はリードヘッド１５の読取信
号のピークホールドで得ることができる。図５（Ｆ）は
第１フィールドＡと第２フィールドＢの読取信号から得
られるヘッド位置信号Ｅ_Nを示し、図５（Ｇ）は第３お
よび第４フィールドＣ，Ｄから得られるヘッド位置信号
Ｅ_Qを示している。図５（Ｆ）のヘッド位置信号Ｅ
_Nは、第１フィールドＡの読取信号Ｅ_Aから第２フィー
ルドＢの読取信号Ｅ_Bを差し引いて得られる。

【００５５】また図５（Ｇ）のヘッド位置信号Ｅ_Qは、
第３フィールドＣの検出信号Ｅ_Cから第４フィールドＤ
の検出信号Ｅ_Dを差し引いて得られる。リードヘッド１
５が図示のようにシリンダアドレス００にオントラック
制御された状態で、第１および第２フィールドＡ，Ｂの
検出信号Ｅ_A，Ｅ_Bがｂ点，ｃ点に示すように得られ、
これに対し第３および第４フィールドＣ，Ｄの検出信号
Ｅ_C，Ｅ_Dはｄ点，ｅ点に示すように一定レベルとなっ
ている。

【００５６】そして、シリンダアドレス００のトラック
センタを中心としたリードヘッドの半径方向（図の上下
方向）の移動に対し、第１および第２フィールドＡ，Ｂ
の検出信号Ｅ_A，Ｅ_Bのみが変化し、したがって図５
（Ｆ）のようにヘッド位置信号Ｅ_Nが変化する。これに
対し第３および第４フィールドＣ，Ｄの検出信号Ｅ_C，
Ｅ_Dは一定であり、このため図５（Ｅ）のヘッド位置信
号Ｅ_Qも一定となっている。

【００５７】したがって、シリンダアドレス００を中心
としたリードヘッド１５のヘッド幅の範囲にあっては、
図５（Ｆ）のヘッド検出信号Ｅ_Nを使用する。これに対
し、リードヘッド１５が例えばシリンダアドレス００と
０１の境界に入ってくると、第３および第４フィールド
Ｃ，Ｄに基づく図５（Ｇ）のヘッド位置検出信号Ｅ_Qが
有効となる。

【００５８】そこで図５（Ｆ）（Ｇ）に示すように、リ
ードヘッド１５の位置に応じ２つのヘッド位置信号
Ｅ_N，Ｅ_Qを切り替えて使用することで、リードヘッド
１５の移動に対しヘッド位置に応じて変化する不感帯の
ないヘッド位置検出信号を得ることができる。以上が２
相サーボ方式に従ったパターン記録とヘッド位置の検出
である。勿論、本発明のサーボ情報としては２相サーボ
に限定されず、適宜のサーボ情報の記録形態をとること
ができる。３．セクタマークの検出図６は図２のドライブコントローラ１２に設けたサーボ
フレーム復調回路５６の実施例を示す。図６において、
サーボ復調回路５４にはピーク検出回路９０と極性検出
回路９２が設けられる。ピーク検出回路９０と極性検出
回路９２には図２のイコライザ回路４４からの読取信号
が入力される。ピーク検出回路９０は、図４に示したよ
うなサーボフレームの読取波形のピークタイミングを検
出してピーク検出パルスＥ１を検出する。

【００５９】極性検出回路９２は図４に示した読取信号
の極性を検出して極性信号Ｅ２を出力する。この極性信
号Ｅ２は、プラスの極性で論理レベル１、マイナスの極
性で論理レベル０となったパルス信号である。同期化回
路９４はピーク検出パルスＥ１および極性信号Ｅ２のそ
れぞれについて、図２のＶＦＯ回路（又はオシレータ）
４８より得ている基準クロックＣＬＫを使用して同期化
を行う。同期化済みのピーク検出パルスＥ３はセクタマ
ーク検出回路９６に与えられ、セクタマークの検出処理
が行われる。

【００６０】同時に、同期化済みの極性信号Ｅ４はグレ
ーコード検出回路９８に与えられ、グレーコードからシ
リンダアドレスのビット列を復調するグレーコード検出
処理が行われる。セクタマーク検出回路９６のセクタマ
ーク検出信号はグレーコード検出回路９８に与えられ、
サーボフレームの開始タイミングを知らせる。同様に、
セクタマーク検出信号Ｅ５はＭＰＵ２４にも与えられ、
ＭＰＵ２４にあってはサーボフレームの各領域の管理に
使用するカウンタをリセットして基準クロックの係数を
開始し、このカウンタの値をチェックすることで、図３
に示したサーボフレームの各領域を認識することができ
る。更に、セクタマーク検出信号Ｅ５はセクタパルス発
生回路１００に与えられ、セクタマークの検出時点を基
準に任意のタイミングでセクタパルスＥ９を発生する。

【００６１】グレーコード検出回路９８からはＭＰＵ２
４に検出結果としてグレーコードＧ１２〜ＧＨを示すグ
レーコード検出信号Ｅ６が出力される。またセクタパル
ス発生回路１００に対しては、内蔵した制御レジスタに
対しセクタパルスの発生タイミングを決める時間設定信
号Ｅ７と、複数の時間設定の中のいずれか１つを選択す
るセレクト信号Ｅ８が与えられている。

【００６２】図７は図６に示したセクタマーク検出回路
９６の実施例を示す。図７において、ピーク検出パルス
Ｅ３はシーケンスラッチ回路１０２に与えられ、１８Ｔ
のセクタマーク読取期間に亘るピーク検出パルスＥ３の
時系列であるパルスシーケンスがラッチされる。図８は
図７のピークパターン比較部１０４の詳細を示す。ピー
クパターン比較部１０４は、比較部１３４と基準シーケ
ンス設定部１３６で構成される。比較部１３４には前段
のシーケンスラッチ回路１０２より１８Ｔに亘ってラッ
チしたパルスシーケンスＳ０〜Ｓ１７が並列的に入力さ
れる。基準シーケンス設定部１３６には図４のセクタマ
ーク領域６６に示した１８Ｔ分の基準シーケンス「１０
００００１０００００１００１００」が予め設定されて
いる。比較部１３４はセクタマークの読取終了タイミン
グでシーケンスラッチ回路１０２からの検出シーケンス
Ｓ０〜Ｓ１７を基準シーケンス設定部１３６の基準シー
ケンスと比較し、両者が一致したときにセクタマーク検
出信号Ｅ１０を出力する。図７に示す残りのピークパタ
ーン比較部１０６，１０８，１１０も図８と同じ構成を
備えるが、基準シーケンス設定部１３６には１８Ｔの４
つの磁気記録「Ｎ，Ｓ，Ｎ，Ｓ」の中のいずれか１つの
読取信号が欠落しても、これをセクタマークと見做して
検出できるための冗長性をもった基準シーケンスが格納
されている。

【００６３】図９（Ａ）はピークパターン比較部１０
４，１０６，１０８，１１０に格納された基準シーケン
スを示す。セクタマークは図３に示したように、６Ｔ、
６Ｔ、３Ｔ、３Ｔの合計１８Ｔである。ここでピークシ
フトに対する冗長性をもたせるため、例えぱ６Ｔのパル
スには、±１Ｔの変化を含める。これが図９（Ａ）のパ
ターンＣであり、５Ｔ〜７Ｔの範囲となる。

【００６４】３Ｔは、図９（ｂ）の３Ｔ±１Ｔとなるパ
ターンＢの２Ｔ〜４Ｔに対応する。更に、パターンＡは
１Ｔ、パターンＤは９Ｔ±１Ｔ、パターンＥは１２Ｔ±
１Ｔ、パターンＦは１４Ｔ以上を意味する。従って、図
９（Ａ）に示す基準シーケンスは、図９（Ｂ）の冗長性
をもったパターンの組合せとなる。再び図７を参照する
に、極性信号Ｅ４はシーケンスラッチ回路１１２に与え
られ、ピーク検出の場合と同様、セクタマークの読取期
間である１８Ｔに亘る極性信号のパルスシーケンスがラ
ッチされる。シーケンスラッチ回路１１２の出力は極性
パターン比較部１１４，１１６，１１８，１２０に与え
られる。これら極性パターン比較部１１４，１１６，１
１８，１２０も、図８に示したと同様の比較部１３４と
基準シーケンス設定部１３６で構成される。

【００６５】極性パターン比較部１１４，１１６，１１
８，１２０には、図１０に示す極性パターンをもった基
準シーケンスが格納されている。即ち、極性パターン比
較部１１４には正常パルスに対応した６Ｔ、６Ｔ、３
Ｔ、３Ｔに対応した４つの極性パターン（＋）（−）
（＋）（−）が基準シーケンスとして格納され、残りの
極性パターン比較部１１６，１１８，１２０については
ピークパルスの欠落に対応した極性パターンの基準シー
ケンスが格納される。

【００６６】ピークパターン比較部１０４，１０６，１
０８，１１０と極性パターン比較部１１４，１１６，１
１８，１２０の出力は、それぞれ対応するＡＮＤ回路１
２２，１２４，１２６，１２８に入力されている。例え
ばＡＮＤ回路１２２には、正常パルスの基準シーケンス
を設定したピークパターン比較部１０４からの一致信号
と、同じく正常パルスの基準シーケンスを格納した極性
パターン比較部１１４からの一致信号が入力される。

【００６７】ピーク検出パルス及び極性信号の両方のパ
ルスシーケンスが基準シーケンスに一致したときに、Ａ
ＮＤ回路１２２はセクタマーク検出信号を出力し、ＯＲ
回路１３２を介してセクタマーク検出信号Ｅ５として出
力する。本発明のセクタマーク検出回路は基本的にはピ
ークパターン比較部１０４，１１４とＡＮＤ回路１２２
のみでよいが、検出パターンに冗長性をもたせるために
ピークパターン比較部１０６，１０８，１１０、極性パ
ターン比較部１１６，１１８，１２０、およびＡＮＤ回
路１２４，１２６，１２８を設けている。

【００６８】ＡＮＤ回路１２４，１２６，１２８は、図
１０に示したように、正常パルスの第１パルス、第２パ
ルス、第３パルスまたは第４パルスが抜けたときのピー
ク検出および極性検出の基準シーケンスに一致する場合
に、セクタマーク検出信号を出力することになる。ＡＮ
Ｄ回路１２２，１２４，１２６，１２８は制御レジスタ
１３０により制御される。制御レジスタ１３０は４ビッ
トのレジスタであり、図６に示したＭＰＵ２４より任意
の４ビットコードをセットすることでＡＮＤ回路１２
２，１２４，１２６，１２８の全てあるいはいずれかを
有効とすることができる。

【００６９】本発明にあっては、ヘッド部１４を目的と
するシリンダ位置に移動してオントラック制御に切り替
えた最初のセクタマークの検出時には、制御レジスタ１
３０には「１０００」がセットされており、したがって
ＡＮＤ回路１２２のみが有効となる。このため、図９お
よび図１０に示した正常パルスのピークパターンおよび
極性パターンとなる基準シーケンスに検出シーケンスが
一致した場合にのみ、ＯＲ回路１３２を介してセクタマ
ーク検出回路Ｅ５を出力する。

【００７０】１回目のセクタマークの検出が済むと、そ
れ以降のセクタマークの検出については制御レジスタ１
３０を「１１１１」にＭＰＵ２４が切り替え、全てのＡ
ＮＤ回路１２２，１２４，１２６，１２８を有効とす
る。したがって２回目以降のセクタマークの検出にあっ
ては、読取信号の１つに欠落があっても正常なセクタマ
ークの検出動作を行うことができる。

【００７１】図１１は図６のピーク検出回路９０、極性
検出回路９２および同期化回路９４による動作を示して
いる。図１１（Ａ）は特定シリンダにおけるセクタマー
クの磁化パターンであり、実線がＮ極、破線がＳ極の磁
化状態を示している。この図１１（Ａ）のセクタマーク
をリードヘッド１５で読み取ると、図１１（Ｂ）に示す
読取信号Ｅ０が得られる。ピーク検出回路９０は図１１
（Ｂ）の読取信号Ｅ０の正負のピークタイミングを検出
して、図１１（Ｃ）に示すピーク検出パルスＥ１を出力
する。このピーク検出処理は、例えば読取信号Ｅ０を微
分した後にゼロクロスを検出することで得ることができ
る。

【００７２】図１１（Ｄ）の極性信号は、読取信号Ｅ０
に対し正負のスライスレベル＋Ｖｓ，−Ｖｓを設定し、
＋Ｖｓを越えたときに論理レベル１にセットし、−Ｖｓ
を下回ったときに論理レベル０にリセットすることで、
極性信号Ｅ２を出力する。図１２は図６の同期化回路９
４によるピーク検出パルスと極性信号の同期化を示して
いる。

【００７３】図１２（Ａ）は基準クロックであり、周期
Ｔをもち、例えば２０ＭＨｚである。図１２（Ｂ）に示
すピーク検出パルスＥ１および図１２（Ｃ）に示す極性
信号Ｅ２は、基準クロックの立上がりに同期化される。
その結果、図１２（Ｄ）に示す同期化されたピーク検出
パルスＥ３と図１２（Ｅ）に示す同期化された極性信号
Ｅ４を得ることができ、６Ｔ，６Ｔ，３Ｔ，３Ｔの間隔
となる。４．グレーコードの検出図１３は図６のサーボ復調回路５４に設けたグレーコー
ド検出回路９８の実施例を示す。図１３において、グレ
ーコード検出回路９８にはステータスカウンタ１３８が
設けられる。ステータスカウンタ１３８はシフトレジス
タで構成され、ロード端子Ｌに対する制御信号でプリセ
ット端子Ｐからのデータを強制的にプリセットすること
ができる。

【００７４】ステータスカウンタ１３８はグレーコード
の１ビット幅６Ｔに対応して６つのシフト段を有し、各
シフト段を、先頭からステート０，ステート１，ステー
ト２，ステート３，ステート４およびステート５として
いる。サーボフレームの読取りが開始された最初の読取
信号によるピーク検出パルスＥ３とその極性信号Ｅ４に
基づき、ステータスカウンタ１３８は「１０００００」
にプリセットされる。

【００７５】このプリセットはプリセットレジスタ１４
０の値を用いて行われる。ピーク検出パルスＥ３と極性
信号Ｅ４の両方が得られたことはＡＮＤ回路１４４で検
出され、検出信号Ｅ１１をＯＲ回路１５０を介してロー
ド端子Ｌに供給することでステータスカウンタ１３８の
プリセット動作が行われる。このとき、ＡＮＤ回路１４
４からの出力信号Ｅ１１はＡＮＤ回路１５２にも与えら
れているため、プリセットレジスタ１４０の６ビットデ
ータがＡＮＤ回路１５２およびＯＲ回路１５６を介して
プリセット端子Ｐに与えられている。

【００７６】したがって、最初の読取信号に基づくステ
ータスカウンタ１３８のプリセット動作でプリセットレ
ジスタ１４０の値「１０００００」がステータスカウン
タ１３８にプリセットされることになる。最初のプリセ
ットが済むと、それ以降、ステータスカウンタ１３８は
１Ｔの基準クロックＣＬＫによりビットシフトを行って
おり、更にステート５の最終シフト段の出力はステート
０の入力段に帰還され、所謂リングカウンタとして動作
する。

【００７７】ステータスカウンタ１３８に対するプリセ
ットレジスタ１４０からの６ビットデータのプリセット
は、正極性をもつ読取信号のピーク検出および極性検出
に基づくものである。これに対し、正極性の読取信号か
ら３Ｔ後に得られる負極性をもつ読取信号についてのピ
ーク検出パルスＥ３と極性信号Ｅ４が得られた場合に
は、プリセットレジスタ１４２に格納している「０００
１００」をステータスカウンタ１３８にプリセットす
る。

【００７８】この負極性をもつ読取信号のピーク検出パ
ルスＥ３と極性信号Ｅ４の検出は、反転回路１４８とＡ
ＮＤ回路１４６で行われ、ＯＲ回路１５０を介して制御
信号Ｅ２をロード端子Ｌに供給することでプリセットレ
ジスタ１４２の値をプリセットする。このとき、ＡＮＤ
回路１４６の制御信号Ｅ１２はＡＮＤ回路１５４を許容
状態にしており、ＯＲ回路１５６を介してプリセットレ
ジスタ１４２の６ビットデータをプリセット端子Ｐに供
給できる。

【００７９】即ち、ステータスカウンタ１３８はビット
１のグレーコードに対応する６Ｔの「１００１００」の
読取信号が得られた場合には、ステート０とステート３
のタイミングでそれぞれのステータス状態におけるカウ
ンタ値を強制的にプリセットされることになる。一方、
ビット０に対応するグレーコードの６Ｔでなる「０００
０００」の読取信号については、ピーク検出パルスＥ３
および極性信号Ｅ４のいずれも得られず、ステータスカ
ウンタ１３８はそれまでのプリセット同期に従った基準
クロックＣＬＫによるフリーラン状態に置かれる。

【００８０】グレーコードに基づくビット０，１の復元
は、基本的にはステータスカウンタ１３８のステート０
信号Ｅ１３とステート３信号Ｅ１４を用いて行われる。
ステート０信号Ｅ１３はＡＮＤ回路１５８を介してラッ
チ回路１６０をセットする。また、ステート３信号Ｅ１
４はＡＮＤ回路１６２を介してラッチ１６４をセットす
る。

【００８１】ＡＮＤ回路１５８の他方の入力にはＡＮＤ
回路１４４の出力が与えられ、読取信号からピーク検出
パルスＥ３とその極性信号Ｅ４が正常に得られたときに
ＡＮＤゲート１５８を許容状態として、ステート０信号
Ｅ１３によるラッチ回路１６０のセット動作を許容す
る。同様に、ＡＮＤ回路１６２の他方の入力にはＡＮＤ
回路１４６の出力が与えられ、負の極性をもつ読取信号
のピーク検出パルスＥ３とその極性信号Ｅ４が有効に得
られたときに、ステート３信号Ｅ１４によるラッチ回路
１６４のセットを許容する。

【００８２】これに対し、ビット０に対応したグレーコ
ードの６Ｔでなる「００００００」の読取信号について
は、ステート０およびステート３のいずれのタイミング
にあってもＡＮＤ回路１４４，１４６の出力は論理レベ
ル１とならず、ステータスウンタ１３８に対するプリセ
ット動作を行わないと同時に、ラッチ回路１６０，１６
４に対するステート０信号Ｅ１３とステート３信号Ｅ１
４によるセット動作も禁止する。

【００８３】したがって、ビット１に対応するグレーコ
ード「１００１００」について読取信号が正常に得られ
ている場合、ラッチ回路１６０，１６４にステータスカ
ウンタ１３８のステータス０とステータス３のシーケン
ス「１１」がラッチされる。これに対し、ビット０のグ
レーコード「００００００」の読取信号については、ラ
ッチ回路１６０，１６４にはシーケンス「００」が格納
される。

【００８４】ラッチ回路１６０，１６４のラッチ出力は
ＯＲ回路１６６を介してビット復調信号Ｅ１８としてシ
フトレジスタ１７０に供給される。シフトレジスタ１７
０は１４ビットのグレーコードに対応したシフト段を有
し、直列的に入力するビット復調信号Ｅ１８を入力して
シフトし、グレーコードの読出終了タイミングで、復調
した１４ビットのグレーコードＧ１２〜ＧＨに対応する
シリンダアドレスをＭＰＵ２４に供給する。シフトレジ
スタ１７０のシフト動作はステータスカウンタ１３８の
ステート５信号Ｅ１５で行われる。このステート５信号
Ｅ１５は反転回路１６８で反転されてラッチ回路１６
０，１６４のリセットを行う。

【００８５】更に本発明のグレーコード検出回路９８に
あっては、ビット１を示すグレーコードの６Ｔパターン
「１００１００」の内、ステート０に対応する先頭の読
取信号またはステート３に対応する４段目の読取信号の
いずれか一方が欠落しても、正常にビット１を復調する
ことができる。６Ｔのグレーコードの記録パターン「１
００１００」で最初の正極性をもつ読取信号が欠落して
「０００１００」となった場合、ステータスカウンタ１
３８のプリセットレジスタ１４０によるプリセットが行
われず、またステート０信号Ｅ１５によるラッチ回路１
６０のラッチ動作も禁止される。

【００８６】しかしながら、次の４番目のステート３に
対応する負の読取信号が正常に得られるので、プリセッ
トレジスタ１４２によるステート３状態のカウントのプ
リセットおよびラッチ回路１６４に対するステート３信
号Ｅ１４によるセット動作は正常に行われる。この場
合、ラッチ回路１６０，１６４のラッチシーケンスは
「０１」となり、ビット復調信号Ｅ１８はビット１とな
り、正常に復調することができる。

【００８７】一方、ステート０に対応する正の読取信号
は復調できても次のステート３に対応する負の読取信号
が欠落して「１０００００」となった場合には、ステー
タスカウンタ１３８に対するプリセットレジスタ１４０
のプリセットが行われ、ラッチ回路１６０もステート０
信号Ｅ１３で正常にラッチ動作ができる。しかし、ステ
ート３でピーク検出パルスＥ３および極性信号Ｅ４が正
しく得られないため、プリセットレジスタ１４２による
プリセット、およびステート３信号Ｅ１４によるラッチ
回路１６４のセット動作は行われない。この場合、ラッ
チ回路１６０，１６４のラッチシーケンスは「１０」と
なり、ＯＲ回路１６６からのビット復調信号Ｅ１８は正
常時と同じビット１となり、有効に復調できる。

【００８８】図１４は図６に示したピーク検出回路９０
および極性検出回路９２によるグレーコードの読取信号
に対する処理動作を示している。図１４（Ａ）はグレー
コードの磁化パターンであり、６Ｔを１ビット幅とし、
３Ｔ単位にビット１であれば、図示のようにグレーコー
ドＧ１２，Ｇ１１，Ｇ１０，Ｇ９，Ｇ８・・・につき
「１００１００」の磁化パターンを記録している。図１
４（Ｂ）はその読取信号Ｅ０であり、実線で示すＮ極の
磁化パターンに対し正の読取波形が得られ、破線で示す
Ｓ極の磁化パターンに対し負の極性をもつ読取波形が得
られる。

【００８９】図１４（Ｃ），（Ｄ）はグレーコード読取
信号Ｅ０のピーク検出パルスＥ１および極性信号Ｅ２で
あり、これらは次の同期化回路９４で図１２に示した場
合と同様にして基準クロックＣＬＫによる同期化が行わ
れ、図１３に示したグレーコード検出回路９８に入力さ
れる。図１５はビット１のグレーコードによる磁化パタ
ーン「１００１００」の読取信号が正常に得られたとき
の図１３のグレーコード検出回路の動作を示す。図１５
（Ａ）はビット１に対応するグレーコードの磁化パター
ンであり、６Ｔに亘り「１００１００」を記録してい
る。このグレーコードの読取信号から同期化された図１
５（Ｂ）に示すピーク検出パルスＥ３と、同じく同期化
された図１５（Ｃ）に示す極性信号Ｅ４が得られる。

【００９０】ステータスカウンタ１３８に対しては、ピ
ーク検出パルスＥ３と極性信号Ｅ４が論理レベル１に立
ち上がったステート０のタイミングで、図１５（Ｄ）に
示すステート０のプリセット信号Ｅ１１が供給され、
「１０００００」のステータスカウンタのプリセットが
行われる。また、負の読取信号が得られるピーク検出パ
ルスＥ３と極性信号Ｅ４のタイミングで、図１５（Ｅ）
に示すステート３のプリセット信号Ｅ１２が得られる。

【００９１】図１５（Ｆ）はステータスカウンタのステ
ータス状態を０〜５で示している。ステータスカウンタ
１３８からは、図１５（Ｇ）に示すステート０出力Ｅ１
３、図１５（Ｈ）に示すステート３出力Ｅ１４、また図
１５（Ｉ）に示すステート５出力Ｅ１５が得られる。ラ
ッチ回路１６０は図１５（Ｊ）に示すように、ステート
０のタイミングでステート０出力信号Ｅ１３をラッチ
し、ラッチ出力Ｅ１６を生ずる。

【００９２】またラッチ回路１６４は図１５（Ｋ）に示
すように、ステート３のタイミングでステート３出力信
号Ｅ１４をラッチしたラッチ出力Ｅ１７を生ずる。この
結果、図１５（Ｌ）に示すＯＲ回路１６６からのビット
復調信号Ｅ１８はステート３のタイミングで論理レベル
１となり、これが図１５（Ｉ）のステート５出力Ｅ１５
の例えば立上がりタイミングでシフトレジスタ１７０に
取り込まれる。

【００９３】図１６はビット１に対応するグレーコード
の６Ｔパターン「１００１００」の先頭の読取信号が欠
落した場合のグレーコード検出動作を示している。即
ち、図１６（Ｂ）に示すように、先頭の正の極性をもつ
読取信号の欠落でピーク検出パルスＥ３のパルス１７２
がなくなり、これに対応して図１６（Ｃ）の極性信号Ｅ
１４もステート０〜２に亘る信号１７４が失われる。

【００９４】しかしながら、ステータスカウンタ１３８
は正常に動作しており、且つステート３のタイミングで
ラッチ回路１６４にステート３出力Ｅ１４がラッチされ
て論理レベル１となる。最終的に、ＯＲ回路１６６から
はビット復調信号Ｅ１８がビット１として復調され、先
頭の正の読取信号が欠落しても、問題なくグレーコード
のビット復調が可能である。

【００９５】図１７は１ビットのグレーコードの６Ｔパ
ターン「１００１００」のステート３に対応する負の読
取信号が欠落した場合のグレーコードの検出動作を示し
ている。この場合には、図１７（Ｂ）のピーク検出パル
スＥ３の内、ステート３に対応したパルス１７６が欠落
し、同時に図１７（Ｃ）の極性信号Ｅ４も負の読取信号
に対応した論理レベル０の信号部分１７８が欠落し、全
て論理レベル１となってしまう。

【００９６】しかしながら、ステート０に対応する最初
の読取信号が正常に得られていることで、図１７（Ｊ）
のラッチ回路１６０の出力信号Ｅ１６が論理レベル１と
なり、信号の欠落でラッチ回路１６４の出力信号Ｅ１７
が論理レベル０のままであっても、最終的なＯＲ回路１
６６によるビット復調出力はビット１と、正しく復元す
ることができる。

【００９７】図１８は、回路の遅延要素などにより読取
信号が位相シフトを起こした場合のグレーコード検出動
作を示している。図１８（Ａ）は位相シフトを起こした
読取信号から得られたピーク検出パルスＥ３であり、負
の読取信号に基づくパルスがパルス波形１８０に示すよ
うに進み位相となる位相シフトを起こしている。この位
相シフトに対し、極性信号Ｅ４も図１８（Ｂ）に示すよ
うに位相シフトに対応した極性の検出波形となる。

【００９８】ピーク検出パルスＥ３および極性信号Ｅ４
の位相シフトに伴い、ステータスカウンタは図１８
（Ｄ）に示すように進み位相シフトのタイミングでステ
ート３でプリセット信号Ｅ１２を出力して強制的にステ
ータスカウンタ１３８を「０００１００」にプリセット
して、ステート３のカウント状態とする。その結果、ス
テータスカウンタ１３８は「０１３４５０」をカウント
し、次のピーク検出および極性検出のタイミングでステ
ート０にプリセットされる。

【００９９】このような位相シフトにあっても、ビット
復調に用いるステート０とステート３の信号状態は正常
時と同様であることから、ラッチ回路１６０の出力Ｅ１
６はステート０のタイミングで論理レベル１となり、ま
たラッチ回路１６４の出力Ｅ１７もシフトしたステート
３のタイミングで論理レベル１となり、最終的にＯＲ回
路１６６の出力となるビット復調信号Ｅ１８もシフトし
たステート３のタイミングで論理レベル１となり、位相
シフトがあっても正常にビットを復調することができ
る。

【０１００】図１９は図１８に対し逆に、負の読取信号
が遅れ方向にシフトした場合のグレーコードの検出動作
を示している。即ち図１９（Ａ）に示すように、ピーク
検出パルスＥ３の中の負の読取信号の遅れ側への位相シ
フトで、シフトしたパルス１８２が得られ、これに対応
して図１８（Ｂ）の極性信号Ｅ４の極性検出もシフトを
起こしている。

【０１０１】この場合、ステータスカウンタ１３８は図
１９（Ｅ）のステータスに示すように「０１２３」とカ
ウントするが、ステート４のカウントで「０００１０
０」のステート３のカウント状態にプリセットされるた
め、再度、ステータス３となり、次の読取信号によりス
テータス０がプリセットされるまでの変化は「０１２３
３４５」となる。これはステート３が２回発生するだけ
でそれ以外は同じであることから、遅れ位相となるシフ
トがあっても正常にビットを復調することができる。５．リアルタイム偏心補正セクタサーボ方式を採用したディスク装置にあっては、
予め決められた時間ごとに、各シリンダにおけるトラッ
ク中心からのずれ量をセクタ単位に測定してＲＡＭなど
に格納する偏心測定を行っている。そして通常のオント
ラック制御時には、先に測定しておいた偏心ずれ値を目
標位置から差し引くことにより、常にトラック中心にヘ
ッドを位置付ける偏心補正を伴ったオントラック制御を
行っている。

【０１０２】しかしながら、予め決められた時間ごとに
偏心補正に使用するずれ値を測定していたため、測定と
測定の間は前回の測定値のまま偏心補正が行われてお
り、温度変化による偏心量の変動に対し対応できない問
題があった。そこで本発明のディスク装置にあっては、
オントラック時の最初のシリンダ１回転で偏心ずれ値を
測定してＲＡＭに格納し、次の１回転からは前回測定し
たずれ値を使用した偏心補正を伴うオントラック制御を
行うことで、ほぼリアルタイムで偏心補正ができるよう
にする。

【０１０３】図２０は偏心補正のリアルタイム処理を実
現する本発明のディスク装置の実施例を示し、このリア
ルタイム偏心補正を伴うヘッド位置決め制御はＭＰＵ２
４のプログラム制御による機能として実現される。図２
０において、ＭＰＵ２４にはオントラック時にヘッドを
トラック中心に追従制御するためのヘッド位置決め制御
部１８４が設けられる。このヘッド位置決め制御部１８
４は、ヘッド位置検出部１８５、目標位置設定部１８
６、位置サーボの加算点１８８，１９０、および電流指
示部１９２で構成される。目標位置設定部１８６は、オ
ントラック時にヘッドを位置決めするトラック中心を示
す目標位置Ｐo を出力する。

【０１０４】目標位置Ｐo は加算点１８８に与えられ、
レジスタ１９６にそのとき読み出されている前回の偏心
測定で得られたトラック中心に対するずれ値即ち偏心補
正値（Ｘn ）_t-1を減算し、補正された目標位置Ｐo´
を出力する。加算点１９０は補正された目標位置Ｐo´
から、そのときヘッド位置検出部１８５で検出されてい
るヘッド位置Ｐn を差し引いて位置誤差ΔＰを求める。

【０１０５】加算点１９０で求めた位置誤差ΔＰは電流
指示部１９２に与えられ、位置誤差ΔＰの極性で示され
る電流方向と絶対値で示される電流値からなる電流指示
データをＤＡコンバータ３８に出力し、図２に示したド
ライバ４０によりＶＣＭ２０に電流を流してヘッドを駆
動し、ヘッドを位置誤差ΔＰを０とするように制御す
る。

【０１０６】ここでヘッド位置検出部１８５は、図２に
示したピークホールド回路５４によりピークホールドさ
れたサーボ領域の検出信号を、ＡＤコンバータ５５でデ
ジタル信号に変換して取り込んでおり、サーボ情報は例
えば図５（Ａ）に示したように第１〜第４フィールド
Ａ，Ｂ，Ｃ，Ｄをもって記録された２相サーボであるこ
とから、図５（Ｂ）〜（Ｇ）に示すようにして、そのと
きのヘッド位置Ｐn を検出する。

【０１０７】外部のＲＡＭには偏心測定で得られた補正
値Ｘn を各シリンダのセクタ単位に格納するＲＡＭ補正
テーブル１９４が設けられている。このＲＡＭ補正テー
ブル１９４は例えば図２１に示すように、セクタ番号０
〜５９をアドレスとして各領域ごとに測定された補正値
Ｘ0 〜Ｘ59を格納している。勿論、図２１に示すＲＡＭ
補正テーブルの内容は各シリンダごとに作成されてい
る。

【０１０８】ＭＰＵ２４にはＲＡＭアクセス部１９５が
設けられ、そのときのシリンダアドレスとセクタ番号に
基づいてＲＡＭ補正テーブル１９４より格納している偏
心補正値Ｘn （但し、ｎ＝０〜５９）を読み出してレジ
スタ１９６にセットし、加算点１８８における目標位置
Ｐo の補正に使用する。また、補正値更新部１９８が設
けられ、レジスタ１９６に読み出した前回の偏心補正値
（Ｘn ）_t-1に、現在測定されたヘッド位置Ｐn を加算
して新たな偏心補正値（Ｘn ）_tを求め、ＲＡＭアクセ
ス部１９５によりＲＡＭ補正テーブル１９４の対応セク
タ番号のアドレスに格納し、偏心補正値を新たな測定結
果に更新する。

【０１０９】図２２は本発明のリアルタイム偏心補正に
よる補正前と補正後のトラックセンタとヘッド位置の関
係を示している。図２２（Ａ）はオントラック後の最初
のシリンダ１回転における、あるサンプリング点でのト
ラックセンタ２００に対するヘッド軌跡２０２を示して
いる。即ち、トラックセンタ２００は偏心により緩やか
に波打っており、これに対しヘッド軌跡２０２はある一
定値にあることから直線軌跡として示している。オント
ラック時にはトラックセンタ２００が目標位置Ｐo とな
る。

【０１１０】ここで、１回目のサンプリング時点をｔ1
とすると、前回のサンプリング時点はｔ0 となるが、今
回が始めての偏心補正であることから、ＲＡＭ補正テー
ブル１９４の対応セクタの内容は０であり、レジスタ１
９６の前回の偏心補正値（Ｘn ）_t0は０となっている。
したがって加算点１８８は、目標位置Ｐo そのものを補
正された目標位置Ｐo´として加算点１９０に出力す
る。加算点１９０にあっては、目標位置Ｐo から検出さ
れたヘッド位置Ｐn を差し引いて位置誤差ΔＰを求め
る。電流指示部１９２は位置誤差ΔＰ＝−Ｐn に基づい
た電流指示データをＤＡコンバータ３８に出力し、位置
誤差ΔＰを０とするようにヘッドの位置決め制御を行
う。

【０１１１】同時に、補正値更新部１９８はレジスタ１
９６の前回の偏心補正値（Ｘn ）_t0にヘッド位置Ｐn を
加算して新たな偏心補正値（Ｘn ）_t1を求めるが、この
とき前回の偏心補正値（Ｘ0 ）_t0は０であることから、
検出されたヘッド位置Ｐn そのものを新たな偏心補正値
（Ｘn ）_t1としてＲＡＭアクセス部１９５によりＲＡＭ
補正テーブル１９４の対応セクタのアドレスに格納す
る。

【０１１２】図２２（Ｂ）は、２回目のシリンダ１回転
において同じサンプリング点でのヘッド位置決め制御を
示している。２回目については、レジスタ１９６に図２
２（Ａ）の１回目の偏心測定で得られた前回の偏心補正
値（Ｘn ）_t0が読み出されている。このため、加算点１
８８および１９０により求められる位置誤差ΔＰは、そ
のとき検出されているヘッド位置をＰn とすると、 ΔＰ＝Ｐ0 −（Ｘn ）_t0−Ｐn として求められ、電流指示部１９２により検出誤差ΔＰ
に応じた電流指示データをＤＡコンバータ３８に出力し
てヘッド位置決め制御を行う。図２２（Ｂ）の場合に
は、偏心補正された目標位置Ｐo´に対するヘッド軌跡
２０４の誤差は０となっており、この結果、前回の偏心
補正値（Ｘn ）_t1のみの偏心補正によるヘッド位置決め
状態となっている。

【０１１３】勿論、図２２（Ｂ）の状態でヘッド位置ず
れが起きて、補正された目標位置Ｐo´を外れるヘッド
位置Ｐn が得られれば、これを加えた位置誤差ΔＰによ
る位置決め制御が行われる。同時に、新たに生じたヘッ
ド位置Ｐn を前回の偏心補正値（Ｘn ）_t1に加算した新
たな偏心補正値（Ｘn ）_t2を求めて、ＲＡＭ補正テーブ
ル１９４の対応セクタの内容を更新することになる。

【０１１４】図２３のフローチャートは、オントラック
時に行われる図２０に示したヘッド位置決め制御部１８
４の処理動作を示している。図２３において、シーク制
御の完了によりオントラック制御に切り替わると、まず
ステップＳ１で、ＲＡＭ補正テーブル１９４のオントラ
ックしたシリンダに含まれる全セクタの補正値（Ｘ0）
〜（Ｘn-1 ）の内容をクリアする。続いてステップＳ２
で、セクタカウンタｎの初期化を行う。初期化が済むと
ステップＳ３で、各サーボフレームにおけるヘッド位置
検出信号のサンプリングタイミングか否かチェックして
いる。

【０１１５】ヘッド位置検出のサンプリングタイミング
が判別されるとステップＳ４に進み、検出されたヘッド
位置Ｐn を取り込む。続いてステップＳ５で、ＲＡＭ補
正テーブル１９４よりセクタカウンタｎで指定されるア
ドレスから前回の偏心補正値（Ｘn ）_t-1を読み出す。
オントラック後の最初のシリンダ１回転については、こ
の前回補正値（Ｘn ）_t-1は０となっている。

【０１１６】続いてステップＳ６に進み、目標位置Ｐ0
、前回の補正値（Ｘn ）_t-1および検出されたヘッド
位置Ｐn を用いて位置誤差を求める。続いてステップＳ
７で、位置誤差ΔＰに基づく電流指示値ＩｄをＤＡコン
バータ３８に出力して、ＶＣＭの駆動によりヘッド位置
決め制御を行う。続いてステップＳ８で、前回の偏心補
正値（Ｘn ）_t-1に現在検出されているヘッド位置Ｐn
を加えて、今回測定された新たな偏心補正値（Ｘn ）_t
を求め、ステップＳ９でＲＡＭ補正テーブル１９４の対
応セクタに格納して偏心補正値を更新する。

【０１１７】ステップＳ１０にあっては、セクタカウン
タｎが最大セクタに達したか否かチェックしており、最
大セクタに達するまではステップＳ３〜Ｓ９の処理をセ
クタごとに繰り返す。最大セクタであった場合には再び
ステップＳ２に戻り、セクタカウンタｎの初期化から同
様な処理を繰り返す。図２３の処理にあっては、ＲＡＭ
補正テーブル１９４の更新に使用する新たな偏心補正値
（Ｘn ）_tとして前回の偏心補正値（Ｘn ）_t-1に現時
点で検出されたヘッド位置Ｐn をそのまま加えている
が、ヘッド位置Ｐn をそのまま加える更新を行うと定常
的な偏心要因以外の外乱分も加わってしまうことから、
ヘッド位置Ｐn に次のような制限を加えることが望まし
い。

【０１１８】第１の方法は、ヘッド位置Ｐn に１以下の
値をもつ係数Ｋを掛け合わせて重み付けを行って加算す
る方法である。第２の方法は、隣接するセクタで得られ
たヘッド位置と組み合わせ、検出されたヘッド位置の平
均値を求めて加算する方法である。更に第３の方法は、
加算するヘッド位置に限界値を定め、限界値を越えるヘ
ッド位置Ｐn が得られた場合には限界値を加算する方法
である。

【０１１９】このように、ヘッド位置に制限を加えて、
前回の偏心補正値に加えて新たな偏心補正値を求めるこ
とで、外乱による一時的な偏心分を偏心補正値に取り込
んでしまうことを抑制できる。また図２３の処理にあっ
ては、ステップＳ１でオントラック時の最初にＲＡＭ補
正テーブル１９４の内容を全てクリアした後に処理を開
始しているが、この最初のクリアを行わず、前回のオン
トラック時の最後に測定されている偏心補正値を第１回
目に使用した位置決め補正を行うようにしてもよい。当
然のことながら、現在セクタの補正値を読出して補正動
作を行っていたのでは、既にずれているセクタに対し補
正を行うことになり、遅れが生じ、補正動作が正常に行
われない。そこで、図２０のＲＡＭアクセス部１９５に
よるＲＡＭ補正テーブル１９４からの偏心補正値の読出
しは、現在セクタに対し何セクタか先行したセクタの読
出しを行う。これは補正動作の遅れを考慮したものであ
る。６．セクタサイズの可変制御セクタサーボ方式を採用したディスク装置にあっては、
シリンダ上に一定間隔でサーボフレームが固定的にフォ
ーマッティングされており、基本的にはサーボフレーム
間隔でセクタサイズが固定的に決まることになる。即
ち、セクタマークの終端検出に同期してセクタパルスを
発生することになる。

【０１２０】しかしながら固定セクタサイズにあって
は、読み書きするデータブロックのサイズが固定される
等の種々の問題が起きることから、セクタサイズの可変
が必要であり、したがって物理的なサーボフレームに依
存することなく、必要に応じて任意のタイミングでセク
タサイズを決めるセクタパルスを発生する必要がある。
本発明のディスク装置にあっては、簡単なファームウェ
アによってセクタサイズの可変を可能とするセクタパル
スの発生機能を備える。

【０１２１】図２４は可変セクタサイズを実現するため
の本発明のディスク装置の実施例を示す。図２４におい
て、ＭＰＵ２４に対し３つの制御レジスタ２１６，２１
８，２２０が設けられている。制御レジスタ２１６，２
１８，２２０には、あるサーボフレームの例えば終端を
起点に、次にセクタパルスを発生する位置を決める時間
データが格納される。制御レジスタ２１６，２１８，２
２０の出力は、セレクト回路２２２でいずれか１つが選
択され、一致検出回路２２４に与えられる。

【０１２２】一方、一致検出回路２２４に対してはカウ
ンタ２１４の計数結果が入力されている。カウンタ２１
４はサーボフレームの終端検出に基づき、ＭＰＵ２４に
よりリセットされて、その時点から基準クロックＣＬＫ
の計数を開始する。一致検出回路２２４はセレクト回路
２２２で選択された制御レジスタ２１６，２１８，２２
０のいずれかの時間データ、具体的には基準クロックＣ
ＬＫの数で定義された時間データとカウンタ２１４の計
数値とを比較する。

【０１２３】カウンタ計数値がレジスタ設定時間に一致
すると、一致検出回路２２４は、一致出力をパルス発生
回路２２６に出力し、セクタパルスの発生を行わせる。
セクタパルスのパルス幅は固定的に決めてもよいし、Ｍ
ＰＵ２４の制御で管理するようにしてもよい。図２５は
図２４の実施例による可変セクタサイズとするためのセ
クタパルスの発生を示している。図２５（Ａ）に示すサ
ーボフレーム２４６の読取処理において、サーボフレー
ム２４６に続いて図２６（Ｂ）に示すようにセクタパル
ス２５０および２５２を発生したい場合には、サーボフ
レーム２４６からのオフセット値として各セクタパルス
２５０，２５２の位置までの時間Ｔ１，Ｔ２を算出し、
制御レジスタ２１６および２１８に時間データＴ１，Ｔ
２をセットする。

【０１２４】この時間データＴ１，Ｔ２のセットが済む
と、ＭＰＵ２４はセレクト回路２２２によりレジスタ２
１６をセレクトして時間データＴ１を一致検出回路２２
４にセットする。カウンタ２１４は例えばサーボフレー
ム２４６の読取終了でリセットされて基準クロックＣＬ
Ｋの計数を開始し、カウンタ２１４の計数値が時間デー
タＴ１に一致すると、一致出力によりパルス発生回路２
２６よりセクタパルス２５０を発生させる。

【０１２５】セクタパルス２５０の発生が済むと、ＭＰ
Ｕ２４はセレクト回路２２２により次のレジスタ２１８
を選択して時間データＴ２を一致検出回路２２４にセッ
トする。このため、一致検出回路２２４はカウンタ２１
４の値が時間データＴ２に一致したとき一致出力を生じ
て、パルス発生回路２２６よりセクタパルス２５２を出
力する。

【０１２６】図２６は、本発明の可変セクタサイズの制
御を利用して、データブロックがサーボフレームによっ
て２つの領域に分離されるデータスプリット発生時のセ
クタパルスの発生制御を示している。図２６（Ａ）はシ
リンダ記録状態を示す。ここで書込ブロックデータがサ
ーボフレーム間隔で決まる固定セクタサイズを越えてい
た場合、固定セクタサイズでデータ２３２，２３６に分
割し、サーボフレーム２２８とＩＤ２３０に続いてデー
タ２３２を記録し、次のサーボフレーム２３４の後ろに
スプリットされた残りのデータ２３６を記録する。そし
てスプリットされたデータ２３６の後ろが次のセクタと
なって、ＩＤ２３８およびデータ２４０が格納される。

【０１２７】このような場合には、図２６（Ｂ）に示す
ようにサーボフレーム２２８の直後にセクタパルス２４
２を発生し、次のセクタパルスはサーボフレーム２３４
の直後ではなく、スプリットされたデータ２３６の終了
位置に続いてセクタパルス２４４を発生しなければなら
ない。このようなセクタパルスを発生するためには、図
２６（Ａ），（Ｂ）に示した最初のレジスタ２１６に対
する時間データＴ１はＴ１＝０であり、次のセクタパル
スを発生するための時間データＴ２はデータ２３６にギ
ャップ間隔を加算した時間データであり、この時間デー
タＴ２をサーボフレーム２３４に対する制御レジスタ２
１６にセットする。

【０１２８】この時間データＴ１の制御レジスタ２１６
に対するセットにより、サーボフレーム２２８の読取終
了でカウンタ２１４をリセットして基準クロックＣＬＫ
の計数動作を開始させれば、セレクト回路２２２による
時間データＴ１の選択で一致検出回路２２４が一致出力
を生ずると、パルス発生回路２２６より最初のセクタパ
ルス２４２が出力される。

【０１２９】続いて時間データＴ２の制御レジスタ２１
６に対するセットにより、サーボフレーム２３４の読取
終了でカウント２１４をリセットして基準クロックＣＬ
Ｋの計数動作を開始させれば、セレクト回路２２２によ
る時間データＴ２の選択で一致検出回路２２４が一致出
力を生じたとき、パルス発生回路２２６よりセクタパル
ス２４４が出力される。

【０１３０】更に図２６（Ｃ）はリードゲートを示した
もので、サーボフレーム２２８，２３４の期間にわたっ
てゲート禁止が掛かり、それ以外のゲート有効期間にお
いてＩＤおよびデータのリード動作が可能となる。図２
７は不良セクタに対するセクタスリップ処理のためのセ
クタパルスの発生処理を示している。シリンダ上で媒体
不良に伴う不良セクタが検出された場合には、不良セク
タについてはセクタパルスを発生しないことで、不良セ
クタを意識することなく連続的なリード動作またはライ
ト動作ができる。

【０１３１】したがって図２４に示したＭＰＵ２４にあ
っては、指定されたシリンダアドレスのシーク完了でオ
ントラック制御となった際に、予め準備されている不良
セクタの管理テーブルを参照し、不良セクタを示すセク
タ番号のタイミングで例えば制御レジスタ２２０に示す
ように不良セクタでセクタパルスを発生させないための
時間データをセットする。

【０１３２】図２４の実施例では、制御レジスタ２２０
にレジスタ最大値「ＦＦＦＦ」をセットしている。この
設定時間「ＦＦＦＦ」は、サーボフレームで決まるセク
タサイズを越える時間データである。したがって、セレ
クト回路２２２でレジスタ２２０の時間データ「ＦＦＦ
Ｆ」を選択して一致検出回路２２４にセットしても、サ
ーボフレームの読取終了でリセットしたカウンタ２１４
の計数値は不良セクタの間に時間データ「ＦＦＦＦ」に
一致することはなく、不良セクタについて一致検出出力
が得られないことでセクタパルスの発生が禁止されるこ
とになる。

【０１３３】図２７（Ａ）はサーボフレームの読取りを
示し、特定の位置に不良セクタ２５４が存在している。
このような不良セクタ２５４については、セクタ番号に
対応してセクタパルスの発生を禁止するための時間デー
タ「ＦＦＦＦ」がセットされる。これによって不良セク
タ２５４の部分でセクタパルスの発生が図２７（Ｂ）に
示すように禁止できる。

【０１３４】セクタパルスが不良セクタ２５４で発生し
なければ、図２７（Ｃ）に示すようにリードゲートはサ
ーボフレームの最初のセクタマークでリセットされ、セ
クタパルスの発生でセットされるゲート信号となり、不
良セクタ２５４を意識することなくリード動作ができ
る。ライト動作も同様である。この結果、不良セクタ２
５４が存在したときに従来行っていた交替領域に移動し
てデータを読み書きするための交替処理が不要となり、
アクセス性能を大幅に向上できる。図２７（Ｃ）はリー
ドゲートを示すが、ライトゲートについても同様であ
る。

【０１３５】図２８はデジタル・エラーテストにおける
セクタパルスの発生処理を示している。ディスク媒体の
デジタル・エラーテストにあっては、サーボフレームの
直後に１回ずつセクタパルスを発生させる必要がある。
したがって図２４の実施例にあっては、ＭＰＵ２４はデ
ジタル・エラーテストの制御コマンドを受けると、例え
ば制御レジスタ２１６にサーボフレームの読取終了直後
のセクタパルスの発生を行わせるため、時間データＴ＝
０をセットする。

【０１３６】そしてセレクト回路２２２は固定的にレジ
スタ２１６の値を選択して一致検出回路２２４に出力す
る。このようなセット状態においては、ＭＰＵ２４はサ
ーボフレームの読取終了ごとにカウンタ２１４をリセッ
トして計数動作を繰り返すと、一致検出回路２２４は最
初のリセットタイミングで一致出力を生じ、サーボフレ
ームの読取終了に同期してパルス発生回路２２６がその
都度セクタパルスを発生するようになる。

【０１３７】このため、図２８（Ａ）のサーボフレーム
に対しデジタル・エラーテストの際には、図２８（Ｂ）
に示すように１対１に対応してセクタパルスが発生し、
図２８（Ｃ）に示すサーボフレームの間の全セクタ区間
に亘るデジタルエラー・ライトテスト信号または図２８
（Ｄ）のデジタルエラー・リードテスト信号に基づいた
テストゲートの設定ができる。このようなデジタル・エ
ラーテストによってサーボフレームを除く全領域のエラ
ーテストができ、終了後の通常のリードライトにおける
セクタサイズの可変設定に適切に対応できる。

【０１３８】図２９のフローチャートはデータスプリッ
ト処理、不良セクタのスリップ処理、更にデジタル・エ
ラーテストを含めたセクタパルスの発生処理を示してい
る。図２９において、まずステップＳ１で、サーボフレ
ームの読取りでセクタ番号を読み出し、ステップＳ２
で、セクタパルスの発生が必要か否かチェックする。セ
クタパルスの発生が必要であればステップＳ３に進み、
デジタル・エラーテストモードか否かチェックする。

【０１３９】ディスク装置の電源投入に伴う初期診断の
際には、デジタル・エラーテストモードが設定されてい
ることから、ステップＳ４に進み、セクタパルス発生用
のレジスタにデジタル・エラーテストモード時の時間デ
ータをセットし、図２８に示したようなセクタパルスを
サーボフレームごとに発生させる。電源投入に伴う立上
げ終了後の通常状態にあっては、デジタル・エラーテス
トモードは解除されていることから、ステップＳ３から
Ｓ５に進む。ここで、上位装置からリードまたはライト
が要求されたデータブロックがサーボフレームで決まる
セクタサイズを越えていた場合には、可変セクタサイズ
とするためにセクタサイズ発生位置を示す位置データ
（時間データ）を１または複数、レジスタにセットす
る。

【０１４０】続いてステップＳ６で、不良セクタに対す
るセクタスリップの存在の有無をチェックする。セクタ
スリップが存在しなければ、ステップＳ５でセットした
データに基づくセクタパルスの発生を行う。ステップＳ
６でセクタスリップを必要とする不良セクタが存在して
いた場合にはステップＳ７に進み、スリップ対象となる
セクタ番号が得られたサーボフレームの読取処理の際に
セクタパルスを発生させない位置データ例えばレジスタ
最大値となる時間データをセクタパルス発生用のレジス
タにセットし、不良セクタでのセクタパルスの発生を禁
止してセクタスリップを行わせるようになる。

【０１４１】このようなセクタパルスの発生を可変制御
することで任意の位置にセクタパルスが発生でき、特に
定密度記録方式（ＣＤＲ方式）を採用したディスク装置
においては有効となる。また、不良セクタに対するセク
タパルスの発生を禁止するセクタスリップ処理によっ
て、不良セクタを意識することなくライト動作またはリ
ード動作ができ、従来の不良セクタに対し交替処理を行
っていた場合に比べ、リードライトのアクセス性能を向
上できる。

【０１４２】更に、初期化立上げ時のデジタル・エラー
テストにおいて、サーボフレーム終了直後に固定的にセ
クタパルスを発生させることで、サーボフレームの間に
無試験部分となるギャップを生ずることなく、必要な全
領域のデジタル・ライトエラーテスト、デジタル・リー
ドエラーテストが実現でき、通常のリードライト動作で
行われるセクタサイズの可変設定に適切に対応できる。

【０１４３】また図２４の実施例は、サーボフレームの
終端検出を基準にセクタパルスの発生時間を決めている
が、セクタマークの検出時点などサーボフレーム内の任
意の位置を基準にセクタパルスの発生時間を決めてもよ
い。尚、上記の実施例はディスク媒体を１枚用いたディ
スク装置を例にとるものであったが、ディスク媒体の数
は必要に応じて適宜に増やすことができる。

【０１４４】また本発明は、クロック周波数を半径方向
に分割したゾーン毎に可変する定密度録方式（ＣＤＲ方
式）と、全シリンダにつきクロック周波数を一定とした
定角速度記録方式（ＣＶＲ）の両方につき、そのまま適
用できる。更に、本発明はは、実施例による数値限定は
受けない。

【０１４５】

【発明の効果】以上説明してきたように本発明によれ
ば、サーボフレームに記録したセクタマークおよびグレ
ーコードの検出に読取信号のピーク検出と極性検出の両
方を組み合わせることで、短い記録長であっても確実に
セクタマークおよびグレーコードを検出できる。このた
め、検出率を低下させることなくサーボフレームにおけ
る記録長を低減でき、セクタサーボ方式におけるフォー
マット効率を高めてディスク媒体の記憶容量を増加でき
る。

【０１４６】またオントラック制御におけるセクタサー
ボを利用した偏心補正をリアルタイムで行うことで、温
度変動があってもトラッキング制御の精度を大幅に向上
でき、トラック記録密度を高くしてもオントラックエラ
ーを起こすことなくリードまたはライト動作を確実にで
きる。更にサーボフレームで決まる固定的なセクタパル
スの発生に拘束されることなく、任意のセクタ長となる
ようにセクタパルスが発生でき、ブロックデータを分割
して読み書きするスプリット記録、不良セクタを飛ばす
スリップ処理、初期化時のデジタル・エラーテストの際
のサーボフレームに同期した固定的なセクタパルスの発
生など、必要に応じて任意のタイミングで簡単にセクタ
パルスの可変発生ができる。

【０１４７】また以上のように、本発明によれば、無駄
な処理はできるだけ削減し、精度向上に必要な処理を重
点的に行うことで、実質的な処理効率を高めて小型ディ
スク装置への適用を可能にする。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本発明の全体構成を示したブロック図

【図３】本発明のサーボフレームのフォーマット説明図

【図４】図３のサーボフレームの読取信号の説明図

【図５】図３のサーボ領域の記録状態とヘッド位置信号
の検出を示した説明図

【図６】図２のサーボ復調回路の実施例を示したブロッ
ク図

【図７】図６のセクタマーク検出回路の実施例を示した
ブロック図

【図８】図７のピークパターン比較部の実施例を示した
ブロック図

【図９】図６のピークパターン比較部に設定する基準シ
ーケンスのパターンを示した説明図

【図１０】図６の極性パターン比較部に設定する基準シ
ーケンスのパターンを示した説明図

【図１１】図６におけるセクタマーク読取信号から検出
するピーク検出パルス及び極性信号を示したタイミング
チャート

【図１２】図６におけるセクタマーク読取信号に対する
ピーク検出パルス及び極性信号の同期化を示したタイミ
ングチャート

【図１３】図６のグレーコード検出回路の実施例を示し
たブロック図

【図１４】図１３の実施例におけるグレーコード読取信
号から検出するピーク検出パルスと極性信号のタイミン
グチャート

【図１５】正常読取時のグレーコード検出を示したタイ
ミングチャート

【図１６】ステート０の読取信号欠落時のグレーコード
検出を示したタイミングチャート

【図１７】ステート３の読取信号欠落時のグレーコード
検出を示したタイミングチャート

【図１８】読取信号に進み位相シフトが起きた時のグレ
ーコード検出を示したタイミングチャート

【図１９】読取信号に遅れ位相シフトが起きた時のグレ
ーコード検出を示したタイミングチャート

【図２０】オントラック時にリアルタイムで偏心を測定
して補正する本発明の実施例を示したブロック図

【図２１】偏心補正値を格納したＲＡＭ補正テーブルの
説明図

【図２２】ヘッド軌跡とトラックセンタについてリアル
タイム偏心測定と補正の様子を示した説明図

【図２３】図２０の偏心測定と補正処理を示したフロー
チャート

【図２４】可変セクタサイズとなるようにセクタパルス
を発生する本発明の実施例を示したブロック図

【図２５】図２４によるセクタパルスの発生制御の説明
図

【図２６】データスプリットのためのセクタパルスの発
生を示したタイミングチャート

【図２７】不良セクタのスリップ処理に用いるセクタパ
ルスの発生を示したタイミングチャート

【図２８】デジタル・エラー・テスト時のセクタパルス
の発生を示したタイミングチャート

【図２９】図２４のセクタパルスの発生処理を示したフ
ローチャート

【符号の説明】

１０：ディスクエンクロージャ１２：ドライブコントローラ１４：ヘッド部１５：リードヘッド１６：ライトヘッド１８：ヘッドＩＣ回路２０：ボイスコイルモータ（ＶＣＭ）２２：スピンドルモータ２４：ＭＰＵ２６：ＥＰＲＯＭ２８：ＤＲＲＭ３０：インタフェース回路３１：キャッシュコントローラ３２：バッファメモリ３３：キャッシュメモリ３４：ＰＷＭ回路３６，４０：ドライバ３８：ＤＡコンバータ４２：ＡＧＣアンプ４４：イコライザ回路４６：最尤回路４８：ＶＦＯ回路５０：エンコーダ／デコーダ５２：ハードディスクコントローラ５４：ピークホールド回路５５：ＡＤコンバータ５６：サーボフレーム復調回路５８：ＭＰＵバス６０−０〜６０−５９：サーボフレーム６２−０〜６２−５９：データフレーム６４：Ｒ／Ｗリカバリ領域６６：セクタマーク領域６８：グレーコード領域７０：インデックス領域７２：ＡＧＣ領域７４：サーボ領域７６：第１フィールド（Ａ）７８：第２フィールド（Ｂ）８０：第３フィールド（Ｃ）８２：第４フィールド（Ｄ）８４：ギャップ領域（パッド領域）８６，８８：ダミー領域９０：ピーク検出回路９２：極性検出回路９４：同期化回路９６：セクタマーク検出回路９８：グレーコード検出回路１００：セクタパルス発生回路１０２，１１２：シーケンスラッチ回路１０４，１０６，１０８，１１０：ピークパターン比較
部１１４，１１６，１１８，１２０：極性パターン比較部１２２，１２４，１２６，１２８，１４４，１４６，１
５２，１５４，１５８，１６２：ＡＮＤ回路１３０：制御レジスタ１３８：ステータスカウンタ１４０，１４２：プリセットレジスタ１４８，１６８：反転回路１５０，１５６，１６６：ＯＲ回路１６０：１６４：ラッチ回路１７０：シフトレジスタ１８４：ヘッド位置決め制御部１８５：ヘッド位置検出部１８６：目標位置設定部１８８，１９０：加算点１９２：電流指示部１９４：ＲＡＭ補正テーブル１９６：レジスタ１９８：補正値更新部２１４：カウンタ２１６，２１８，２２０：制御レジスタ２２２：セレクト回路２２４：一致検出回路２２６：パルス発生回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者高橋栄作山形県東根市大字東根元東根字大森5400 番２（番地なし）株式会社山形富士通内 (72)発明者東海林隆史山形県東根市大字東根元東根字大森5400 番２（番地なし）株式会社山形富士通内 (72)発明者須田勲山形県東根市大字東根元東根字大森5400 番２（番地なし）株式会社山形富士通内 (72)発明者岡村榮治神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者五福達哉神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者小野智宏山形県東根市大字東根元東根字大森5400 番２（番地なし）株式会社山形富士通内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 5/09

Claims

(57)【特許請求の範囲】

【請求項１】同一シリンダ上にサーボ領域（６０）とデ
ータ領域（６２）を備えたセクタ領域を設け、前記サー
ボ領域（６０）に、サーボ領域を示すセクタマーク（６
６）、シリンダアドレスを示す符号コードであるグレイ
コード（６８）、及びヘッド位置を検出する所定のサー
ボパターン（７４）を磁気記録したディスク媒体と、ヘッド手段（１４）による前記サーボパターン（７４）
の読取信号に基づいてヘッド位置を検出し、前記ヘッド
手段（１４）を任意のシリンダに位置決めして読み書き
を行うディスク制御手段（２４）と、前記ヘッド手段（１４）で読み取った前記セクタマーク
（６６）の読取信号のピークを検出してピークの時間間
隔を検出する手段（９０）と、前記ヘッド手段（１４）で読み取った前記セクタマーク
（６６）の読取信号の極性を検出して極性信号を出力す
る極性検出手段（９２）と、前記ピーク検出手段（９０）のピーク検出パルスと、前
記極性検出手段（９２）の極性信号に基づいて、前記セ
クタマーク（６６）を検出して前記ディスク制御手段
（２４）に通知するセクタマーク検出手段（９６）と、を備えたことを特徴とするディスク装置。
【請求項２】請求項１記載のディクス装置に於いて、前
記セクタマーク検出手段（９６）は、前記セクタマークの読取期間に亘る前記ピーク検出パル
スの時系列であるピークシーケンスと、前記セクタマー
クの磁気記録に基づくピーク基準シーケンスを比較し、
両者が一致した際にピーク一致信号を出力するピーク比
較手段（１０４）と、前記セクタマークの読取期間に亘る前記極性信号の時系
列である極性シーケンスを、前記セクタマークの磁気記
録パターンに基づく極性基準シーケンスと比較し、両者
が一致した際に極性一致信号を出力する極性比較手段
（１１４）と、前記ピーク比較手段（１０４）と極性比較手段（１１
４）の両方の一致信号が得られた際に、前記セクタマー
クの検出信号を出力するゲート手段（１２２）と、を備えたことを特徴とするディスク装置。
【請求項３】請求項２記載のディスク装置に於いて、前
記セクタマーク検出手段（９６）は、セクタマークの磁
気記録に一致する読取シーケンス信号、および前記セク
タマークの磁気記録の読取信号のいずれか１つが欠落し
た読取シーケンス信号毎に、前記ピーク比較手段（１０
４，１０６，１０８，１１０）、極性比較手段（１１
４，１１６，１１８，１２０）及びゲート手段（１２
２，１２４，１２６，１２８）を設け、前記ゲート手段
（１２２，１２４，１２６，１２８）のいずれか１つの
一致信号に基づいてセクタマークの検出信号を出力する
ことを特徴とするディスク装置。
【請求項４】請求項３記載のディスク装置に於いて、更
に、前記ゲート手段（１２２，１２４，１２６，１２
８）を、前記ディスク制御手段（２４）によって選択的
に有効とする制御レジスタ手段（１３０）を設けたこと
を特徴とするディスク装置。
【請求項５】請求項４記載のディスク装置に於いて、前
記ディスク制御手段（２４）は、特定のシリンダに位置
決めした後の最初のセクタマークの検出は、前記セクタ
マークの磁気記録に一致する読取シーケンス信号に基づ
く一致信号を出力するゲート手段（１０４）を有効とす
るように前記制御レジスタ手段（１３０）を設定し、２
回目以降のセクタマークの検出については、読取シーケ
ンス信号に欠落があっても一致信号を出力する他のゲー
ト手段（１２４，１２６，１２８）を併せて有効とする
ように前記制御レジスタ手段（１３０）を設定すること
を特徴とするディスク装置。
【請求項６】請求項１記載のディスク装置に於いて、更
に、前記ピーク検出手段（９０）による前記符号コード
のピーク検出パルスと、前記極性検出手段（９２）によ
る前記符号コードの極性信号に基づいて、前記符号コー
ドを検出すると共にシリンダアドレスを判別して前記デ
ィスク制御手段（２４）に通知するシリンダアドレス検
出手段（９８）を設けたことをを特徴とするディスク装
置。
【請求項７】請求項６記載のディスク装置に於いて、前
記シリンダアドレス検出手段（９８）は、前記符号コードの記録ビット長（Ｎ）に基づくステート
状態を基準周期（Ｔ）で繰り返し計数するステータスカ
ウンタ手段（１３８）と、正極性の読取信号のピーク検出パルスとその極性信号の
両方を検出した時に、前記ステータスカウンタ手段（１
３８）を第１ステート状態にプリセットする第１プリセ
ット手段（１４０）と、負極性の読取信号のピーク検出パルスとその極性信号の
両方を検出した時に、前記ステータスカウンタ手段（１
３８）を第２ステート状態にプリセットする第２プリセ
ット手段（１４２）と、正極性の読取信号のピーク検出パルスとその極性信号の
両方が得られた時の検出出力、または前記ステータスカ
ウンタ手段（１３８）の第１ステート状態の出力をラッ
チする第１ラッチ手段（１６０）と、負極性の読取信号のピーク検出パルスとその極性信号の
両方が得られた時の検出出力、または前記ステータスカ
ウンタ手段（１３８）の第２ステート状態の出力をラッ
チする第２ラッチ手段（１６４）と、前記ステートカウンタ手段（１３８）の最終ステート状
態の出力タイミングで、前記第１及び第２ラッチ手段
（１６０，１６４）の論理和をとってアドレスビットを
復元するゲート手段（１６６）と、を備えたことを特徴とするディスク装置。
【請求項８】請求項７記載のディスク装置に於いて、前
記ディスク媒体のサーボフレームに、前記符号コードと
してｎＴの周期で（Ｘ００Ｘ００・・・）のグレーコー
ドを磁気記録した場合、前記ステータスカウンタ手段（１３８）は、ｎ個のステ
ート状態を示すカウント０〜ｎを基準周期（Ｔ）で繰り
返し計数し、前記第１プリセット手段（１４０）は、正極性の読取信
号のピーク検出パルスとその極性信号の両方を検出した
時に、前記ステータスカウンタ手段（１３８）をステー
トカウント０の状態にプリセットし、前記第２プリセット手段（１４２）は、負極性の読取信
号のピーク検出パルスとその極性信号の両方を検出した
時に、前記ステータスカウンタ手段（１３８）をステー
トカウント（ｎ／２）の状態にプリセットすることを特
徴とするディスク装置。
【請求項９】請求項８記載のディスク装置に於いて、前
記ディスク媒体に対するグレーコードの磁気記録とし
て、所定コード長毎に前記ステータスカウンタ手段（１
３８）のプリセットを強制的に行わせるダミーコードを
挿入したことを特徴とするディスク装置。