JP3321295B2 - ディスク装置 - Google Patents
ディスク装置Info
- Publication number
- JP3321295B2 JP3321295B2 JP12512394A JP12512394A JP3321295B2 JP 3321295 B2 JP3321295 B2 JP 3321295B2 JP 12512394 A JP12512394 A JP 12512394A JP 12512394 A JP12512394 A JP 12512394A JP 3321295 B2 JP3321295 B2 JP 3321295B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- polarity
- sector
- state
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Moving Of Head For Track Selection And Changing (AREA)
Description
ーボ情報に基づいてヘッドの位置決めを行うセクタサー
ボ方式のディスク装置に関し、特にセクタ先頭のサーボ
フレームにサーボ情報と共に記録されたセクタマークや
シリンダアドレスを示すグレーコードを正確に検出する
ディスク装置に関する。
帯型の通信端末で記憶容量を確保する外部記憶装置とし
て小型ハードディスクが実装されてる。このような小型
ハードディスクは、例えば3.5インチや2.5インチ
といった小型のディスク媒体を使用し、しかも、ユニッ
トを薄くするために1〜2枚のディスク媒体を内蔵して
いる。
に、ヘッド位置決めのためのサーボ情報を記録した専用
のサーボ面を設けることはできず、データ面にサーボ情
報を記録したセクタサーボ方式を採用している。例えば
1シリンダを60セクタに分け、各セクタの先頭にサー
ボフレームを記録している。このサーボフレームは、サ
ーボフレームを示すセクタマーク、シリンダアドレスを
検出するためのグレーコード、インデックスパターン
(先頭セクタのみ)、リードアンプのAGCレベルを設
定するAGCパターン、ヘッド位置を検出するためのサ
ーボパターンが磁気的に記録されている。
用したディスク装置にあっては、サーボフレームが短い
程、セクタ内のデータ領域を大きくできることから、記
憶容量を増加するためにはサーボフレームに記録する各
パターンを必要最小限に抑えることが望まれる。逆に、
サーボフレームに記録したセクタマーク、グレーコード
等のパターン検出の精度を高めるためには、1パターン
当りのシリンダ方向の記録ピッチを大きくする。例えば
セクタマークは、「N□S□NS」の記録パターンとな
り、基準クロックで決まる記録周期をTとすると、「1
6T,16T,10T,10T」で記録し、合計52T
の区間を必要とする。
ーコードは、例えば1ビット幅を6Tに定め「G12,
G11,・・・・G0,GH」の14ビットをグレーコ
ード「X000X000」で記録し、84Tの長さとな
る。更にポジジョン領域として160T程度必要とな
る。この結果、サーボフレーム全体で196Tとなる。
ここで1サーボフレーム間を3600Tとすると、サー
ボ領域は1トラックの5.4%を占め、セクタマーク及
びグレーコードを短くすることで、記憶容量を増加でき
る。しかし、セクタマーク及びグレーコードを短くする
とパターン検出精度が低下することから、限界があっ
た。
せることなくセクタマーク及びグレーコードの記録領域
を短くして記憶容量を増加できるディスク装置を提供す
る。一方、従来のセクタサーボ方式をとるディスク装置
にあっては、ディスク媒体の偏心によるずれ値を測定
し、オントラック制御の際に偏心補正を行っている。こ
のための偏心補正値の測定は、予め決められた時間毎に
偏心補正のコマンドが発行され、トラック中心からのず
れ値をRAM等に格納する。通常のオントラック制御時
には、先に測定しておいたずれ値を目標位置から引いて
オントラック制御することにより、いつもトラック中心
にヘッドを位置付けることができる。
図である。尚、括弧内に実施例の符号を示す。まず本発
明のディスク装置は、図1(B)に示すように、同一シ
リンダ上にサーボ領域60とデータ領域62を備えたセ
クタ領域を複数設けたディスク媒体を使用するセクタサ
ーボ方式をとる。ディスク媒体の各セクタのサーボ領域
(サーボフレーム)60には、少くともサーボ領域を示
すセクタマーク66、シリンダアドレスを示す符号コー
ドであるグレーコード68、及びヘッド位置を検出する
所定のサーボパターン74を磁気記録している。
によるサーボパターン74の読取信号に基づいてヘッド
位置を検出し、ヘッド手段14を任意のシリンダに位置
決めして読み書きを行う。サーボ領域に記録したセクタ
マーク66およびグレーコード68の検出は、読取信号
のピークと極性の両方に基づいて検出する。図1(A)
に示すピーク検出手段90は、ヘッド手段14で読み取
ったセクタマーク66およびグレーコード68の読取信
号のピークの時間間隔を検出してピーク検出パルスを出
力する。極性検出手段92は、同じくヘッド手段14で
読み取ったセクタマーク66及びグレーコード68の読
取信号の極性を検出して極性信号を出力する。
は、N極とS極を交互に記録していることから、例えば
N極の読取りで正極性の読取信号が得られ、そのピーク
と極性が検出されると、次はS極の読取りで負極性の読
取信号が得られてそのピークと極性が検出され、これを
交互に繰り返す。セクタマーク検出手段96は、ピーク
検出手段90のピーク検出パルスと極性検出手段92の
極性信号に基づいて、セクタマーク66を検出してディ
スク制御手段24に通知する。このためセクタマーク検
出手段96は、ピーク比較手段104、極性比較手段1
14及びゲート手段122を備える。ピーク比較手段1
04は、セクタマークの読取期間に亘るピーク検出パル
スの時系列であるピークシーケンスを、セクタマークの
磁気記録に対応したピーク基準シーケンスと比較し、両
者が一致した際にピーク一致信号を出力する。
取期間に亘る極性信号の時系列である極性シーケンス
を、セクタマークの磁気記録パターンに対応した極性基
準シーケンスと比較し、両者が一致した際に極性一致信
号を出力する。ゲート手段122は、ピーク比較手段1
04と極性比較手段114の両方の一致信号が得られた
際に、セクタマークの検出信号を出力する。
つが欠落しても検出可能なように冗長性をもたせる。こ
のため、セクタマーク検出手段96は、セクタマークの
磁気記録に一致する読取シーケンス信号、およびセクタ
マークの磁気記録の読取信号のいずれか1つが欠落した
読取シーケンス信号毎に、ピーク比較手段、極性比較手
段及びゲート手段を設け、複数のゲート手段のいずれか
1つの一致信号に基づいてセクタマークの検出信号を出
力する。
ット設定で選択的に複数のゲート手段を有効とする制御
レジスタ手段130を設ける。この制御レジスタ手段1
30に対しディスク制御手段24は、特定のシリンダに
位置決めした後の最初のセクタマークの検出は、セクタ
マークの磁気記録に一致する読取シーケンス信号に基づ
く一致信号を出力するゲート手段104を有効とするビ
ット設定を行う。
は、読取シーケンス信号に欠落があっても一致信号を出
力する他のゲート手段を併せて有効とするように、制御
レジスタ手段130にビット設定する。このためオント
ラック制御に入ってから最初のセクタマークの検出は、
規定のパターンに完全に一致することが必要になるが、
1度セクタマークが検出できた後は、パターンの1つが
欠落しても読取エラーとせずに検出することができる。
するためのシリンダアドレス検出手段(グレーコード検
出手段)94も、ピーク検出手段90によるグレーコー
ドのピーク検出パルスと、極性検出手段92によるグレ
ーコードの極性信号に基づいて、グレーコードを検出す
ると共にシリンダアドレスを判別してディスク制御手段
24に通知する。
検出手段)94は、ピーク検出パルスと極性信号に加
え、ステータスカウンタを使用してシリンダアドレスを
示すビット列を復元する。ステータスカウンタ手段13
8は、グレーコードの記録ビット長Nに基づくステート
状態を基準周期Tで繰り返し計数する。例えば、ディス
ク媒体のサーボフレームに、アドレス1ビットにつき6
Tの周期で「X00X00」のグレーコードを磁気記録
した場合、シーケンスカウンタ手段138は、6つのス
テート状態0,1,2,3,4,5を示すカウント0〜
5を基準周期(T)で繰り返し計数する。
Tのグレーコード中のビット「X」の部分、即ちステー
ト0とステート3のタイミングで、ピークおよび極性の
両方が正しく検出されたことを条件に、強制的にステー
ト1状態となるカウント「100000」、およびステ
ート3状態となるカウント「000100」にプリセッ
トされる。
性の読取信号のピーク検出パルスとその極性信号の両方
を検出した時に、ステータスカウンタ手段138をステ
ートカウント0の状態にプリセットし、第2プリセット
手段142が、負の読取信号ピーク検出パルスとその極
性信号の両方を検出した時に、ステータスカウンタ手段
138をステートカウント3の状態にプリセットする。
の極性信号の両方が得られた時の検出出力、またはステ
ータスカウンタ手段138の第1ステート状態の出力が
第1ラッチ手段160にラッチされる。また負極性の読
取信号のピーク検出パルスとその極性信号の両方が得ら
れた時の検出出力、またはステータスカウンタ手段13
8の第2ステート状態の出力が第2ラッチ手段164に
ラッチされる。
0,164の論理和をゲート手段166でとってアドレ
スビットを復元する。即ち、アドレスビット1を示すグ
レーコード「100100」の正常な読取りに対し第
1,第2ラッチ手段160,164は「11」のステー
ト0,3シーケンスをラッチし、ビット1を復元する。
またアドレスビット0を示すグレーコード「00000
0」の正常な読取りに対し、第1,第2ラッチ手段16
0,164は「00」をラッチし、ビット0を復元す
る。
0100」中のコード「1」に対応した読取信号のいず
れか一方が欠落しても、他方が正常である限り、正常に
ビット1を復元できる。第1及び第2ラッチ手段16
0,164のラッチシーケンスは「01」又は「10」
となり、いずれも正常にビット1を復元できる。ビット
0の連続に対応したグレーコードが続くと、ピーク及び
極性検出が行われず、このためステータスカウンタ手段
138はフリーランの状態に置かれ、誤動作する可能性
がある。そこで、グレーコードの途中に、ステータスカ
ウンタ手段138のプリセットを強制的に行わせるダミ
ーコード「100100」を挿入しいる。
にサーマルオフセット等に対する偏心補正ができること
である。サーボ面サーボ方式の場合は、データ面のガー
ドバンド領域などにわざわざサーボ情報を記録し、この
サーボ情報からデータ面単位にずれ値を測定して補正し
ている。これに対しセクタサーボ方式は、シリンダ単位
に偏心ずれ値を測定して補正でき、ヘッド位置決め精度
が高い。
作用が得られる。まずサーボフレームに記録したセクタ
マーク及びグレーコードの検出に、読取信号のピーク検
出に加えて極性検出を加えたことで、短い記録長であっ
ても、確実にセクタマークおよびグレーコードを検出す
ることができる。このため検出率を低下させることなく
パターン記録長を低減でき、セクタサーボのフォーマッ
ト効率を高めて記憶容量を増加できる。
ボを利用した偏心補正がリアルタイムで実現できるた
め、温度変動に対するトラックキングの制御精度を大幅
に向上でき、トラック記録密度を十分に高めてもエラー
を起すことなく、リード又はライトできる。更に、物理
的なセクタサーボ情報に拘束されることなく、任意のセ
クタ長となるようにセクタパルスを発生でき、ブロック
データを分割したスプリット記録、不良セクタのスリッ
プ処理、デジタル・エラーテストの際の固定的なセクタ
パルスの発生など、任意のタイミングで必要に応じて簡
単にセクタパルスを発生することができる。
図2において、本発明のディスク装置はディスクエンク
ロージャ10とドライブコントローラ12で構成され
る。本発明のディスク装置は、例えば2.5インチのデ
ィスク媒体を3枚用いた小型ディスク装置を例にとって
いる。ディスクエンクロージャ10には3枚のディスク
媒体の6つのデータ面に対応してヘッド部14−1〜1
4−6が設けられ、ヘッド部14−1〜14−6はヘッ
ドアームの先端に設けられ、ディスク媒体の半径方向に
移動自在に支持されている。
リードヘッド15−1〜15−6とライトヘッド16−
1〜16−6が一体に設けられている。ライトヘッド1
6−1〜16−6としては磁気ヘッドを使用し、またリ
ードヘッド15−1〜15−6としては磁気抵抗素子を
用いたMRヘッドを使用する。リードヘッド15−1〜
15−6およびライトヘッド16−1〜16−6を備え
たヘッド部14−1〜14−6はヘッドIC回路18に
接続され、ヘッド切替え、MRヘッドを用いたリードヘ
ッド15−1〜15−6に対する直流バイアスなどを受
ける。またディスクエンクロージャ10には、ディスク
媒体を回転するスピンドルモータ22と、ヘッド部14
−1〜14−6を位置決めするためのボイスコイルモー
タ(以下「VCM」という)20が設けられている。
ンクロージャ10のケースに一体に組み付けられるプリ
ント基板上に実装される。ドライブコントローラ12に
は各種の処理手段として機能するMPU24が設けられ
る。MPU24のバス58に対しては、プログラムメモ
リとして使用する読出専用のEPROM26、読み書き
可能なDRAM28が設けられる。
入に伴う立上げ時に使用する立上げプログラム(ブート
プログラム)が固定的に格納されている。DRAM28
には、EPROM26の立上げプログラムによるディス
ク装置の立上げ完了後に、ディスクエンクロージャ10
側のディスク媒体からダウンロードされた制御プログラ
ム(マイクロプログラム)が格納される。
ェース回路30、データ転送用のバッファメモリ32が
設けられる。インタフェース回路30としては例えばS
CSIが使用され、本発明のディスク装置を実装した例
えばノートブック型コンピュータをホストコンピュータ
として、ホストコンピュータに対する外部記憶装置とし
て必要なコマンドおよびデータのやり取りを行う。更
に、キャッシュコントローラ31とキャッシュメモリ3
3が設けられる。
スピンドルモータ22の制御は、PWM回路34および
ドライバ36により行われる。また、ディスクエンクロ
ージャ10に設けたVCM20のヘッド位置決め制御
は、DAコンバータ38およびドライバ40で行われ
る。いずれの場合も、MPU24によるプログラム制御
でスピンドルモータ22の駆動およびVCM20の位置
決め制御が行われる。
ト系としてAGCアンプ42、イコライザ回路44、最
尤検出回路46、エンコーダ/デコーダ50、ハードデ
ィスクコントローラ52が設けられる。更にヘッド位置
制御のためのサーボ系として、ピークホールド回路5
4、ADコンバータ55およびサーボフレーム復調回路
56が設けられる。
トローラ52からの切替信号でヘッドIC回路18がリ
ードヘッド15側に切り替えられ、リードヘッド15か
らのアナログリード信号がAGCアンプ42に入力す
る。アナログリード信号はAGCアンプ42で増幅され
た後、イコライザ回路44で波形等化が施され、最尤検
出回路46およびVFO回路48に与えられる。VFO
回路48は、リード動作の際には読取信号に同期した基
準クロックを発生する。
出力は、リード状態でデコーダ側に切り替わっているエ
ンコーダ/デコーダ50に与えられ、リードデータをク
ロック同期を取りながら復元し、ハードディスクコント
ローラ52でフォーマッタ処理を施した後、バッファメ
モリ32に転送される。その後、インタフェース回路3
0を介して上位装置にリードデータの転送が行われる。
ース回路30を介してバッファメモリ32に転送された
ライトデータを、ハードディスクコントローラ52を経
由して、ライト動作の際にエンコーダに切り替わってい
るエンコーダ/デコーダ50に供給する。エンコーダ/
デコーダ50は、例えばライトデータを2−7ランレン
グス符号などへの変換やECCチェックコードの付加な
どを行った後、ヘッドICを経由してライトヘッド16
に供給する。ディスクエンクロージャ10に設けられた
ディスク媒体には、セクタサーボ方式に従ったサーボ情
報が記録されている。 2.サーボフレーム 図3は本発明のディスク媒体における1シリンダ分のフ
ォーマットを示している。図3において、直線上に延ば
して示した1シリンダ分の記録領域は、例えば60セク
タに分割されており、各セクタの先頭にサーボフレーム
60−0〜60−59を設け、その後ろをデータフレー
ム62−0〜62−59としている。この60セクタに
分割された1シリンダの長さは、基準クロックを用いて
所定クロック数で固定的に定義され、例えば21600
0Tとなる。
示すように、R/Wリカバリ領域64、セクタマーク領
域66、グレーコード領域68、インデックス領域7
0、AGC領域72、サーボ領域74およびギャップ領
域(パッド領域)84で構成される。各領域の長さは基
準クロック周期Tを用いて表すことができる。即ち、R
/Wリカバリ領域64は123Tの長さ、セクタマーク
領域66は18Tの長さであり、従来、54Tとしてい
た場合に比べると十分に短い。
ボフレーム60−0〜60−59の中の先頭のサーボフ
レーム60−0についてのみインデックスパターンの記
録が行われている。AGC領域72は45Tの長さであ
る。サーボ領域74は96Tの長さをもつ。本発明のセ
クタサーボにあっては例えば2相サーボ方式を採用して
いることから、サーボ領域74は24Tずつの第1フィ
ールド76、第2フィールド78、第3フィールド80
および第4フィールド82に分けてサーボパターンが記
録されている。
ある。このためサーボフレーム60−0としては402
Tで良く、従来に比べ大幅に記録長が低減できている。
この記録長の低減は、後の説明で明らかにする読取信号
をピーク検出に加えて極性検出も行うようにしたことに
起因する。尚、残りのサーボフレーム60−1〜60−
59についても、インデックス領域70に磁気記録を行
っている以外は同じになる。
0の読取信号を示している。図4において、先頭のR/
Wリカバリ領域64にあっては、3T間隔でN極とS極
の磁気記録が交互に行われており、その結果、読取信号
はN極の読取信号がマイナス側の極性をもつ読取信号と
なり、N極の読取信号がプラス側に極性をもつ読取信号
となる。即ち、R/Wリカバリ領域64については3T
を1単位として41個の磁気記録が行われている。
T,6T,3T,3Tで、「N,S,N,S」のパター
ンを磁気記録している。ここで基準クロックの周波数を
20MHzとすると、クロック周期T=0.05μsと
なり、したがって18Tのセクタマーク領域66の時間
は0.9μsとなる。次のグレーコード領域68は、こ
の実施例にあっては第1フィールド68−1、第2フィ
ールド68−2および第3フィールド68−3の3つに
分けている。グレーコードは、この実施例にあってはコ
ードビットG12〜G0にハーフビットGHを加えた1
4ビットで構成される。
ドG12は6Tで記録されており、したがってビット1
のグレーコードGnにあっては「100100」として
6Tに亘り記録されている。勿論、ビット0の場合には
「000000」の磁気記録となる。グレーコード領域
の第1フィールド68−1には、G12〜G8の5つの
グレーコードが記録される。第1フィールド68−1と
第2フィールド68−2の間にはビット1に対応する擬
似的なグレーコード「100100」を記録した6Tの
長さをもつダミーフィールド86が設けられている。
明らかにするグレーコード検出回路で使用しているステ
ータスカウンタに対しビット0が連続したときに強制的
にプリセット同期を行わせるための機能をもつ。グレー
コード領域の第2フィールド68−2には、同じく5つ
のグレーコードG7〜G3が6T間隔で記録される。続
いて、同じくダミーコードを記録したダミー領域88を
介して第3フィールド68−2には、残り4つのグレー
コードG2〜GHが記録される。
ち、図3に示したように、先頭セクタのサーボフレーム
60−0についてのみ「100100」のパターンが6
Tで記録される。それ以外のセクタについては「000
000」のパターンとなる。次のAGC領域72は、図
2のドライブコントローラ12に示したAGCアンプ4
2の基準レベルを決めるために使用するパターンであ
り、3T単位に全て「100」となるパターンを記録
し、振幅情報を得るようにしている。
1フィールド76、第2フィールド78、第3フィール
ド80および第4フィールド82に分けられ、それぞれ
3Tで「100」となる磁気記録を8つずつ繰り返して
いる。このサーボ領域のパターンも振幅情報を得るため
の磁気記録である。最後はギャップ領域84であり、続
くデータフレームとの間のギャップを与えるパッドパタ
ーンとして「100」を3Tで6個記録している。
におけるサーボ情報の記録状態とその読取信号に基づく
位置検出信号の生成を示している。図5(A)はディス
ク媒体の最インナ側のサーボフレームを半径方向に複数
取り出して示しており、物理シリンダはインナ側から0
0,01,02,03・・・と、アウタ側に向かうにつ
れて増加している。また、インナ側の所定数のシリンダ
はストップ吸収エリア90に割り当てられており、物理
シリンダアドレスは全て0となっている。ストッパ吸収
エリア90の次の物理シリンダアドレス00が本来の先
頭シリンダアドレスとなる。
0に続くサーボ領域74は、A,B,C,Dで示す第1
〜第4フィールドに分けられ、最後にギャップ領域84
が設けられる。サーボ情報は第1および第2フィールド
A,Bと、第3および第4フィールドC,Dに分けられ
る。第1フィールドAと第2フィールドBは、破線で示
すトラック中心を境に交互に記録されている。これに対
し第3および第4フィールドC,Dは、実線のトラック
境界ごとの1シリンダ単位に同じく交互に記録されてい
る。
Cの間には0.5シリンダのディスク半径方向のずれが
あり、同様に第2フィールドBと第4フィールドDの間
にも半径方向で0.5シリンダ分の位置ずれをもたせて
いる。リードヘッド15は例えば図示のように、シリン
ダアドレス00の破線で示すトラック中心にオントラッ
ク制御される。
制御された状態でリードヘッド15より得られる読取信
号は、図5(B)〜(E)のそれぞれの点b〜eに示す
電圧となる。これらの電圧はリードヘッド15の読取信
号のピークホールドで得ることができる。図5(F)は
第1フィールドAと第2フィールドBの読取信号から得
られるヘッド位置信号EN を示し、図5(G)は第3お
よび第4フィールドC,Dから得られるヘッド位置信号
EQ を示している。図5(F)のヘッド位置信号E
N は、第1フィールドAの読取信号EA から第2フィー
ルドBの読取信号EB を差し引いて得られる。
第3フィールドCの検出信号EC から第4フィールドD
の検出信号ED を差し引いて得られる。リードヘッド1
5が図示のようにシリンダアドレス00にオントラック
制御された状態で、第1および第2フィールドA,Bの
検出信号EA ,EB がb点,c点に示すように得られ、
これに対し第3および第4フィールドC,Dの検出信号
EC ,ED はd点,e点に示すように一定レベルとなっ
ている。
センタを中心としたリードヘッドの半径方向(図の上下
方向)の移動に対し、第1および第2フィールドA,B
の検出信号EA ,EB のみが変化し、したがって図5
(F)のようにヘッド位置信号EN が変化する。これに
対し第3および第4フィールドC,Dの検出信号EC ,
ED は一定であり、このため図5(E)のヘッド位置信
号EQ も一定となっている。
としたリードヘッド15のヘッド幅の範囲にあっては、
図5(F)のヘッド検出信号EN を使用する。これに対
し、リードヘッド15が例えばシリンダアドレス00と
01の境界に入ってくると、第3および第4フィールド
C,Dに基づく図5(G)のヘッド位置検出信号EQが
有効となる。
ードヘッド15の位置に応じ2つのヘッド位置信号
EN ,EQ を切り替えて使用することで、リードヘッド
15の移動に対しヘッド位置に応じて変化する不感帯の
ないヘッド位置検出信号を得ることができる。以上が2
相サーボ方式に従ったパターン記録とヘッド位置の検出
である。勿論、本発明のサーボ情報としては2相サーボ
に限定されず、適宜のサーボ情報の記録形態をとること
ができる。 3.セクタマークの検出 図6は図2のドライブコントローラ12に設けたサーボ
フレーム復調回路56の実施例を示す。図6において、
サーボ復調回路54にはピーク検出回路90と極性検出
回路92が設けられる。ピーク検出回路90と極性検出
回路92には図2のイコライザ回路44からの読取信号
が入力される。ピーク検出回路90は、図4に示したよ
うなサーボフレームの読取波形のピークタイミングを検
出してピーク検出パルスE1を検出する。
の極性を検出して極性信号E2を出力する。この極性信
号E2は、プラスの極性で論理レベル1、マイナスの極
性で論理レベル0となったパルス信号である。同期化回
路94はピーク検出パルスE1および極性信号E2のそ
れぞれについて、図2のVFO回路(又はオシレータ)
48より得ている基準クロックCLKを使用して同期化
を行う。同期化済みのピーク検出パルスE3はセクタマ
ーク検出回路96に与えられ、セクタマークの検出処理
が行われる。
ーコード検出回路98に与えられ、グレーコードからシ
リンダアドレスのビット列を復調するグレーコード検出
処理が行われる。セクタマーク検出回路96のセクタマ
ーク検出信号はグレーコード検出回路98に与えられ、
サーボフレームの開始タイミングを知らせる。同様に、
セクタマーク検出信号E5はMPU24にも与えられ、
MPU24にあってはサーボフレームの各領域の管理に
使用するカウンタをリセットして基準クロックの係数を
開始し、このカウンタの値をチェックすることで、図3
に示したサーボフレームの各領域を認識することができ
る。更に、セクタマーク検出信号E5はセクタパルス発
生回路100に与えられ、セクタマークの検出時点を基
準に任意のタイミングでセクタパルスE9を発生する。
4に検出結果としてグレーコードG12〜GHを示すグ
レーコード検出信号E6が出力される。またセクタパル
ス発生回路100に対しては、内蔵した制御レジスタに
対しセクタパルスの発生タイミングを決める時間設定信
号E7と、複数の時間設定の中のいずれか1つを選択す
るセレクト信号E8が与えられている。
96の実施例を示す。図7において、ピーク検出パルス
E3はシーケンスラッチ回路102に与えられ、18T
のセクタマーク読取期間に亘るピーク検出パルスE3の
時系列であるパルスシーケンスがラッチされる。図8は
図7のピークパターン比較部104の詳細を示す。ピー
クパターン比較部104は、比較部134と基準シーケ
ンス設定部136で構成される。比較部134には前段
のシーケンスラッチ回路102より18Tに亘ってラッ
チしたパルスシーケンスS0〜S17が並列的に入力さ
れる。基準シーケンス設定部136には図4のセクタマ
ーク領域66に示した18T分の基準シーケンス「10
0000100000100100」が予め設定されて
いる。比較部134はセクタマークの読取終了タイミン
グでシーケンスラッチ回路102からの検出シーケンス
S0〜S17を基準シーケンス設定部136の基準シー
ケンスと比較し、両者が一致したときにセクタマーク検
出信号E10を出力する。図7に示す残りのピークパタ
ーン比較部106,108,110も図8と同じ構成を
備えるが、基準シーケンス設定部136には18Tの4
つの磁気記録「N,S,N,S」の中のいずれか1つの
読取信号が欠落しても、これをセクタマークと見做して
検出できるための冗長性をもった基準シーケンスが格納
されている。
4,106,108,110に格納された基準シーケン
スを示す。セクタマークは図3に示したように、6T、
6T、3T、3Tの合計18Tである。ここでピークシ
フトに対する冗長性をもたせるため、例えぱ6Tのパル
スには、±1Tの変化を含める。これが図9(A)のパ
ターンCであり、5T〜7Tの範囲となる。
ターンBの2T〜4Tに対応する。更に、パターンAは
1T、パターンDは9T±1T、パターンEは12T±
1T、パターンFは14T以上を意味する。従って、図
9(A)に示す基準シーケンスは、図9(B)の冗長性
をもったパターンの組合せとなる。再び図7を参照する
に、極性信号E4はシーケンスラッチ回路112に与え
られ、ピーク検出の場合と同様、セクタマークの読取期
間である18Tに亘る極性信号のパルスシーケンスがラ
ッチされる。シーケンスラッチ回路112の出力は極性
パターン比較部114,116,118,120に与え
られる。これら極性パターン比較部114,116,1
18,120も、図8に示したと同様の比較部134と
基準シーケンス設定部136で構成される。
8,120には、図10に示す極性パターンをもった基
準シーケンスが格納されている。即ち、極性パターン比
較部114には正常パルスに対応した6T、6T、3
T、3Tに対応した4つの極性パターン(+)(−)
(+)(−)が基準シーケンスとして格納され、残りの
極性パターン比較部116,118,120については
ピークパルスの欠落に対応した極性パターンの基準シー
ケンスが格納される。
08,110と極性パターン比較部114,116,1
18,120の出力は、それぞれ対応するAND回路1
22,124,126,128に入力されている。例え
ばAND回路122には、正常パルスの基準シーケンス
を設定したピークパターン比較部104からの一致信号
と、同じく正常パルスの基準シーケンスを格納した極性
パターン比較部114からの一致信号が入力される。
ルスシーケンスが基準シーケンスに一致したときに、A
ND回路122はセクタマーク検出信号を出力し、OR
回路132を介してセクタマーク検出信号E5として出
力する。本発明のセクタマーク検出回路は基本的にはピ
ークパターン比較部104,114とAND回路122
のみでよいが、検出パターンに冗長性をもたせるために
ピークパターン比較部106,108,110、極性パ
ターン比較部116,118,120、およびAND回
路124,126,128を設けている。
10に示したように、正常パルスの第1パルス、第2パ
ルス、第3パルスまたは第4パルスが抜けたときのピー
ク検出および極性検出の基準シーケンスに一致する場合
に、セクタマーク検出信号を出力することになる。AN
D回路122,124,126,128は制御レジスタ
130により制御される。制御レジスタ130は4ビッ
トのレジスタであり、図6に示したMPU24より任意
の4ビットコードをセットすることでAND回路12
2,124,126,128の全てあるいはいずれかを
有効とすることができる。
するシリンダ位置に移動してオントラック制御に切り替
えた最初のセクタマークの検出時には、制御レジスタ1
30には「1000」がセットされており、したがって
AND回路122のみが有効となる。このため、図9お
よび図10に示した正常パルスのピークパターンおよび
極性パターンとなる基準シーケンスに検出シーケンスが
一致した場合にのみ、OR回路132を介してセクタマ
ーク検出回路E5を出力する。
れ以降のセクタマークの検出については制御レジスタ1
30を「1111」にMPU24が切り替え、全てのA
ND回路122,124,126,128を有効とす
る。したがって2回目以降のセクタマークの検出にあっ
ては、読取信号の1つに欠落があっても正常なセクタマ
ークの検出動作を行うことができる。
検出回路92および同期化回路94による動作を示して
いる。図11(A)は特定シリンダにおけるセクタマー
クの磁化パターンであり、実線がN極、破線がS極の磁
化状態を示している。この図11(A)のセクタマーク
をリードヘッド15で読み取ると、図11(B)に示す
読取信号E0が得られる。ピーク検出回路90は図11
(B)の読取信号E0の正負のピークタイミングを検出
して、図11(C)に示すピーク検出パルスE1を出力
する。このピーク検出処理は、例えば読取信号E0を微
分した後にゼロクロスを検出することで得ることができ
る。
に対し正負のスライスレベル+Vs,−Vsを設定し、
+Vsを越えたときに論理レベル1にセットし、−Vs
を下回ったときに論理レベル0にリセットすることで、
極性信号E2を出力する。図12は図6の同期化回路9
4によるピーク検出パルスと極性信号の同期化を示して
いる。
Tをもち、例えば20MHzである。図12(B)に示
すピーク検出パルスE1および図12(C)に示す極性
信号E2は、基準クロックの立上がりに同期化される。
その結果、図12(D)に示す同期化されたピーク検出
パルスE3と図12(E)に示す同期化された極性信号
E4を得ることができ、6T,6T,3T,3Tの間隔
となる。 4.グレーコードの検出 図13は図6のサーボ復調回路54に設けたグレーコー
ド検出回路98の実施例を示す。図13において、グレ
ーコード検出回路98にはステータスカウンタ138が
設けられる。ステータスカウンタ138はシフトレジス
タで構成され、ロード端子Lに対する制御信号でプリセ
ット端子Pからのデータを強制的にプリセットすること
ができる。
の1ビット幅6Tに対応して6つのシフト段を有し、各
シフト段を、先頭からステート0,ステート1,ステー
ト2,ステート3,ステート4およびステート5として
いる。サーボフレームの読取りが開始された最初の読取
信号によるピーク検出パルスE3とその極性信号E4に
基づき、ステータスカウンタ138は「100000」
にプリセットされる。
0の値を用いて行われる。ピーク検出パルスE3と極性
信号E4の両方が得られたことはAND回路144で検
出され、検出信号E11をOR回路150を介してロー
ド端子Lに供給することでステータスカウンタ138の
プリセット動作が行われる。このとき、AND回路14
4からの出力信号E11はAND回路152にも与えら
れているため、プリセットレジスタ140の6ビットデ
ータがAND回路152およびOR回路156を介して
プリセット端子Pに与えられている。
ータスカウンタ138のプリセット動作でプリセットレ
ジスタ140の値「100000」がステータスカウン
タ138にプリセットされることになる。最初のプリセ
ットが済むと、それ以降、ステータスカウンタ138は
1Tの基準クロックCLKによりビットシフトを行って
おり、更にステート5の最終シフト段の出力はステート
0の入力段に帰還され、所謂リングカウンタとして動作
する。
ットレジスタ140からの6ビットデータのプリセット
は、正極性をもつ読取信号のピーク検出および極性検出
に基づくものである。これに対し、正極性の読取信号か
ら3T後に得られる負極性をもつ読取信号についてのピ
ーク検出パルスE3と極性信号E4が得られた場合に
は、プリセットレジスタ142に格納している「000
100」をステータスカウンタ138にプリセットす
る。
ルスE3と極性信号E4の検出は、反転回路148とA
ND回路146で行われ、OR回路150を介して制御
信号E2をロード端子Lに供給することでプリセットレ
ジスタ142の値をプリセットする。このとき、AND
回路146の制御信号E12はAND回路154を許容
状態にしており、OR回路156を介してプリセットレ
ジスタ142の6ビットデータをプリセット端子Pに供
給できる。
1のグレーコードに対応する6Tの「100100」の
読取信号が得られた場合には、ステート0とステート3
のタイミングでそれぞれのステータス状態におけるカウ
ンタ値を強制的にプリセットされることになる。一方、
ビット0に対応するグレーコードの6Tでなる「000
000」の読取信号については、ピーク検出パルスE3
および極性信号E4のいずれも得られず、ステータスカ
ウンタ138はそれまでのプリセット同期に従った基準
クロックCLKによるフリーラン状態に置かれる。
は、基本的にはステータスカウンタ138のステート0
信号E13とステート3信号E14を用いて行われる。
ステート0信号E13はAND回路158を介してラッ
チ回路160をセットする。また、ステート3信号E1
4はAND回路162を介してラッチ164をセットす
る。
回路144の出力が与えられ、読取信号からピーク検出
パルスE3とその極性信号E4が正常に得られたときに
ANDゲート158を許容状態として、ステート0信号
E13によるラッチ回路160のセット動作を許容す
る。同様に、AND回路162の他方の入力にはAND
回路146の出力が与えられ、負の極性をもつ読取信号
のピーク検出パルスE3とその極性信号E4が有効に得
られたときに、ステート3信号E14によるラッチ回路
164のセットを許容する。
ードの6Tでなる「000000」の読取信号について
は、ステート0およびステート3のいずれのタイミング
にあってもAND回路144,146の出力は論理レベ
ル1とならず、ステータスウンタ138に対するプリセ
ット動作を行わないと同時に、ラッチ回路160,16
4に対するステート0信号E13とステート3信号E1
4によるセット動作も禁止する。
ード「100100」について読取信号が正常に得られ
ている場合、ラッチ回路160,164にステータスカ
ウンタ138のステータス0とステータス3のシーケン
ス「11」がラッチされる。これに対し、ビット0のグ
レーコード「000000」の読取信号については、ラ
ッチ回路160,164にはシーケンス「00」が格納
される。
OR回路166を介してビット復調信号E18としてシ
フトレジスタ170に供給される。シフトレジスタ17
0は14ビットのグレーコードに対応したシフト段を有
し、直列的に入力するビット復調信号E18を入力して
シフトし、グレーコードの読出終了タイミングで、復調
した14ビットのグレーコードG12〜GHに対応する
シリンダアドレスをMPU24に供給する。シフトレジ
スタ170のシフト動作はステータスカウンタ138の
ステート5信号E15で行われる。このステート5信号
E15は反転回路168で反転されてラッチ回路16
0,164のリセットを行う。
あっては、ビット1を示すグレーコードの6Tパターン
「100100」の内、ステート0に対応する先頭の読
取信号またはステート3に対応する4段目の読取信号の
いずれか一方が欠落しても、正常にビット1を復調する
ことができる。6Tのグレーコードの記録パターン「1
00100」で最初の正極性をもつ読取信号が欠落して
「000100」となった場合、ステータスカウンタ1
38のプリセットレジスタ140によるプリセットが行
われず、またステート0信号E15によるラッチ回路1
60のラッチ動作も禁止される。
対応する負の読取信号が正常に得られるので、プリセッ
トレジスタ142によるステート3状態のカウントのプ
リセットおよびラッチ回路164に対するステート3信
号E14によるセット動作は正常に行われる。この場
合、ラッチ回路160,164のラッチシーケンスは
「01」となり、ビット復調信号E18はビット1とな
り、正常に復調することができる。
は復調できても次のステート3に対応する負の読取信号
が欠落して「100000」となった場合には、ステー
タスカウンタ138に対するプリセットレジスタ140
のプリセットが行われ、ラッチ回路160もステート0
信号E13で正常にラッチ動作ができる。しかし、ステ
ート3でピーク検出パルスE3および極性信号E4が正
しく得られないため、プリセットレジスタ142による
プリセット、およびステート3信号E14によるラッチ
回路164のセット動作は行われない。この場合、ラッ
チ回路160,164のラッチシーケンスは「10」と
なり、OR回路166からのビット復調信号E18は正
常時と同じビット1となり、有効に復調できる。
および極性検出回路92によるグレーコードの読取信号
に対する処理動作を示している。図14(A)はグレー
コードの磁化パターンであり、6Tを1ビット幅とし、
3T単位にビット1であれば、図示のようにグレーコー
ドG12,G11,G10,G9,G8・・・につき
「100100」の磁化パターンを記録している。図1
4(B)はその読取信号E0であり、実線で示すN極の
磁化パターンに対し正の読取波形が得られ、破線で示す
S極の磁化パターンに対し負の極性をもつ読取波形が得
られる。
信号E0のピーク検出パルスE1および極性信号E2で
あり、これらは次の同期化回路94で図12に示した場
合と同様にして基準クロックCLKによる同期化が行わ
れ、図13に示したグレーコード検出回路98に入力さ
れる。図15はビット1のグレーコードによる磁化パタ
ーン「100100」の読取信号が正常に得られたとき
の図13のグレーコード検出回路の動作を示す。図15
(A)はビット1に対応するグレーコードの磁化パター
ンであり、6Tに亘り「100100」を記録してい
る。このグレーコードの読取信号から同期化された図1
5(B)に示すピーク検出パルスE3と、同じく同期化
された図15(C)に示す極性信号E4が得られる。
ーク検出パルスE3と極性信号E4が論理レベル1に立
ち上がったステート0のタイミングで、図15(D)に
示すステート0のプリセット信号E11が供給され、
「100000」のステータスカウンタのプリセットが
行われる。また、負の読取信号が得られるピーク検出パ
ルスE3と極性信号E4のタイミングで、図15(E)
に示すステート3のプリセット信号E12が得られる。
ータス状態を0〜5で示している。ステータスカウンタ
138からは、図15(G)に示すステート0出力E1
3、図15(H)に示すステート3出力E14、また図
15(I)に示すステート5出力E15が得られる。ラ
ッチ回路160は図15(J)に示すように、ステート
0のタイミングでステート0出力信号E13をラッチ
し、ラッチ出力E16を生ずる。
すように、ステート3のタイミングでステート3出力信
号E14をラッチしたラッチ出力E17を生ずる。この
結果、図15(L)に示すOR回路166からのビット
復調信号E18はステート3のタイミングで論理レベル
1となり、これが図15(I)のステート5出力E15
の例えば立上がりタイミングでシフトレジスタ170に
取り込まれる。
の6Tパターン「100100」の先頭の読取信号が欠
落した場合のグレーコード検出動作を示している。即
ち、図16(B)に示すように、先頭の正の極性をもつ
読取信号の欠落でピーク検出パルスE3のパルス172
がなくなり、これに対応して図16(C)の極性信号E
14もステート0〜2に亘る信号174が失われる。
は正常に動作しており、且つステート3のタイミングで
ラッチ回路164にステート3出力E14がラッチされ
て論理レベル1となる。最終的に、OR回路166から
はビット復調信号E18がビット1として復調され、先
頭の正の読取信号が欠落しても、問題なくグレーコード
のビット復調が可能である。
ターン「100100」のステート3に対応する負の読
取信号が欠落した場合のグレーコードの検出動作を示し
ている。この場合には、図17(B)のピーク検出パル
スE3の内、ステート3に対応したパルス176が欠落
し、同時に図17(C)の極性信号E4も負の読取信号
に対応した論理レベル0の信号部分178が欠落し、全
て論理レベル1となってしまう。
の読取信号が正常に得られていることで、図17(J)
のラッチ回路160の出力信号E16が論理レベル1と
なり、信号の欠落でラッチ回路164の出力信号E17
が論理レベル0のままであっても、最終的なOR回路1
66によるビット復調出力はビット1と、正しく復元す
ることができる。
信号が位相シフトを起こした場合のグレーコード検出動
作を示している。図18(A)は位相シフトを起こした
読取信号から得られたピーク検出パルスE3であり、負
の読取信号に基づくパルスがパルス波形180に示すよ
うに進み位相となる位相シフトを起こしている。この位
相シフトに対し、極性信号E4も図18(B)に示すよ
うに位相シフトに対応した極性の検出波形となる。
の位相シフトに伴い、ステータスカウンタは図18
(D)に示すように進み位相シフトのタイミングでステ
ート3でプリセット信号E12を出力して強制的にステ
ータスカウンタ138を「000100」にプリセット
して、ステート3のカウント状態とする。その結果、ス
テータスカウンタ138は「013450」をカウント
し、次のピーク検出および極性検出のタイミングでステ
ート0にプリセットされる。
復調に用いるステート0とステート3の信号状態は正常
時と同様であることから、ラッチ回路160の出力E1
6はステート0のタイミングで論理レベル1となり、ま
たラッチ回路164の出力E17もシフトしたステート
3のタイミングで論理レベル1となり、最終的にOR回
路166の出力となるビット復調信号E18もシフトし
たステート3のタイミングで論理レベル1となり、位相
シフトがあっても正常にビットを復調することができ
る。
が遅れ方向にシフトした場合のグレーコードの検出動作
を示している。即ち図19(A)に示すように、ピーク
検出パルスE3の中の負の読取信号の遅れ側への位相シ
フトで、シフトしたパルス182が得られ、これに対応
して図18(B)の極性信号E4の極性検出もシフトを
起こしている。
19(E)のステータスに示すように「0123」とカ
ウントするが、ステート4のカウントで「00010
0」のステート3のカウント状態にプリセットされるた
め、再度、ステータス3となり、次の読取信号によりス
テータス0がプリセットされるまでの変化は「0123
345」となる。これはステート3が2回発生するだけ
でそれ以外は同じであることから、遅れ位相となるシフ
トがあっても正常にビットを復調することができる。 5.リアルタイム偏心補正 セクタサーボ方式を採用したディスク装置にあっては、
予め決められた時間ごとに、各シリンダにおけるトラッ
ク中心からのずれ量をセクタ単位に測定してRAMなど
に格納する偏心測定を行っている。そして通常のオント
ラック制御時には、先に測定しておいた偏心ずれ値を目
標位置から差し引くことにより、常にトラック中心にヘ
ッドを位置付ける偏心補正を伴ったオントラック制御を
行っている。
偏心補正に使用するずれ値を測定していたため、測定と
測定の間は前回の測定値のまま偏心補正が行われてお
り、温度変化による偏心量の変動に対し対応できない問
題があった。そこで本発明のディスク装置にあっては、
オントラック時の最初のシリンダ1回転で偏心ずれ値を
測定してRAMに格納し、次の1回転からは前回測定し
たずれ値を使用した偏心補正を伴うオントラック制御を
行うことで、ほぼリアルタイムで偏心補正ができるよう
にする。
現する本発明のディスク装置の実施例を示し、このリア
ルタイム偏心補正を伴うヘッド位置決め制御はMPU2
4のプログラム制御による機能として実現される。図2
0において、MPU24にはオントラック時にヘッドを
トラック中心に追従制御するためのヘッド位置決め制御
部184が設けられる。このヘッド位置決め制御部18
4は、ヘッド位置検出部185、目標位置設定部18
6、位置サーボの加算点188,190、および電流指
示部192で構成される。目標位置設定部186は、オ
ントラック時にヘッドを位置決めするトラック中心を示
す目標位置Po を出力する。
レジスタ196にそのとき読み出されている前回の偏心
測定で得られたトラック中心に対するずれ値即ち偏心補
正値(Xn )t-1 を減算し、補正された目標位置Po´
を出力する。加算点190は補正された目標位置Po´
から、そのときヘッド位置検出部185で検出されてい
るヘッド位置Pn を差し引いて位置誤差ΔPを求める。
指示部192に与えられ、位置誤差ΔPの極性で示され
る電流方向と絶対値で示される電流値からなる電流指示
データをDAコンバータ38に出力し、図2に示したド
ライバ40によりVCM20に電流を流してヘッドを駆
動し、ヘッドを位置誤差ΔPを0とするように制御す
る。
示したピークホールド回路54によりピークホールドさ
れたサーボ領域の検出信号を、ADコンバータ55でデ
ジタル信号に変換して取り込んでおり、サーボ情報は例
えば図5(A)に示したように第1〜第4フィールド
A,B,C,Dをもって記録された2相サーボであるこ
とから、図5(B)〜(G)に示すようにして、そのと
きのヘッド位置Pn を検出する。
値Xn を各シリンダのセクタ単位に格納するRAM補正
テーブル194が設けられている。このRAM補正テー
ブル194は例えば図21に示すように、セクタ番号0
〜59をアドレスとして各領域ごとに測定された補正値
X0 〜X59を格納している。勿論、図21に示すRAM
補正テーブルの内容は各シリンダごとに作成されてい
る。
設けられ、そのときのシリンダアドレスとセクタ番号に
基づいてRAM補正テーブル194より格納している偏
心補正値Xn (但し、n=0〜59)を読み出してレジ
スタ196にセットし、加算点188における目標位置
Po の補正に使用する。また、補正値更新部198が設
けられ、レジスタ196に読み出した前回の偏心補正値
(Xn )t-1 に、現在測定されたヘッド位置Pn を加算
して新たな偏心補正値(Xn )t を求め、RAMアクセ
ス部195によりRAM補正テーブル194の対応セク
タ番号のアドレスに格納し、偏心補正値を新たな測定結
果に更新する。
よる補正前と補正後のトラックセンタとヘッド位置の関
係を示している。図22(A)はオントラック後の最初
のシリンダ1回転における、あるサンプリング点でのト
ラックセンタ200に対するヘッド軌跡202を示して
いる。即ち、トラックセンタ200は偏心により緩やか
に波打っており、これに対しヘッド軌跡202はある一
定値にあることから直線軌跡として示している。オント
ラック時にはトラックセンタ200が目標位置Po とな
る。
とすると、前回のサンプリング時点はt0 となるが、今
回が始めての偏心補正であることから、RAM補正テー
ブル194の対応セクタの内容は0であり、レジスタ1
96の前回の偏心補正値(Xn )t0は0となっている。
したがって加算点188は、目標位置Po そのものを補
正された目標位置Po´として加算点190に出力す
る。加算点190にあっては、目標位置Po から検出さ
れたヘッド位置Pn を差し引いて位置誤差ΔPを求め
る。電流指示部192は位置誤差ΔP=−Pn に基づい
た電流指示データをDAコンバータ38に出力し、位置
誤差ΔPを0とするようにヘッドの位置決め制御を行
う。
96の前回の偏心補正値(Xn )t0にヘッド位置Pn を
加算して新たな偏心補正値(Xn )t1を求めるが、この
とき前回の偏心補正値(X0 )t0は0であることから、
検出されたヘッド位置Pn そのものを新たな偏心補正値
(Xn )t1としてRAMアクセス部195によりRAM
補正テーブル194の対応セクタのアドレスに格納す
る。
において同じサンプリング点でのヘッド位置決め制御を
示している。2回目については、レジスタ196に図2
2(A)の1回目の偏心測定で得られた前回の偏心補正
値(Xn )t0が読み出されている。このため、加算点1
88および190により求められる位置誤差ΔPは、そ
のとき検出されているヘッド位置をPn とすると、 ΔP=P0 −(Xn )t0−Pn として求められ、電流指示部192により検出誤差ΔP
に応じた電流指示データをDAコンバータ38に出力し
てヘッド位置決め制御を行う。図22(B)の場合に
は、偏心補正された目標位置Po´に対するヘッド軌跡
204の誤差は0となっており、この結果、前回の偏心
補正値(Xn )t1のみの偏心補正によるヘッド位置決め
状態となっている。
れが起きて、補正された目標位置Po´を外れるヘッド
位置Pn が得られれば、これを加えた位置誤差ΔPによ
る位置決め制御が行われる。同時に、新たに生じたヘッ
ド位置Pn を前回の偏心補正値(Xn )t1に加算した新
たな偏心補正値(Xn )t2を求めて、RAM補正テーブ
ル194の対応セクタの内容を更新することになる。
時に行われる図20に示したヘッド位置決め制御部18
4の処理動作を示している。図23において、シーク制
御の完了によりオントラック制御に切り替わると、まず
ステップS1で、RAM補正テーブル194のオントラ
ックしたシリンダに含まれる全セクタの補正値(X0)
〜(Xn-1 )の内容をクリアする。続いてステップS2
で、セクタカウンタnの初期化を行う。初期化が済むと
ステップS3で、各サーボフレームにおけるヘッド位置
検出信号のサンプリングタイミングか否かチェックして
いる。
が判別されるとステップS4に進み、検出されたヘッド
位置Pn を取り込む。続いてステップS5で、RAM補
正テーブル194よりセクタカウンタnで指定されるア
ドレスから前回の偏心補正値(Xn )t-1 を読み出す。
オントラック後の最初のシリンダ1回転については、こ
の前回補正値(Xn )t-1 は0となっている。
、前回の補正値(Xn )t-1 および検出されたヘッド
位置Pn を用いて位置誤差を求める。続いてステップS
7で、位置誤差ΔPに基づく電流指示値IdをDAコン
バータ38に出力して、VCMの駆動によりヘッド位置
決め制御を行う。続いてステップS8で、前回の偏心補
正値(Xn )t-1 に現在検出されているヘッド位置Pn
を加えて、今回測定された新たな偏心補正値(Xn )t
を求め、ステップS9でRAM補正テーブル194の対
応セクタに格納して偏心補正値を更新する。
タnが最大セクタに達したか否かチェックしており、最
大セクタに達するまではステップS3〜S9の処理をセ
クタごとに繰り返す。最大セクタであった場合には再び
ステップS2に戻り、セクタカウンタnの初期化から同
様な処理を繰り返す。図23の処理にあっては、RAM
補正テーブル194の更新に使用する新たな偏心補正値
(Xn )t として前回の偏心補正値(Xn )t-1 に現時
点で検出されたヘッド位置Pn をそのまま加えている
が、ヘッド位置Pn をそのまま加える更新を行うと定常
的な偏心要因以外の外乱分も加わってしまうことから、
ヘッド位置Pn に次のような制限を加えることが望まし
い。
値をもつ係数Kを掛け合わせて重み付けを行って加算す
る方法である。第2の方法は、隣接するセクタで得られ
たヘッド位置と組み合わせ、検出されたヘッド位置の平
均値を求めて加算する方法である。更に第3の方法は、
加算するヘッド位置に限界値を定め、限界値を越えるヘ
ッド位置Pn が得られた場合には限界値を加算する方法
である。
前回の偏心補正値に加えて新たな偏心補正値を求めるこ
とで、外乱による一時的な偏心分を偏心補正値に取り込
んでしまうことを抑制できる。また図23の処理にあっ
ては、ステップS1でオントラック時の最初にRAM補
正テーブル194の内容を全てクリアした後に処理を開
始しているが、この最初のクリアを行わず、前回のオン
トラック時の最後に測定されている偏心補正値を第1回
目に使用した位置決め補正を行うようにしてもよい。当
然のことながら、現在セクタの補正値を読出して補正動
作を行っていたのでは、既にずれているセクタに対し補
正を行うことになり、遅れが生じ、補正動作が正常に行
われない。そこで、図20のRAMアクセス部195に
よるRAM補正テーブル194からの偏心補正値の読出
しは、現在セクタに対し何セクタか先行したセクタの読
出しを行う。これは補正動作の遅れを考慮したものであ
る。 6.セクタサイズの可変制御 セクタサーボ方式を採用したディスク装置にあっては、
シリンダ上に一定間隔でサーボフレームが固定的にフォ
ーマッティングされており、基本的にはサーボフレーム
間隔でセクタサイズが固定的に決まることになる。即
ち、セクタマークの終端検出に同期してセクタパルスを
発生することになる。
は、読み書きするデータブロックのサイズが固定される
等の種々の問題が起きることから、セクタサイズの可変
が必要であり、したがって物理的なサーボフレームに依
存することなく、必要に応じて任意のタイミングでセク
タサイズを決めるセクタパルスを発生する必要がある。
本発明のディスク装置にあっては、簡単なファームウェ
アによってセクタサイズの可変を可能とするセクタパル
スの発生機能を備える。
の本発明のディスク装置の実施例を示す。図24におい
て、MPU24に対し3つの制御レジスタ216,21
8,220が設けられている。制御レジスタ216,2
18,220には、あるサーボフレームの例えば終端を
起点に、次にセクタパルスを発生する位置を決める時間
データが格納される。制御レジスタ216,218,2
20の出力は、セレクト回路222でいずれか1つが選
択され、一致検出回路224に与えられる。
ンタ214の計数結果が入力されている。カウンタ21
4はサーボフレームの終端検出に基づき、MPU24に
よりリセットされて、その時点から基準クロックCLK
の計数を開始する。一致検出回路224はセレクト回路
222で選択された制御レジスタ216,218,22
0のいずれかの時間データ、具体的には基準クロックC
LKの数で定義された時間データとカウンタ214の計
数値とを比較する。
すると、一致検出回路224は、一致出力をパルス発生
回路226に出力し、セクタパルスの発生を行わせる。
セクタパルスのパルス幅は固定的に決めてもよいし、M
PU24の制御で管理するようにしてもよい。図25は
図24の実施例による可変セクタサイズとするためのセ
クタパルスの発生を示している。図25(A)に示すサ
ーボフレーム246の読取処理において、サーボフレー
ム246に続いて図26(B)に示すようにセクタパル
ス250および252を発生したい場合には、サーボフ
レーム246からのオフセット値として各セクタパルス
250,252の位置までの時間T1,T2を算出し、
制御レジスタ216および218に時間データT1,T
2をセットする。
と、MPU24はセレクト回路222によりレジスタ2
16をセレクトして時間データT1を一致検出回路22
4にセットする。カウンタ214は例えばサーボフレー
ム246の読取終了でリセットされて基準クロックCL
Kの計数を開始し、カウンタ214の計数値が時間デー
タT1に一致すると、一致出力によりパルス発生回路2
26よりセクタパルス250を発生させる。
U24はセレクト回路222により次のレジスタ218
を選択して時間データT2を一致検出回路224にセッ
トする。このため、一致検出回路224はカウンタ21
4の値が時間データT2に一致したとき一致出力を生じ
て、パルス発生回路226よりセクタパルス252を出
力する。
御を利用して、データブロックがサーボフレームによっ
て2つの領域に分離されるデータスプリット発生時のセ
クタパルスの発生制御を示している。図26(A)はシ
リンダ記録状態を示す。ここで書込ブロックデータがサ
ーボフレーム間隔で決まる固定セクタサイズを越えてい
た場合、固定セクタサイズでデータ232,236に分
割し、サーボフレーム228とID230に続いてデー
タ232を記録し、次のサーボフレーム234の後ろに
スプリットされた残りのデータ236を記録する。そし
てスプリットされたデータ236の後ろが次のセクタと
なって、ID238およびデータ240が格納される。
ようにサーボフレーム228の直後にセクタパルス24
2を発生し、次のセクタパルスはサーボフレーム234
の直後ではなく、スプリットされたデータ236の終了
位置に続いてセクタパルス244を発生しなければなら
ない。このようなセクタパルスを発生するためには、図
26(A),(B)に示した最初のレジスタ216に対
する時間データT1はT1=0であり、次のセクタパル
スを発生するための時間データT2はデータ236にギ
ャップ間隔を加算した時間データであり、この時間デー
タT2をサーボフレーム234に対する制御レジスタ2
16にセットする。
に対するセットにより、サーボフレーム228の読取終
了でカウンタ214をリセットして基準クロックCLK
の計数動作を開始させれば、セレクト回路222による
時間データT1の選択で一致検出回路224が一致出力
を生ずると、パルス発生回路226より最初のセクタパ
ルス242が出力される。
6に対するセットにより、サーボフレーム234の読取
終了でカウント214をリセットして基準クロックCL
Kの計数動作を開始させれば、セレクト回路222によ
る時間データT2の選択で一致検出回路224が一致出
力を生じたとき、パルス発生回路226よりセクタパル
ス244が出力される。
もので、サーボフレーム228,234の期間にわたっ
てゲート禁止が掛かり、それ以外のゲート有効期間にお
いてIDおよびデータのリード動作が可能となる。図2
7は不良セクタに対するセクタスリップ処理のためのセ
クタパルスの発生処理を示している。シリンダ上で媒体
不良に伴う不良セクタが検出された場合には、不良セク
タについてはセクタパルスを発生しないことで、不良セ
クタを意識することなく連続的なリード動作またはライ
ト動作ができる。
っては、指定されたシリンダアドレスのシーク完了でオ
ントラック制御となった際に、予め準備されている不良
セクタの管理テーブルを参照し、不良セクタを示すセク
タ番号のタイミングで例えば制御レジスタ220に示す
ように不良セクタでセクタパルスを発生させないための
時間データをセットする。
にレジスタ最大値「FFFF」をセットしている。この
設定時間「FFFF」は、サーボフレームで決まるセク
タサイズを越える時間データである。したがって、セレ
クト回路222でレジスタ220の時間データ「FFF
F」を選択して一致検出回路224にセットしても、サ
ーボフレームの読取終了でリセットしたカウンタ214
の計数値は不良セクタの間に時間データ「FFFF」に
一致することはなく、不良セクタについて一致検出出力
が得られないことでセクタパルスの発生が禁止されるこ
とになる。
示し、特定の位置に不良セクタ254が存在している。
このような不良セクタ254については、セクタ番号に
対応してセクタパルスの発生を禁止するための時間デー
タ「FFFF」がセットされる。これによって不良セク
タ254の部分でセクタパルスの発生が図27(B)に
示すように禁止できる。
なければ、図27(C)に示すようにリードゲートはサ
ーボフレームの最初のセクタマークでリセットされ、セ
クタパルスの発生でセットされるゲート信号となり、不
良セクタ254を意識することなくリード動作ができ
る。ライト動作も同様である。この結果、不良セクタ2
54が存在したときに従来行っていた交替領域に移動し
てデータを読み書きするための交替処理が不要となり、
アクセス性能を大幅に向上できる。図27(C)はリー
ドゲートを示すが、ライトゲートについても同様であ
る。
セクタパルスの発生処理を示している。ディスク媒体の
デジタル・エラーテストにあっては、サーボフレームの
直後に1回ずつセクタパルスを発生させる必要がある。
したがって図24の実施例にあっては、MPU24はデ
ジタル・エラーテストの制御コマンドを受けると、例え
ば制御レジスタ216にサーボフレームの読取終了直後
のセクタパルスの発生を行わせるため、時間データT=
0をセットする。
スタ216の値を選択して一致検出回路224に出力す
る。このようなセット状態においては、MPU24はサ
ーボフレームの読取終了ごとにカウンタ214をリセッ
トして計数動作を繰り返すと、一致検出回路224は最
初のリセットタイミングで一致出力を生じ、サーボフレ
ームの読取終了に同期してパルス発生回路226がその
都度セクタパルスを発生するようになる。
に対しデジタル・エラーテストの際には、図28(B)
に示すように1対1に対応してセクタパルスが発生し、
図28(C)に示すサーボフレームの間の全セクタ区間
に亘るデジタルエラー・ライトテスト信号または図28
(D)のデジタルエラー・リードテスト信号に基づいた
テストゲートの設定ができる。このようなデジタル・エ
ラーテストによってサーボフレームを除く全領域のエラ
ーテストができ、終了後の通常のリードライトにおける
セクタサイズの可変設定に適切に対応できる。
ト処理、不良セクタのスリップ処理、更にデジタル・エ
ラーテストを含めたセクタパルスの発生処理を示してい
る。図29において、まずステップS1で、サーボフレ
ームの読取りでセクタ番号を読み出し、ステップS2
で、セクタパルスの発生が必要か否かチェックする。セ
クタパルスの発生が必要であればステップS3に進み、
デジタル・エラーテストモードか否かチェックする。
際には、デジタル・エラーテストモードが設定されてい
ることから、ステップS4に進み、セクタパルス発生用
のレジスタにデジタル・エラーテストモード時の時間デ
ータをセットし、図28に示したようなセクタパルスを
サーボフレームごとに発生させる。電源投入に伴う立上
げ終了後の通常状態にあっては、デジタル・エラーテス
トモードは解除されていることから、ステップS3から
S5に進む。ここで、上位装置からリードまたはライト
が要求されたデータブロックがサーボフレームで決まる
セクタサイズを越えていた場合には、可変セクタサイズ
とするためにセクタサイズ発生位置を示す位置データ
(時間データ)を1または複数、レジスタにセットす
る。
るセクタスリップの存在の有無をチェックする。セクタ
スリップが存在しなければ、ステップS5でセットした
データに基づくセクタパルスの発生を行う。ステップS
6でセクタスリップを必要とする不良セクタが存在して
いた場合にはステップS7に進み、スリップ対象となる
セクタ番号が得られたサーボフレームの読取処理の際に
セクタパルスを発生させない位置データ例えばレジスタ
最大値となる時間データをセクタパルス発生用のレジス
タにセットし、不良セクタでのセクタパルスの発生を禁
止してセクタスリップを行わせるようになる。
することで任意の位置にセクタパルスが発生でき、特に
定密度記録方式(CDR方式)を採用したディスク装置
においては有効となる。また、不良セクタに対するセク
タパルスの発生を禁止するセクタスリップ処理によっ
て、不良セクタを意識することなくライト動作またはリ
ード動作ができ、従来の不良セクタに対し交替処理を行
っていた場合に比べ、リードライトのアクセス性能を向
上できる。
テストにおいて、サーボフレーム終了直後に固定的にセ
クタパルスを発生させることで、サーボフレームの間に
無試験部分となるギャップを生ずることなく、必要な全
領域のデジタル・ライトエラーテスト、デジタル・リー
ドエラーテストが実現でき、通常のリードライト動作で
行われるセクタサイズの可変設定に適切に対応できる。
終端検出を基準にセクタパルスの発生時間を決めている
が、セクタマークの検出時点などサーボフレーム内の任
意の位置を基準にセクタパルスの発生時間を決めてもよ
い。尚、上記の実施例はディスク媒体を1枚用いたディ
スク装置を例にとるものであったが、ディスク媒体の数
は必要に応じて適宜に増やすことができる。
に分割したゾーン毎に可変する定密度録方式(CDR方
式)と、全シリンダにつきクロック周波数を一定とした
定角速度記録方式(CVR)の両方につき、そのまま適
用できる。更に、本発明はは、実施例による数値限定は
受けない。
ば、サーボフレームに記録したセクタマークおよびグレ
ーコードの検出に読取信号のピーク検出と極性検出の両
方を組み合わせることで、短い記録長であっても確実に
セクタマークおよびグレーコードを検出できる。このた
め、検出率を低下させることなくサーボフレームにおけ
る記録長を低減でき、セクタサーボ方式におけるフォー
マット効率を高めてディスク媒体の記憶容量を増加でき
る。
ボを利用した偏心補正をリアルタイムで行うことで、温
度変動があってもトラッキング制御の精度を大幅に向上
でき、トラック記録密度を高くしてもオントラックエラ
ーを起こすことなくリードまたはライト動作を確実にで
きる。更にサーボフレームで決まる固定的なセクタパル
スの発生に拘束されることなく、任意のセクタ長となる
ようにセクタパルスが発生でき、ブロックデータを分割
して読み書きするスプリット記録、不良セクタを飛ばす
スリップ処理、初期化時のデジタル・エラーテストの際
のサーボフレームに同期した固定的なセクタパルスの発
生など、必要に応じて任意のタイミングで簡単にセクタ
パルスの可変発生ができる。
な処理はできるだけ削減し、精度向上に必要な処理を重
点的に行うことで、実質的な処理効率を高めて小型ディ
スク装置への適用を可能にする。
の検出を示した説明図
ク図
ブロック図
ブロック図
ーケンスのパターンを示した説明図
ーケンスのパターンを示した説明図
するピーク検出パルス及び極性信号を示したタイミング
チャート
ピーク検出パルス及び極性信号の同期化を示したタイミ
ングチャート
たブロック図
号から検出するピーク検出パルスと極性信号のタイミン
グチャート
ミングチャート
検出を示したタイミングチャート
検出を示したタイミングチャート
ーコード検出を示したタイミングチャート
ーコード検出を示したタイミングチャート
して補正する本発明の実施例を示したブロック図
説明図
タイム偏心測定と補正の様子を示した説明図
チャート
を発生する本発明の実施例を示したブロック図
図
生を示したタイミングチャート
ルスの発生を示したタイミングチャート
の発生を示したタイミングチャート
ローチャート
部 114,116,118,120:極性パターン比較部 122,124,126,128,144,146,1
52,154,158,162:AND回路 130:制御レジスタ 138:ステータスカウンタ 140,142:プリセットレジスタ 148,168:反転回路 150,156,166:OR回路 160:164:ラッチ回路 170:シフトレジスタ 184:ヘッド位置決め制御部 185:ヘッド位置検出部 186:目標位置設定部 188,190:加算点 192:電流指示部 194:RAM補正テーブル 196:レジスタ 198:補正値更新部 214:カウンタ 216,218,220:制御レジスタ 222:セレクト回路 224:一致検出回路 226:パルス発生回路
Claims (9)
- 【請求項1】同一シリンダ上にサーボ領域(60)とデ
ータ領域(62)を備えたセクタ領域を設け、前記サー
ボ領域(60)に、サーボ領域を示すセクタマーク(6
6)、シリンダアドレスを示す符号コードであるグレイ
コード(68)、及びヘッド位置を検出する所定のサー
ボパターン(74)を磁気記録したディスク媒体と、 ヘッド手段(14)による前記サーボパターン(74)
の読取信号に基づいてヘッド位置を検出し、前記ヘッド
手段(14)を任意のシリンダに位置決めして読み書き
を行うディスク制御手段(24)と、 前記ヘッド手段(14)で読み取った前記セクタマーク
(66)の読取信号のピークを検出してピークの時間間
隔を検出する手段(90)と、 前記ヘッド手段(14)で読み取った前記セクタマーク
(66)の読取信号の極性を検出して極性信号を出力す
る極性検出手段(92)と、 前記ピーク検出手段(90)のピーク検出パルスと、前
記極性検出手段(92)の極性信号に基づいて、前記セ
クタマーク(66)を検出して前記ディスク制御手段
(24)に通知するセクタマーク検出手段(96)と、 を備えたことを特徴とするディスク装置。 - 【請求項2】請求項1記載のディクス装置に於いて、前
記セクタマーク検出手段(96)は、 前記セクタマークの読取期間に亘る前記ピーク検出パル
スの時系列であるピークシーケンスと、前記セクタマー
クの磁気記録に基づくピーク基準シーケンスを比較し、
両者が一致した際にピーク一致信号を出力するピーク比
較手段(104)と、 前記セクタマークの読取期間に亘る前記極性信号の時系
列である極性シーケンスを、前記セクタマークの磁気記
録パターンに基づく極性基準シーケンスと比較し、両者
が一致した際に極性一致信号を出力する極性比較手段
(114)と、 前記ピーク比較手段(104)と極性比較手段(11
4)の両方の一致信号が得られた際に、前記セクタマー
クの検出信号を出力するゲート手段(122)と、 を備えたことを特徴とするディスク装置。 - 【請求項3】請求項2記載のディスク装置に於いて、前
記セクタマーク検出手段(96)は、セクタマークの磁
気記録に一致する読取シーケンス信号、および前記セク
タマークの磁気記録の読取信号のいずれか1つが欠落し
た読取シーケンス信号毎に、前記ピーク比較手段(10
4,106,108,110)、極性比較手段(11
4,116,118,120)及びゲート手段(12
2,124,126,128)を設け、前記ゲート手段
(122,124,126,128)のいずれか1つの
一致信号に基づいてセクタマークの検出信号を出力する
ことを特徴とするディスク装置。 - 【請求項4】請求項3記載のディスク装置に於いて、更
に、前記ゲート手段(122,124,126,12
8)を、前記ディスク制御手段(24)によって選択的
に有効とする制御レジスタ手段(130)を設けたこと
を特徴とするディスク装置。 - 【請求項5】請求項4記載のディスク装置に於いて、前
記ディスク制御手段(24)は、特定のシリンダに位置
決めした後の最初のセクタマークの検出は、前記セクタ
マークの磁気記録に一致する読取シーケンス信号に基づ
く一致信号を出力するゲート手段(104)を有効とす
るように前記制御レジスタ手段(130)を設定し、2
回目以降のセクタマークの検出については、読取シーケ
ンス信号に欠落があっても一致信号を出力する他のゲー
ト手段(124,126,128)を併せて有効とする
ように前記制御レジスタ手段(130)を設定すること
を特徴とするディスク装置。 - 【請求項6】請求項1記載のディスク装置に於いて、更
に、前記ピーク検出手段(90)による前記符号コード
のピーク検出パルスと、前記極性検出手段(92)によ
る前記符号コードの極性信号に基づいて、前記符号コー
ドを検出すると共にシリンダアドレスを判別して前記デ
ィスク制御手段(24)に通知するシリンダアドレス検
出手段(98)を設けたことをを特徴とするディスク装
置。 - 【請求項7】請求項6記載のディスク装置に於いて、前
記シリンダアドレス検出手段(98)は、 前記符号コードの記録ビット長(N)に基づくステート
状態を基準周期(T)で繰り返し計数するステータスカ
ウンタ手段(138)と、 正極性の読取信号のピーク検出パルスとその極性信号の
両方を検出した時に、前記ステータスカウンタ手段(1
38)を第1ステート状態にプリセットする第1プリセ
ット手段(140)と、 負極性の読取信号のピーク検出パルスとその極性信号の
両方を検出した時に、前記ステータスカウンタ手段(1
38)を第2ステート状態にプリセットする第2プリセ
ット手段(142)と、 正極性の読取信号のピーク検出パルスとその極性信号の
両方が得られた時の検出出力、または前記ステータスカ
ウンタ手段(138)の第1ステート状態の出力をラッ
チする第1ラッチ手段(160)と、 負極性の読取信号のピーク検出パルスとその極性信号の
両方が得られた時の検出出力、または前記ステータスカ
ウンタ手段(138)の第2ステート状態の出力をラッ
チする第2ラッチ手段(164)と、 前記ステートカウンタ手段(138)の最終ステート状
態の出力タイミングで、前記第1及び第2ラッチ手段
(160,164)の論理和をとってアドレスビットを
復元するゲート手段(166)と、 を備えたことを特徴とするディスク装置。 - 【請求項8】請求項7記載のディスク装置に於いて、前
記ディスク媒体のサーボフレームに、前記符号コードと
してnTの周期で(X00X00・・・)のグレーコー
ドを磁気記録した場合、 前記ステータスカウンタ手段(138)は、n個のステ
ート状態を示すカウント0〜nを基準周期(T)で繰り
返し計数し、 前記第1プリセット手段(140)は、正極性の読取信
号のピーク検出パルスとその極性信号の両方を検出した
時に、前記ステータスカウンタ手段(138)をステー
トカウント0の状態にプリセットし、 前記第2プリセット手段(142)は、負極性の読取信
号のピーク検出パルスとその極性信号の両方を検出した
時に、前記ステータスカウンタ手段(138)をステー
トカウント(n/2)の状態にプリセットすることを特
徴とするディスク装置。 - 【請求項9】請求項8記載のディスク装置に於いて、前
記ディスク媒体に対するグレーコードの磁気記録とし
て、所定コード長毎に前記ステータスカウンタ手段(1
38)のプリセットを強制的に行わせるダミーコードを
挿入したことを特徴とするディスク装置。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12512394A JP3321295B2 (ja) | 1994-06-07 | 1994-06-07 | ディスク装置 |
US08/435,132 US5798885A (en) | 1994-06-06 | 1995-05-05 | Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection |
KR1019950011374A KR960002307A (ko) | 1994-06-06 | 1995-05-10 | 디스크 장치 |
DE69524149T DE69524149T2 (de) | 1994-06-06 | 1995-06-02 | Plattengerät |
DE69530012T DE69530012T2 (de) | 1994-06-06 | 1995-06-02 | Festplatte |
EP99106246A EP0930609B1 (en) | 1994-06-06 | 1995-06-02 | Disk apparatus |
EP99106248A EP0930610B1 (en) | 1994-06-06 | 1995-06-02 | Disk apparatus |
DE69530014T DE69530014T2 (de) | 1994-06-06 | 1995-06-02 | Festplatte |
EP95108523A EP0691649B1 (en) | 1994-06-06 | 1995-06-02 | Disk apparatus |
EP99106245A EP0933774A1 (en) | 1994-06-06 | 1995-06-02 | Disk apparatus |
US08/802,165 US5963398A (en) | 1994-06-06 | 1997-02-18 | Disk apparatus with voice coil motor |
US08/872,771 US6137646A (en) | 1994-06-06 | 1997-06-10 | Disk apparatus using coincidence detection to generate variable sector pulses |
US09/065,482 US6016547A (en) | 1994-06-06 | 1998-04-24 | Data processing apparatus with program allocating section for selectively allocating programs in first and second memory |
US09/065,480 US20010013989A1 (en) | 1994-06-06 | 1998-04-24 | Disk apparatus with real-time eccenricity correction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12512394A JP3321295B2 (ja) | 1994-06-07 | 1994-06-07 | ディスク装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002111737A Division JP2002352535A (ja) | 2002-04-15 | 2002-04-15 | ディスク装置 |
JP2002111738A Division JP2002358606A (ja) | 2002-04-15 | 2002-04-15 | ディスク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07334808A JPH07334808A (ja) | 1995-12-22 |
JP3321295B2 true JP3321295B2 (ja) | 2002-09-03 |
Family
ID=14902422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12512394A Expired - Fee Related JP3321295B2 (ja) | 1994-06-06 | 1994-06-07 | ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3321295B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7245448B2 (en) | 2003-02-20 | 2007-07-17 | Fujitsu Limited | Information recording apparatus and data writing control device therefor |
JP4987265B2 (ja) * | 2004-08-05 | 2012-07-25 | パナソニック株式会社 | 周回メモリ、及びディスク装置 |
JP4235189B2 (ja) | 2005-03-30 | 2009-03-11 | 富士通株式会社 | サーボフレーム記録方法,サーボフレーム記録装置,記録ディスク,サーボフレーム情報取得方法およびサーボフレーム情報取得装置 |
JP5630272B2 (ja) | 2011-01-06 | 2014-11-26 | 富士電機株式会社 | 磁気記録再生装置およびそのコントローラ |
-
1994
- 1994-06-07 JP JP12512394A patent/JP3321295B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07334808A (ja) | 1995-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5381281A (en) | Disk drive system using multiple embedded quadrature servo fields | |
US6101053A (en) | Write condition setting method and disk unit | |
KR920003486B1 (ko) | 자기 디스크 장치 | |
JP2614368B2 (ja) | 磁気ディスク記憶装置からのデータの回復方法 | |
US7372650B1 (en) | Rotating media storage device having a calibration track with unique calibration servo synch marks | |
JP5264630B2 (ja) | 磁気ディスク・ドライブ及びそのデータの書き直し方法 | |
CA2152689C (en) | Magnetic disc apparatus employing constant-density recording and driver access method | |
KR960006334B1 (ko) | 자기디스크 장치의 데이타 헤드 오프셋검출회로 및 이를 사용하는 자기디스크 장치 | |
JPH09128916A (ja) | ディスク装置 | |
US5903404A (en) | High density disk unit and disk medium | |
US6462898B2 (en) | Disk drive with information encoded in the position error signal fields | |
US20030193728A1 (en) | Method and apparatus for forming data sector suitable for high density hard disk drive | |
JP3321295B2 (ja) | ディスク装置 | |
US6144514A (en) | Format calculator for headerless hard disk with embedded servo wedges | |
US6327105B1 (en) | Apparatus and methods for low overhead, highly reliable determination of position of a magnetic storage medium | |
US6141176A (en) | Data storage disk with information encoded in the position error signal fields | |
JP3292621B2 (ja) | ディスク装置のポジション感度調整装置及び方法 | |
JP2002352535A (ja) | ディスク装置 | |
JP5064661B2 (ja) | セクタパルスのタイミング制御方法,サーボゲートパルスのタイミング制御方法およびディスクドライブ | |
JP3718158B2 (ja) | ディスク装置 | |
JP2002358606A (ja) | ディスク装置 | |
KR0165048B1 (ko) | 디스크 장치 | |
US6320712B1 (en) | Apparatus and methods for low overhead highly reliable determination of rotational position of a magnetic storage medium | |
US7457896B1 (en) | Automated register data transfer to reduce processing burden on a processing device | |
JP3781029B2 (ja) | ディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |