KR0161460B1 - 데이터 입출력 버퍼 - Google Patents
데이터 입출력 버퍼 Download PDFInfo
- Publication number
- KR0161460B1 KR0161460B1 KR1019950042621A KR19950042621A KR0161460B1 KR 0161460 B1 KR0161460 B1 KR 0161460B1 KR 1019950042621 A KR1019950042621 A KR 1019950042621A KR 19950042621 A KR19950042621 A KR 19950042621A KR 0161460 B1 KR0161460 B1 KR 0161460B1
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuit
- resistor
- bus
- output buffer
- diode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
본 발명에 의한 입출력버퍼는 종래의 다이오드의 턴온이나 5V동작 집적회로와 3.3V 공통전원을 사용하는 데이터입출력버퍼 회로사이의 직류전류통로를 제거할 수 있고, 3.3V 단상 전원만으로도 5V 신호와의 인터페이스 특성이 향상된다. 한 집적회로에 대해서 상이한 동작 전압 모드에서 동작하는 데이터 입출력버퍼에 있어서, 숏트키 다이오드를 통해 상기 집적회로에 대해 상이한 동작전압을 갖는 외부전원과 접속되며, 그 접속점은 플로팅시킨다. 본 발명은 집적회로의 동작전압과 다른 동작전압을 갖는 3.3V 외부전원에 그 포지티브단자가 접속된 숏트키 다이오드(9); 상기 숏트키 다이오드의 네가티브단자에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(1); 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(2); 상기 숏트키 다이오드의 네가티브단자에 그 소스전극이 접속되고, 상기 소스전극과 공통접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스(B)상의 소정의 저항(R)을 통해 집적회로(7)에 접속되며, 상기 숏트키 다이오드(9)와의 접속점(P)을 플로팅시키는 풀업트랜지스터저항(3); 접지에 접속되는 소스전극, 3.3V 외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 드레인전극을 갖는 풀다운트랜지스터저항(4); 데이터(D)를 입출력하는 드레인전극과, 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되는 게이트전극과, 3.3V 외부전원에 접속되는 소스전극을 갖는 PMOS트랜지스터(5); 및 데이터(D)를 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되며, 상기 풀다운트랜지스터저항(5)의 게이트와 공통 접속되는 게이트전극을 갖는 NMOS트랜지스터저항(6)을 포함한다.
Description
제1도는 종래의 3.3/5볼트 데이터 입출력 버퍼를 도시한 개략적인 회로도.
제2도는 본 발명에 의한 3.3/5볼트 데이터 입출력 버퍼를 도시한 개략적인 회로도.
* 도면의 주요부분에 대한 부호의 설명
1,2 : 보호 다이오드 3,4 : 풀업 및 풀다운트랜지스터
5,6 : PMPS, NMOS트랜지스터 7 : 집적회로
8 : 입출력버퍼 9 : 숏트키 다이오드
본 발명은 데이터 입출력 버퍼에 관한 것으로, 보다 상세하게는 3.3볼트 및 5볼트 혼합환경에서 호환적으로 사용할 수 있는 데이터 입출력 버퍼에 관한 것이다.
집적회로(IC)에서 전력 감소 문제는 집적도를 향상시키는 데 주요 관심사로서, 현재의 IC 기술 분야에서는 기존 동작 전압을 5V에서 3.3V로 감소시킴으로써 저전력 IC로 전환하는 과정에 있으며, 현재 5V 동작 IC에서 3.3V 동작 IC로의 전환이 가속화 됨에 따라 여러 학회에서 저동작전압 관련 기준을 규정화하고 있다. 그러나, 종래의 5V표준(libarry)을 3.3V 표준으로 전환하는 과정에 있지만, 상당한 과도기간동안은 5V 표준과 3.3V 표준이 동시에 사용될 것이다. 즉, 향후 3.3V 동작 IC 개발이 가속화 되겠지만 2000년대 초반까지는 5V 전용 모드와 5V 및 3.3V 혼합 모드도 함께 사용되리라는 것을 추정할 수 있다.
따라서 3.3V 동작 IC가 5V 동작 IC와의 인터페이스 문제가 대두되고 있다. 이에 대한 해결책으로는 크게 두가지가 있다.
첫째는, 3.3V 동작 IC의 외부 인터페이스부분에 5V 전원을 사용하는 것이다. 그러나 5V전원을 필요로 하는 점은 단점으로 지적된다. 차선책으로는 3.3V 단전원 동작 IC회로가 5V 동작전압을 효과적으로 인터페이스 하도록 하는 것이다.
이하 후자의 경우에 풀업 및 풀다운 트랜지스터 구조를 가지며 양방향버퍼로 사용되는 입출력버퍼의 경우에 국한해서 종래기술의 단점을 설명하고자 한다.
5V 입력버퍼를 그대로 3.3V 입력버퍼로 사용하는 경우 5V 신호를 받아 들이는데 문제가 야기된다.
제1도에는 종래의 입출력버퍼의 개략적인 회로도가 도시되고, 3.3V와 5V 혼합 환경을 도시하였다. 제1도에서, 집적회로 IC(7)는 5V에서 동작하며, 상기 IC(7)의 입출력버퍼(8)는 3.3V에서 동작한다. 상기 입출력버퍼(8)에서, 보호다이오드(1)는 3.3V의 외부전원에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 IC(7)에 접속된다. 보호다이오드(2)는 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 IC(7)에 접속된다. 풀다운 트랜지스터저항(3)은 3.3V의 외부전원에 그 소스전극이 접속되고, 상기 소스전극과 공통 접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스(B)상의 소정의 저향(R)을 통해 IC(7)에 접속된다. 풀다운 트랜지스터저항(4)은 접지에 접속되는 소스전극, 3.3V 외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 IC(7)에 접속되는 드레인전극을 갖는다. PMOS트랜지스터(5)는 데이터(D)를 입출력하는 드레인전극과 버스(B) 및 저항(R)을 통해 IC(7)에 접속되는 게이트전극과, 3.3V외부전원에 접속되는 소스전극을 갖는다. NMOS트랜지스터(6)는 데이터(D)를 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 IC(7)에 접속되며, 상기 풀업 트랜지스터저항(5)의 게이트와 공통접속되는 게이트전극을 갖는다.
이하, 제1도와 같은 3.3V 및 5V 혼합환경에서 발생 가능한 문제점을 나열하였다.
첫째, 보호다이오드(1)에서 5V와 3.3V 사이에 직류전류통로가 존재하게 된다.
둘째, 보호다이오드(2)에는 역방향으로 바이어스되므로 큰 문제가 없다.
셋째, 풀업 트랜지스터저항(3)은 두 가지의 전류통로가 존재하게 된다. 즉, 소스-드레인간의 전류통로와 소스-백게이트(back gate)간의 다이오드를 통한 전류통로가 존재한다.
넷째, 풀다운 트랜지스터저항(4)은 누설전류는 문제가 없어 보이며 트랜지스터의 상태의 리니어영역을 벗어날 위험이 있으나 정상 동작에는 문제가 없다.
다섯째, 트랜지스터(5,6)의 동작은 게이트 옥사이드의 두께에 의해 좌우되고 보통 5V 표준을 3.3V 표준으로 특징화하였으므로 문제가 없다.
따라서 본 발명은 종래 기술에서의 입출력버퍼에서 상기 보호다이오드(1)와 풀업트랜지스터(3)저항에서의 전류통로에 의한 누설전류를 방지하는 데이터 입출력 버퍼를 제공하는 데 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위하여, 집적회로의 제1 동작전압과 상이한 제2 동작전압에서 동작하여 데이터를 상기 집적회로에 입력하거나, 그로부터 데이터를 출력하는 데이터 입출력버퍼에 있어서, 상기 제2 동작전압을 갖는 외부전원에 그 포지티브단자가 접속된 전압강하가 낮은 다이오드(9); 상기 전압강하가 낮은 다이오드의 네가티브단자에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(1); 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(2); 상기 전압강하가 낮은 다이오드의 네가티브단자에 그 소스전극이 접속되고, 상기 소스전극과 공통접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스(B)상의 소정의 저항(R)을 통해 집적회로(7)에 접속되며, 상기 전압강하가 낮은 다이오드(9)와의 접속점(P)을 플로팅시키는 풀업 트랜지스터저항(3); 접지에 접속되는 소스전극, 3.3V 외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 드레인전극을 갖는 풀다운트랜지스터저항(4); 데이터(D)를 상기 집적회로(7)에 대해서 입출력하는 드레인전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되는 게이트전극과, 제2 동작전압의 외부전원에 접속되는 소스전극을 갖는 PMOS트랜지스터(5); 및 데이터(D)를 상기 집적회로(7)에 대해서 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되며, 상기 풀업 트랜지스터저항(5)의 게이트와 공통접속되는 게이트전극을 갖는 NMOS트랜지스터저항(6)을 포함하는 데이터 입출력 버퍼를 제공하는 것을 특징으로 하고 있다.
이하, 본 발명의 구성 동작에 대해서 첨부된 도면을 참조하여 보다 상세히 설명하기로 한다.
제2도는 본 발명에 의한 3.3V 및 5V 양 전압의 혼합환경에서 동작하는 데이터 입출력버퍼의 개략적인 회로도이다. 제2동에서는 제1도와 동일한 기능을 하는 구성요소들에 대해서 동일한 참조번호를 부여하였으며, 그 동작은 매우 유사하므로 그 상세한 동작설명은 생략하기로 한다. 또한, 제2도에서는 IC(7)는 5V에서 동작하며, 상기 IC(7)의 입출력버퍼(8)는 3.3V에서 동작하는 것으로 가정하였으나, 이 역도 본 발명에 포함되는 것은 자명하다.
상기 입출력버퍼(8)에서는 보호다이오드(1)의 네가티브단자와 풀업 트랜지스터저항(3)의 소스전극 및 상기 소스전극에 접속된 백게이트전극이 숏트키 다이오드(9)의 네가티브단자에 접속되어 있으며, 이들의 공통 접속점(P)은 플로팅되어 있다.
한편, 상기 다이오드(9)의 포지티브단자는 3.3V 외부전원에 접속되어 있으며, PMOS트랜지스터(5)의 소스전극은 상기 3.3V 외부전원단자에 접속되어 있다.
이로써 집적회로(7)로부터의 데이터(D)는 데이터 입출력 버퍼(8)를 통하여 외부로 출력되며, 외부로부터 데이터(D)는 데이터 입출력 버퍼(8)를 통하여 집적회로(7)에 입력됨에 있어서, 숏트키 다이오드(9)의 낮은 전압강하치만큼 백게이트에 해당하는 기판에 흐르도록 함으로써 상기 집적회로(7)와 데이터 입출력 버퍼(8)의 서로 상이한 동작전압에 의한 전압차에 의하여 발생될 수 있는 보호다이오드(1)와 풀업 트랜지스터(3)저항의 소스-백게이트간의 전류통로에 의한 누설전류를 방지할 수 있다.
제2도에서 알 수 있는 바와 같이 플로팅되는 단자들은 실제 입출력버퍼의 제작시에 기판상에 형성되는 n-well형 도체부들이며, 본 실시예에서는 트랜지스터의 백게이트에 상응한다. 상기 다이오드(9)는 숏트키 다이오드(Schottky diode)로 3.3V 외부전원과 상호 연결된다.
본 실시예에서 통상의 다이오드를 사용하지 않고 숏트키 다이오드를 사용하는 것은 래치업(Latch-up)을 방지하기 위한 것이다. 숏트키 다이오드의 전압강하는 0.2-0.4V 정도로 PN 접합 다이오드보다 낮다. 3.3V 외부전원 또는 외부신호 중 큰 전압의 숏트키 다이오드의 전압강하의 차만큼이 n-well에 걸리게 된다.
상술한 바와 같이, 본 실시예에 의한 입출력버퍼는 종래의 다이오드의 턴온이나 5V 동작 집적회로와 3.3V 공통전원을 사용하는 회로사이의 직류전류통로(DC Current Path)를 제거할 수 있다. 따라서 본 발명을 사용하는 경우 3.3V 단상 전원만으로도 5V 신호와의 인터페이스 특성이 향상된다. 그러나, 본 발명은 상술한 실시예에만 국한되는 것은 아니며, 당업자수준에서 여러 수정예 및 변형예가 있을 수 있음은 자명하다.
Claims (4)
- 한 집적회로의 제1 동작전압과 상이한 제2 동작전압에서 동작하여 데이터를 상기 집적회로에 입력하거나, 그로부터 데이터를 출력하는 데이터 입출력버퍼에 있어서, 상기 제2 동작전압을 갖는 외부전원에 그 포지티브단자가 접속된 전압강하가 낮은 다이오드(9); 상기 전압강하가 낮은 다이오드의 네가티브단자에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(1); 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(2); 상기 전압강하가 낮은 다이오드의 네가티브단자에 그 소스전극이 접속되고, 상기 소스전극과 공통접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스(B)상의 소정의 저항(R)을 통해 집적회로(7)에 접속되며, 상기 전압강하가 낮은 다이오드(9)와의 접속접(P)을 플로팅시키는 풀업 트랜지스터저항(3); 접지에 접속되는 소스전극, 3.3V 외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 드레인전극을 갖는 풀다운 트랜지스터저항(4); 데이터(D)를 상기 집적회로(7)에 대해서 입출력하는 드레인전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되는 게이트전극과, 제2 동작전압의 외부전원에 접속되는 소스전극을 갖는 PMO트랜지스터(5); 및 데이터(D)를 상기 집적회로(7)에 대해서 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되며, 상기 풀업 트랜지스터저항(5)의 게이트와 공통접속되는 게이트전극을 갖는 NMOS트랜지스터저항(6)을 포함하는 데이터 입출력버퍼.
- 제1항에 있어서, 상기 전압강하가 낮은 다이오드는 숏트키 다이오드임을 특징으로 하는 데이터 입출력버퍼.
- 제1항 또는 제2항에 있어서, 상기 집적회로는 5V에서 동작하며, 상기 입출력버퍼는 3.3V에서 동작함을 특징으로 하는 데이터 입출력버퍼.
- 제1항 또는 제2항에 있어서, 상기 집적회로는 3.3V에서 동작하며, 상기 입출력버퍼는 5V에서 동작함을 특징으로 하는 데이터 입출력버퍼.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950042621A KR0161460B1 (ko) | 1995-11-21 | 1995-11-21 | 데이터 입출력 버퍼 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950042621A KR0161460B1 (ko) | 1995-11-21 | 1995-11-21 | 데이터 입출력 버퍼 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970031326A KR970031326A (ko) | 1997-06-26 |
KR0161460B1 true KR0161460B1 (ko) | 1999-03-20 |
Family
ID=19435016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950042621A KR0161460B1 (ko) | 1995-11-21 | 1995-11-21 | 데이터 입출력 버퍼 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0161460B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100347148B1 (ko) * | 2000-10-06 | 2002-08-03 | 주식회사 하이닉스반도체 | 출력 구동 회로 |
-
1995
- 1995-11-21 KR KR1019950042621A patent/KR0161460B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970031326A (ko) | 1997-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960003374B1 (ko) | 반도체 집적 회로 장치 | |
US5451889A (en) | CMOS output driver which can tolerate an output voltage greater than the supply voltage without latchup or increased leakage current | |
EP0135504B1 (en) | Substrate bias control circuit and method | |
US5300835A (en) | CMOS low power mixed voltage bidirectional I/O buffer | |
US6985015B2 (en) | Sub-micron high input voltage tolerant input output (I/O) circuit | |
KR100268209B1 (ko) | 상보형금속산화물반도체혼전압입/출력구동기회로및고신뢰성입/출력스택형전계효과트랜지스터 | |
KR100295316B1 (ko) | 과전압보호기능을지니는저전압입력및출력회로 | |
US6040729A (en) | Digital output buffer for multiple voltage system | |
JP2922424B2 (ja) | 出力回路 | |
US20040090259A1 (en) | CMOS level shifters using native devices | |
KR960003226B1 (ko) | 입출력 버퍼회로 | |
JPH08237102A (ja) | 入出力バッファ回路装置 | |
US7362136B2 (en) | Dual voltage single gate oxide I/O circuit with high voltage stress tolerance | |
US6252423B1 (en) | Voltage tolerant interface circuit | |
EP0621692A2 (en) | Overvoltage protection circuitry | |
EP0713167B1 (en) | A voltage level converter | |
US5479116A (en) | Level conversion circuits for converting a digital input signal varying between first and second voltage levels to a digital output signal varying between first and third voltage levels | |
US6064231A (en) | CMOS input buffer protection circuit | |
US5905621A (en) | Voltage scaling circuit for protecting an input node to a protected circuit | |
US7394291B2 (en) | High voltage tolerant output buffer | |
US6194944B1 (en) | Input structure for I/O device | |
US6476641B2 (en) | Low power consuming circuit | |
KR0161460B1 (ko) | 데이터 입출력 버퍼 | |
US6462602B1 (en) | Voltage level translator systems and methods | |
KR100228035B1 (ko) | 저전압출력회로 및 반도체장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |