KR0161460B1 - Data output buffer - Google Patents

Data output buffer Download PDF

Info

Publication number
KR0161460B1
KR0161460B1 KR1019950042621A KR19950042621A KR0161460B1 KR 0161460 B1 KR0161460 B1 KR 0161460B1 KR 1019950042621 A KR1019950042621 A KR 1019950042621A KR 19950042621 A KR19950042621 A KR 19950042621A KR 0161460 B1 KR0161460 B1 KR 0161460B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
resistor
bus
output buffer
diode
Prior art date
Application number
KR1019950042621A
Other languages
Korean (ko)
Other versions
KR970031326A (en
Inventor
정승호
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950042621A priority Critical patent/KR0161460B1/en
Publication of KR970031326A publication Critical patent/KR970031326A/en
Application granted granted Critical
Publication of KR0161460B1 publication Critical patent/KR0161460B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에 의한 입출력버퍼는 종래의 다이오드의 턴온이나 5V동작 집적회로와 3.3V 공통전원을 사용하는 데이터입출력버퍼 회로사이의 직류전류통로를 제거할 수 있고, 3.3V 단상 전원만으로도 5V 신호와의 인터페이스 특성이 향상된다. 한 집적회로에 대해서 상이한 동작 전압 모드에서 동작하는 데이터 입출력버퍼에 있어서, 숏트키 다이오드를 통해 상기 집적회로에 대해 상이한 동작전압을 갖는 외부전원과 접속되며, 그 접속점은 플로팅시킨다. 본 발명은 집적회로의 동작전압과 다른 동작전압을 갖는 3.3V 외부전원에 그 포지티브단자가 접속된 숏트키 다이오드(9); 상기 숏트키 다이오드의 네가티브단자에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(1); 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(2); 상기 숏트키 다이오드의 네가티브단자에 그 소스전극이 접속되고, 상기 소스전극과 공통접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스(B)상의 소정의 저항(R)을 통해 집적회로(7)에 접속되며, 상기 숏트키 다이오드(9)와의 접속점(P)을 플로팅시키는 풀업트랜지스터저항(3); 접지에 접속되는 소스전극, 3.3V 외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 드레인전극을 갖는 풀다운트랜지스터저항(4); 데이터(D)를 입출력하는 드레인전극과, 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되는 게이트전극과, 3.3V 외부전원에 접속되는 소스전극을 갖는 PMOS트랜지스터(5); 및 데이터(D)를 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되며, 상기 풀다운트랜지스터저항(5)의 게이트와 공통 접속되는 게이트전극을 갖는 NMOS트랜지스터저항(6)을 포함한다.The input / output buffer according to the present invention can eliminate a DC current path between a turn-on of a conventional diode or a 5V operation integrated circuit and a data input / output buffer circuit using a 3.3V common power supply, and interface with a 5V signal only with a 3.3V single-phase power supply. Characteristics are improved. In a data input / output buffer operating in a different operating voltage mode for an integrated circuit, a Schottky diode is connected to an external power source having a different operating voltage for the integrated circuit, and the connection point is floated. The present invention provides a Schottky diode (9) having its positive terminal connected to a 3.3V external power supply having an operating voltage different from that of an integrated circuit; A protection diode (1) having a negative terminal connected to the negative terminal of the Schottky diode and a positive terminal thereof connected to an integrated circuit (7) via a bus (B); A protection diode 2 whose positive terminal is connected to ground and whose negative terminal is connected to the integrated circuit 7 via the bus B; The source electrode is connected to the negative terminal of the Schottky diode, the gate electrode is connected to the ground at the same time as the common connection with the source electrode, and the drain electrode is integrated through a predetermined resistor R on the bus B. A pull-up transistor resistor (3) connected to the circuit (7) for floating a connection point (P) with the Schottky diode (9); A pull-down transistor resistor 4 having a source electrode connected to ground, a gate electrode connected to a 3.3V external power supply, a bus B, and a drain electrode connected to the integrated circuit 7 through a resistor R; PMOS transistor 5 having a drain electrode for inputting and outputting data D, a gate electrode connected to the integrated circuit 7 through a bus B and a resistor R, and a source electrode connected to a 3.3V external power source. ); And a drain electrode for inputting / outputting data D, a source electrode connected to the ground, a bus B, and a resistor R, connected to the integrated circuit 7, and a gate of the pull-down transistor resistor 5. An NMOS transistor resistor 6 having a gate electrode connected in common is included.

Description

데이터 입출력 버퍼Data I / O buffer

제1도는 종래의 3.3/5볼트 데이터 입출력 버퍼를 도시한 개략적인 회로도.1 is a schematic circuit diagram showing a conventional 3.3 / 5 volt data input / output buffer.

제2도는 본 발명에 의한 3.3/5볼트 데이터 입출력 버퍼를 도시한 개략적인 회로도.2 is a schematic circuit diagram illustrating a 3.3 / 5 volt data input / output buffer according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,2 : 보호 다이오드 3,4 : 풀업 및 풀다운트랜지스터1,2: protection diode 3,4: pull-up and pull-down transistor

5,6 : PMPS, NMOS트랜지스터 7 : 집적회로5,6: PMPS, NMOS transistor 7: Integrated circuit

8 : 입출력버퍼 9 : 숏트키 다이오드8: input / output buffer 9: Schottky diode

본 발명은 데이터 입출력 버퍼에 관한 것으로, 보다 상세하게는 3.3볼트 및 5볼트 혼합환경에서 호환적으로 사용할 수 있는 데이터 입출력 버퍼에 관한 것이다.The present invention relates to a data input / output buffer, and more particularly, to a data input / output buffer that can be used interchangeably in a 3.3 volt and 5 volt mixed environment.

집적회로(IC)에서 전력 감소 문제는 집적도를 향상시키는 데 주요 관심사로서, 현재의 IC 기술 분야에서는 기존 동작 전압을 5V에서 3.3V로 감소시킴으로써 저전력 IC로 전환하는 과정에 있으며, 현재 5V 동작 IC에서 3.3V 동작 IC로의 전환이 가속화 됨에 따라 여러 학회에서 저동작전압 관련 기준을 규정화하고 있다. 그러나, 종래의 5V표준(libarry)을 3.3V 표준으로 전환하는 과정에 있지만, 상당한 과도기간동안은 5V 표준과 3.3V 표준이 동시에 사용될 것이다. 즉, 향후 3.3V 동작 IC 개발이 가속화 되겠지만 2000년대 초반까지는 5V 전용 모드와 5V 및 3.3V 혼합 모드도 함께 사용되리라는 것을 추정할 수 있다.The issue of power reduction in integrated circuits (ICs) is a major concern for improving integration, and current IC technology is in the process of switching to low-power ICs by reducing the existing operating voltage from 5V to 3.3V. As the transition to 3.3V operating ICs is accelerating, several conferences are stipulating low operating voltage standards. However, while in the process of converting the conventional 5V standard (libarry) to the 3.3V standard, the 5V standard and the 3.3V standard will be used simultaneously during a significant transient period. In other words, the development of 3.3V operation IC will be accelerated in the future, but it can be estimated that by the early 2000s, 5V only mode and 5V and 3.3V mixed mode will be used together.

따라서 3.3V 동작 IC가 5V 동작 IC와의 인터페이스 문제가 대두되고 있다. 이에 대한 해결책으로는 크게 두가지가 있다.As a result, 3.3V operation ICs face a problem with 5V operation ICs. There are two solutions to this.

첫째는, 3.3V 동작 IC의 외부 인터페이스부분에 5V 전원을 사용하는 것이다. 그러나 5V전원을 필요로 하는 점은 단점으로 지적된다. 차선책으로는 3.3V 단전원 동작 IC회로가 5V 동작전압을 효과적으로 인터페이스 하도록 하는 것이다.The first is to use a 5V supply for the external interface of the 3.3V operation IC. However, the need for a 5V power supply is pointed out as a disadvantage. The next best thing is to ensure that the 3.3V single-supply operation IC circuit effectively interfaces the 5V operating voltage.

이하 후자의 경우에 풀업 및 풀다운 트랜지스터 구조를 가지며 양방향버퍼로 사용되는 입출력버퍼의 경우에 국한해서 종래기술의 단점을 설명하고자 한다.Hereinafter, the disadvantages of the prior art will be described only in the case of an input / output buffer having a pull-up and pull-down transistor structure and used as a bidirectional buffer.

5V 입력버퍼를 그대로 3.3V 입력버퍼로 사용하는 경우 5V 신호를 받아 들이는데 문제가 야기된다.If the 5V input buffer is used as a 3.3V input buffer, there is a problem in accepting a 5V signal.

제1도에는 종래의 입출력버퍼의 개략적인 회로도가 도시되고, 3.3V와 5V 혼합 환경을 도시하였다. 제1도에서, 집적회로 IC(7)는 5V에서 동작하며, 상기 IC(7)의 입출력버퍼(8)는 3.3V에서 동작한다. 상기 입출력버퍼(8)에서, 보호다이오드(1)는 3.3V의 외부전원에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 IC(7)에 접속된다. 보호다이오드(2)는 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 IC(7)에 접속된다. 풀다운 트랜지스터저항(3)은 3.3V의 외부전원에 그 소스전극이 접속되고, 상기 소스전극과 공통 접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스(B)상의 소정의 저향(R)을 통해 IC(7)에 접속된다. 풀다운 트랜지스터저항(4)은 접지에 접속되는 소스전극, 3.3V 외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 IC(7)에 접속되는 드레인전극을 갖는다. PMOS트랜지스터(5)는 데이터(D)를 입출력하는 드레인전극과 버스(B) 및 저항(R)을 통해 IC(7)에 접속되는 게이트전극과, 3.3V외부전원에 접속되는 소스전극을 갖는다. NMOS트랜지스터(6)는 데이터(D)를 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 IC(7)에 접속되며, 상기 풀업 트랜지스터저항(5)의 게이트와 공통접속되는 게이트전극을 갖는다.FIG. 1 shows a schematic circuit diagram of a conventional input / output buffer and shows a 3.3V and 5V mixed environment. In FIG. 1, the integrated circuit IC 7 operates at 5V, and the input / output buffer 8 of the IC 7 operates at 3.3V. In the input / output buffer 8, the protective diode 1 is connected to the negative terminal of the 3.3V external power supply and the positive terminal thereof is connected to the IC 7 via the bus B. The protective diode 2 has its positive terminal connected to ground and its negative terminal connected to the IC 7 via the bus B. FIG. The pull-down transistor resistor 3 has a source electrode connected to an external power supply of 3.3V, a gate electrode connected to the ground at the same time as the source electrode, and a drain electrode of the pull-down transistor on the bus B. It is connected to the IC 7 via R). The pull-down transistor resistor 4 has a source electrode connected to ground, a gate electrode connected to a 3.3V external power supply, a bus B, and a drain electrode connected to the IC 7 via a resistor R. The PMOS transistor 5 has a drain electrode for inputting and outputting data D, a gate electrode connected to the IC 7 via the bus B, and a resistor R, and a source electrode connected to a 3.3V external power supply. The NMOS transistor 6 is connected to the IC 7 through a drain electrode for inputting / outputting data D, a source electrode connected to ground, a bus B, and a resistor R, and the pull-up transistor resistor 5 It has a gate electrode commonly connected with the gate of.

이하, 제1도와 같은 3.3V 및 5V 혼합환경에서 발생 가능한 문제점을 나열하였다.Hereinafter, problems that may occur in a 3.3V and 5V mixed environment as shown in FIG. 1 are listed.

첫째, 보호다이오드(1)에서 5V와 3.3V 사이에 직류전류통로가 존재하게 된다.First, a DC current path exists between 5V and 3.3V in the protection diode (1).

둘째, 보호다이오드(2)에는 역방향으로 바이어스되므로 큰 문제가 없다.Second, since the protection diode 2 is biased in the reverse direction, there is no big problem.

셋째, 풀업 트랜지스터저항(3)은 두 가지의 전류통로가 존재하게 된다. 즉, 소스-드레인간의 전류통로와 소스-백게이트(back gate)간의 다이오드를 통한 전류통로가 존재한다.Third, there are two current paths of the pull-up transistor resistor 3. That is, there is a current path through the diode between the source-drain and the source-back gate.

넷째, 풀다운 트랜지스터저항(4)은 누설전류는 문제가 없어 보이며 트랜지스터의 상태의 리니어영역을 벗어날 위험이 있으나 정상 동작에는 문제가 없다.Fourth, the pull-down transistor resistor 4 has no problem with leakage current and there is a risk of leaving the linear region of the transistor state, but there is no problem with normal operation.

다섯째, 트랜지스터(5,6)의 동작은 게이트 옥사이드의 두께에 의해 좌우되고 보통 5V 표준을 3.3V 표준으로 특징화하였으므로 문제가 없다.Fifth, the operation of transistors 5 and 6 is dependent on the thickness of the gate oxide and is normally no problem since the 5V standard has been characterized as the 3.3V standard.

따라서 본 발명은 종래 기술에서의 입출력버퍼에서 상기 보호다이오드(1)와 풀업트랜지스터(3)저항에서의 전류통로에 의한 누설전류를 방지하는 데이터 입출력 버퍼를 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a data input / output buffer which prevents leakage current caused by current paths in the protection diode 1 and the pull-up transistor 3 in an input / output buffer in the prior art.

본 발명은 상기 목적을 달성하기 위하여, 집적회로의 제1 동작전압과 상이한 제2 동작전압에서 동작하여 데이터를 상기 집적회로에 입력하거나, 그로부터 데이터를 출력하는 데이터 입출력버퍼에 있어서, 상기 제2 동작전압을 갖는 외부전원에 그 포지티브단자가 접속된 전압강하가 낮은 다이오드(9); 상기 전압강하가 낮은 다이오드의 네가티브단자에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(1); 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(2); 상기 전압강하가 낮은 다이오드의 네가티브단자에 그 소스전극이 접속되고, 상기 소스전극과 공통접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스(B)상의 소정의 저항(R)을 통해 집적회로(7)에 접속되며, 상기 전압강하가 낮은 다이오드(9)와의 접속점(P)을 플로팅시키는 풀업 트랜지스터저항(3); 접지에 접속되는 소스전극, 3.3V 외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 드레인전극을 갖는 풀다운트랜지스터저항(4); 데이터(D)를 상기 집적회로(7)에 대해서 입출력하는 드레인전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되는 게이트전극과, 제2 동작전압의 외부전원에 접속되는 소스전극을 갖는 PMOS트랜지스터(5); 및 데이터(D)를 상기 집적회로(7)에 대해서 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되며, 상기 풀업 트랜지스터저항(5)의 게이트와 공통접속되는 게이트전극을 갖는 NMOS트랜지스터저항(6)을 포함하는 데이터 입출력 버퍼를 제공하는 것을 특징으로 하고 있다.In order to achieve the above object, the present invention provides a data input / output buffer which operates at a second operating voltage different from a first operating voltage of an integrated circuit to input data to or outputs data from the integrated circuit. A low voltage drop diode 9 whose positive terminal is connected to an external power source having a voltage; A protection diode (1) having a negative terminal connected to the negative terminal of the diode having a low voltage drop and a positive terminal thereof connected to the integrated circuit (7) via a bus (B); A protection diode 2 whose positive terminal is connected to ground and whose negative terminal is connected to the integrated circuit 7 via the bus B; The source electrode is connected to the negative terminal of the diode having the low voltage drop, the gate electrode is connected to ground at the same time as the source electrode, and the drain electrode is connected to the predetermined resistance R on the bus B. A pull-up transistor resistor (3) connected to the integrated circuit (7) and floating at a connection point (P) with the diode (9) having a low voltage drop; A pull-down transistor resistor 4 having a source electrode connected to ground, a gate electrode connected to a 3.3V external power supply, a bus B, and a drain electrode connected to the integrated circuit 7 through a resistor R; A drain electrode for inputting and outputting data D to and from the integrated circuit 7 and a gate electrode connected to the integrated circuit 7 through a bus B and a resistor R, and to an external power source having a second operating voltage. A PMOS transistor 5 having a source electrode connected thereto; And a drain electrode for inputting and outputting data D to and from the integrated circuit 7, a source electrode connected to ground, a bus B, and a resistor R to the integrated circuit 7. A data input / output buffer comprising an NMOS transistor resistor 6 having a gate electrode commonly connected to the gate of the transistor resistor 5 is provided.

이하, 본 발명의 구성 동작에 대해서 첨부된 도면을 참조하여 보다 상세히 설명하기로 한다.Hereinafter, the operation of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 의한 3.3V 및 5V 양 전압의 혼합환경에서 동작하는 데이터 입출력버퍼의 개략적인 회로도이다. 제2동에서는 제1도와 동일한 기능을 하는 구성요소들에 대해서 동일한 참조번호를 부여하였으며, 그 동작은 매우 유사하므로 그 상세한 동작설명은 생략하기로 한다. 또한, 제2도에서는 IC(7)는 5V에서 동작하며, 상기 IC(7)의 입출력버퍼(8)는 3.3V에서 동작하는 것으로 가정하였으나, 이 역도 본 발명에 포함되는 것은 자명하다.2 is a schematic circuit diagram of a data input / output buffer operating in a mixed environment of 3.3V and 5V voltages according to the present invention. In the second building, the same reference numerals are assigned to the elements having the same function as in FIG. 1, and the detailed descriptions thereof will be omitted. In FIG. 2, it is assumed that the IC 7 operates at 5V and the input / output buffer 8 of the IC 7 operates at 3.3V. However, the reverse is also included in the present invention.

상기 입출력버퍼(8)에서는 보호다이오드(1)의 네가티브단자와 풀업 트랜지스터저항(3)의 소스전극 및 상기 소스전극에 접속된 백게이트전극이 숏트키 다이오드(9)의 네가티브단자에 접속되어 있으며, 이들의 공통 접속점(P)은 플로팅되어 있다.In the input / output buffer 8, the negative terminal of the protection diode 1, the source electrode of the pull-up transistor resistor 3, and the back gate electrode connected to the source electrode are connected to the negative terminal of the Schottky diode 9, These common connection points P are floating.

한편, 상기 다이오드(9)의 포지티브단자는 3.3V 외부전원에 접속되어 있으며, PMOS트랜지스터(5)의 소스전극은 상기 3.3V 외부전원단자에 접속되어 있다.On the other hand, the positive terminal of the diode 9 is connected to a 3.3V external power supply, and the source electrode of the PMOS transistor 5 is connected to the 3.3V external power supply terminal.

이로써 집적회로(7)로부터의 데이터(D)는 데이터 입출력 버퍼(8)를 통하여 외부로 출력되며, 외부로부터 데이터(D)는 데이터 입출력 버퍼(8)를 통하여 집적회로(7)에 입력됨에 있어서, 숏트키 다이오드(9)의 낮은 전압강하치만큼 백게이트에 해당하는 기판에 흐르도록 함으로써 상기 집적회로(7)와 데이터 입출력 버퍼(8)의 서로 상이한 동작전압에 의한 전압차에 의하여 발생될 수 있는 보호다이오드(1)와 풀업 트랜지스터(3)저항의 소스-백게이트간의 전류통로에 의한 누설전류를 방지할 수 있다.As a result, the data D from the integrated circuit 7 is output to the outside through the data input / output buffer 8, and the data D from the outside is input to the integrated circuit 7 through the data input / output buffer 8. By the low voltage drop of the Schottky diode (9) to flow to the substrate corresponding to the back gate can be generated by the voltage difference due to the different operating voltage of the integrated circuit (7) and the data input / output buffer (8). The leakage current due to the current path between the protective diode 1 and the source-back gate of the pull-up transistor 3 resistance can be prevented.

제2도에서 알 수 있는 바와 같이 플로팅되는 단자들은 실제 입출력버퍼의 제작시에 기판상에 형성되는 n-well형 도체부들이며, 본 실시예에서는 트랜지스터의 백게이트에 상응한다. 상기 다이오드(9)는 숏트키 다이오드(Schottky diode)로 3.3V 외부전원과 상호 연결된다.As can be seen in FIG. 2, the floating terminals are n-well type conductor parts formed on a substrate during fabrication of an actual input / output buffer, and in this embodiment, correspond to the back gate of a transistor. The diode 9 is a Schottky diode and is interconnected with a 3.3V external power supply.

본 실시예에서 통상의 다이오드를 사용하지 않고 숏트키 다이오드를 사용하는 것은 래치업(Latch-up)을 방지하기 위한 것이다. 숏트키 다이오드의 전압강하는 0.2-0.4V 정도로 PN 접합 다이오드보다 낮다. 3.3V 외부전원 또는 외부신호 중 큰 전압의 숏트키 다이오드의 전압강하의 차만큼이 n-well에 걸리게 된다.In this embodiment, using a Schottky diode without using a conventional diode is to prevent latch-up. Schottky diodes have a voltage drop of 0.2-0.4V, which is lower than PN junction diodes. The difference between the voltage drop of the Schottky diode of 3.3V external power supply or the external voltage is applied to the n-well.

상술한 바와 같이, 본 실시예에 의한 입출력버퍼는 종래의 다이오드의 턴온이나 5V 동작 집적회로와 3.3V 공통전원을 사용하는 회로사이의 직류전류통로(DC Current Path)를 제거할 수 있다. 따라서 본 발명을 사용하는 경우 3.3V 단상 전원만으로도 5V 신호와의 인터페이스 특성이 향상된다. 그러나, 본 발명은 상술한 실시예에만 국한되는 것은 아니며, 당업자수준에서 여러 수정예 및 변형예가 있을 수 있음은 자명하다.As described above, the input / output buffer according to the present embodiment can eliminate a DC current path between a turn-on of a conventional diode or a circuit using a 5V operating integrated circuit and a 3.3V common power supply. Therefore, in the case of using the present invention, the interface characteristic with the 5V signal is improved even with the 3.3V single phase power supply. However, the present invention is not limited to the above-described embodiment, and it is apparent that various modifications and variations can be made by those skilled in the art.

Claims (4)

한 집적회로의 제1 동작전압과 상이한 제2 동작전압에서 동작하여 데이터를 상기 집적회로에 입력하거나, 그로부터 데이터를 출력하는 데이터 입출력버퍼에 있어서, 상기 제2 동작전압을 갖는 외부전원에 그 포지티브단자가 접속된 전압강하가 낮은 다이오드(9); 상기 전압강하가 낮은 다이오드의 네가티브단자에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(1); 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(2); 상기 전압강하가 낮은 다이오드의 네가티브단자에 그 소스전극이 접속되고, 상기 소스전극과 공통접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스(B)상의 소정의 저항(R)을 통해 집적회로(7)에 접속되며, 상기 전압강하가 낮은 다이오드(9)와의 접속접(P)을 플로팅시키는 풀업 트랜지스터저항(3); 접지에 접속되는 소스전극, 3.3V 외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 드레인전극을 갖는 풀다운 트랜지스터저항(4); 데이터(D)를 상기 집적회로(7)에 대해서 입출력하는 드레인전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되는 게이트전극과, 제2 동작전압의 외부전원에 접속되는 소스전극을 갖는 PMO트랜지스터(5); 및 데이터(D)를 상기 집적회로(7)에 대해서 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 상기 집적회로(7)에 접속되며, 상기 풀업 트랜지스터저항(5)의 게이트와 공통접속되는 게이트전극을 갖는 NMOS트랜지스터저항(6)을 포함하는 데이터 입출력버퍼.A data input / output buffer which operates at a second operating voltage different from a first operating voltage of an integrated circuit and inputs data to or outputs data from the integrated circuit, wherein the positive terminal is connected to an external power supply having the second operating voltage. A diode 9 having a low voltage drop connected thereto; A protection diode (1) having a negative terminal connected to the negative terminal of the diode having a low voltage drop and a positive terminal thereof connected to the integrated circuit (7) via a bus (B); A protection diode 2 whose positive terminal is connected to ground and whose negative terminal is connected to the integrated circuit 7 via the bus B; The source electrode is connected to the negative terminal of the diode having the low voltage drop, the gate electrode is connected to ground at the same time as the source electrode, and the drain electrode is connected to the predetermined resistance R on the bus B. A pull-up transistor resistor (3) connected to the integrated circuit (7) and floating a connection (P) with the diode (9) having a low voltage drop; A pull-down transistor resistor 4 having a source electrode connected to ground, a gate electrode connected to a 3.3V external power supply, a bus B, and a drain electrode connected to the integrated circuit 7 through a resistor R; A drain electrode for inputting and outputting data D to and from the integrated circuit 7 and a gate electrode connected to the integrated circuit 7 through a bus B and a resistor R, and to an external power source having a second operating voltage. A PMO transistor 5 having a source electrode connected thereto; And a drain electrode for inputting and outputting data D to and from the integrated circuit 7, a source electrode connected to ground, a bus B, and a resistor R to the integrated circuit 7. A data input / output buffer comprising an NMOS transistor resistor (6) having a gate electrode commonly connected with a gate of the transistor resistor (5). 제1항에 있어서, 상기 전압강하가 낮은 다이오드는 숏트키 다이오드임을 특징으로 하는 데이터 입출력버퍼.The data input / output buffer of claim 1, wherein the diode having a low voltage drop is a Schottky diode. 제1항 또는 제2항에 있어서, 상기 집적회로는 5V에서 동작하며, 상기 입출력버퍼는 3.3V에서 동작함을 특징으로 하는 데이터 입출력버퍼.The data input / output buffer of claim 1 or 2, wherein the integrated circuit operates at 5V and the input / output buffer operates at 3.3V. 제1항 또는 제2항에 있어서, 상기 집적회로는 3.3V에서 동작하며, 상기 입출력버퍼는 5V에서 동작함을 특징으로 하는 데이터 입출력버퍼.The data input / output buffer of claim 1 or 2, wherein the integrated circuit operates at 3.3V and the input / output buffer operates at 5V.
KR1019950042621A 1995-11-21 1995-11-21 Data output buffer KR0161460B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042621A KR0161460B1 (en) 1995-11-21 1995-11-21 Data output buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042621A KR0161460B1 (en) 1995-11-21 1995-11-21 Data output buffer

Publications (2)

Publication Number Publication Date
KR970031326A KR970031326A (en) 1997-06-26
KR0161460B1 true KR0161460B1 (en) 1999-03-20

Family

ID=19435016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042621A KR0161460B1 (en) 1995-11-21 1995-11-21 Data output buffer

Country Status (1)

Country Link
KR (1) KR0161460B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347148B1 (en) * 2000-10-06 2002-08-03 주식회사 하이닉스반도체 Output driving circuit

Also Published As

Publication number Publication date
KR970031326A (en) 1997-06-26

Similar Documents

Publication Publication Date Title
KR960003374B1 (en) Semiconductor integrated circuit device
US5451889A (en) CMOS output driver which can tolerate an output voltage greater than the supply voltage without latchup or increased leakage current
EP0135504B1 (en) Substrate bias control circuit and method
US5300835A (en) CMOS low power mixed voltage bidirectional I/O buffer
US6985015B2 (en) Sub-micron high input voltage tolerant input output (I/O) circuit
KR100268209B1 (en) High reliability i/o stacked fets
KR100295316B1 (en) Low voltage input and output circuit with overvoltage protection
US6040729A (en) Digital output buffer for multiple voltage system
JP2922424B2 (en) Output circuit
US20040090259A1 (en) CMOS level shifters using native devices
KR960003226B1 (en) Input/output buffer circuit
JPH08237102A (en) Input/output buffer circuit device
US7362136B2 (en) Dual voltage single gate oxide I/O circuit with high voltage stress tolerance
EP0621692A2 (en) Overvoltage protection circuitry
US6252423B1 (en) Voltage tolerant interface circuit
EP0713167B1 (en) A voltage level converter
US5479116A (en) Level conversion circuits for converting a digital input signal varying between first and second voltage levels to a digital output signal varying between first and third voltage levels
US6064231A (en) CMOS input buffer protection circuit
US5905621A (en) Voltage scaling circuit for protecting an input node to a protected circuit
US4767950A (en) MOS inverter circuit having two different supply voltages
US7394291B2 (en) High voltage tolerant output buffer
US6194944B1 (en) Input structure for I/O device
US6476641B2 (en) Low power consuming circuit
KR0161460B1 (en) Data output buffer
US6462602B1 (en) Voltage level translator systems and methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee