KR0154731B1 - 병렬 테스트시 전원공급제어회로를 구비한 반도체 검사 장치 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야 :

본 발명은 반도체 검사 장치의 병렬 테스트에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제 :

본 발명은 웨이퍼상태에서 병렬 테스트시 인접 불량 칩의 전류간섭을 방지하고, 또한 테스트 보드상에서 개별적으로 공급되는 전원전압 및 접지전압을 릴레이회로를 통하여 제어되도록 분리시켜서 인접 불량 칩에 의한 정상 칩의 오측정을 방지하는 전원공급제어회로를 제공한다.

3. 발명의 해결방법의 요지 :

본 발명은 다수개의 칩들로 구성된 웨이퍼와, 전원전압과 접지전압으로 상기 웨이퍼상의 인접한 칩들의 불량을 동시에 검출하기 위한 병렬 테스트에 사용하는 테스터를 구비하는 반도체 검사 장치의 전원공급제어회로에 있어서, 일측에 상기 테스터에서 전원전압이 입력되고 타측이 상기 칩상에 접속되어 상기 전원전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제1스위칭수단과, 일측이 상기 테스터의 채널에 접속되고 타측이 상기 접지전압에 접속되어 상기 제1스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제1릴레이회로와, 상기 제1스위칭수단과 제1릴레이회로가 테스트하는 칩의 인접한 칩을 테스트하는 일측에 상기 테스터에서 접지전압이 입력되고 타측이 상기 칩상에 접속되어 상기 접지전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제2스위칭수단과, 일측이 상기 테스터의 채널에 접속되고 타측이 상기 접지전압에 접속되어 상기 제2스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제2릴레이회로를 제공함에 있다.

4. 발명의 중요한 용도 :

반도체 검사 장치에 적합하게 사용된다.

Description

병렬 테스트시 전원공급제어회로를 구비한 반도체 검사 장치

제1도는 본 발명에 따른 웨이퍼상태의 병렬 테스트시 전원접속을 나타낸 단면구조도.

제2도는 본 발명에 따른 제1도의 전원공급제어회로의 구체적인 회로도.

본 발명은 반도체 검사 장치에 관한 것으로, 특히 웨이퍼상태에서 병렬 테스트시 인접한 칩의 공급전류를 차단하기 위하여 전원을 완전 분리시키는 릴레이(Relay)회로를 구비한 전원공급제어회로에 관한 것이다.

최근, 반도체 검사 장치가 점점 복잡화되고 다기능화됨에 따라 이를 테스트(test)하는 테스트시간도 점점 증가하여 테스트 비용을 증가시키게 되어 궁극적으로 제품의 경쟁력을 약화시키고 생산량 증가에 의한 투자 역시 증가하게 되어 투자 부담을 가중시키고 있다. 따라서, 단위시간내에 생산량을 증가시키는 방안으로서 메모리 장치 뿐만 아니라 일반 로직(Logic)에서도 병렬 테스트(parallel)을 도입하여 사용하고 있는데 패키지(package)상태의 병렬 테스트와는 달리 웨이퍼(Wafer)상태에서 병렬 테스트를 하게 되면 웨이퍼의 기판(substrate:Sub)이 각각의 칩에 공통(common)으로 되어 있어 정적전류(Static current, 이하 IDS라 함)나 동적전류(Dynamic current, 이하 IDD라 함)의 테스트 항목에서 인접 칩(Chip)간의 간섭에 의해 측정 데이타가 불분명하고 인접 칩의 누설전류(Leakage current)를 갖는 불량칩인 경우 정상칩도 불량처리되는 경우가 발생하는 문제점이 있다. 따라서, 테스트 설비가 이에 대응되어 설계되어 있지 않아 저전류제품의 병렬 테스트에서는 IDS 및 IDD 테스트에 많은 어려움을 갖는 문제점이 있다. 제1도는 본 발명에 따른 웨이퍼상태의 병렬 테스트시 전원접속을 나타낸 단면구조도이다. 제1도를 참조하여 구성을 살펴보면, 웨이퍼기판 500과, 상기 웨이퍼기판 500에 형성된 임의의 서로 인접한 칩들 50,60과, 상기 칩들 50,60을 테스트하기 위한 전원전압 VDD와 접지전압 VSS를 각각 공급하는 전원공급제어회로 10, 30과 20, 40으로 구성한다. 동작을 살펴보면, 도시되지 않은 테스터(tester)가 칩50과 칩60을 동시에 프루빙(Probing)하여 테스트를 하게 되면 웨이퍼기판 500이 칩들에 공통으로 되어 있는 관계로 인접 칩간에 누설전류가 흐른다. 따라서, 측정데이타가 불명확하게 된다. 칩50에서 볼 때 칩50이 갖는 IDS나 IDD는 누설전류경로 100으로 흐르는 전류만 측정하여 판정하여야 하나 누설전류경로 200,300도 동시에 측정이 된다. (여기서 누설전류경로 200은 단순 누설전류경로이고, 누설전류경로 300은 전원공급제어회로 10과 30사이에 테스트설비의 분석 및 정확도에 의해 발생할 수 있는 전압 레벨차에 의해 발생할 수 있는 누설전류경로이다.) 따라서, 칩60이 전류측면에서 불량칩일 경우 칩50도 역시 동시에 불량칩으로 판정하여 처리하는 경우가 발생하는 문제점이 있다.

따라서, 본 발명의 목적은 웨이퍼상태에서 병렬 테스트시 인접 불량 칩의 전류간섭을 방지하는 전원공급제어회로를 제공함에 있다.

본 발명의 다른 목적은 테스트 보드상에서 개별적으로 공급되는 전원전압 및 접지전압을 릴레이회로를 통하여 제어되도록 분리시켜서 인접 불량 칩에 의한 정상 칩의 오측정을 방지하는 전원공급제어회로를 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 다수개의 칩들로 구성된 웨이퍼와, 전원전압과 접지전압으로 상기 웨이퍼상의 인접한 칩들의 불량을 동시에 검출하기 위한 병렬 테스트에 사용하는 테스터를 구비하는 반도체 검사 장치의 전원공급제어회로에 있어서, 일측에 상기 테스터에서 전원전압이 입력되고 타측이 상기 칩상에 접속되어 상기 전원전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제1스위칭수단과, 일측이 상기 테스터의 채널에 접속되고 타측이 상기 접지전압에 접속되어 상기 제1스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제1릴레이회로와, 상기 제1스위칭수단과 제1릴레이회로가 테스트하는 칩의 인접한 칩을 테스트하는 일측에 상기 테스터에서 접지전압이 입력되고 타측이 상기 칩상에 접속되어 상기 접지전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제2스위칭수단과 일측이 상기 테스터의 채널에 접속되고 타측이 상기 접지전압에 접속되어 제2스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제2릴레이회로를 가지는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.

도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

제2도는 본 발명에 따른 전원공급제어회로의 회로도이다. 제2도를 참조하면, 구성은 제1도에서와 거의 동일하고 다른 구성은 디지털 테스터 채널(Digital tester channel)에 연결된 각각의 릴레이회로인 인덕터(Inductor)들 15,25,35,45에 다이오드(Diode) 또는 발광 다이오드(LED:Light Emitted Diode) 400을 추가접속시킨 구성이다. 제1도를 참조하여 제2도를 설명하면, 전원공급제어회로들 10, 20 및 30, 40으로서 개별의 칩들 50, 60에 공급되는 전원전압 VDD를 접지전압 VSS를 분리하기 위해 상기 인덕터들 15,25,35,45로 구성된 각각의 릴레이회로를 상기 개별적인 전원공급제어회로들 10,20,30,40에 삽입하여 제어하도록 한다. 또한, 릴레이회로의 출력단에서는 다이오드나 발광 다이오드 400을 접속시켜 그라운드(GROUND:GND)에서 발생하는 바운싱(BOUNCING)에 의한 역전류를 방지하게 되어 있다. 상기 전원공급제어회로 10, 20은 스위칭수단들 70과 상기 스위칭수단들 70을 릴레이하기 위해 인덕터 15, 25로 구성되어 병렬 테스트시 제1도에서의 칩50의 전원공급을 제어하고 전원공급제어회로 30, 40은 스위칭수단들 70과 인덕터 35,45로 구성되어 병렬 테스트시 제1도에서의 칩60의 전원공급을 제어한다. 따라서, 웨이퍼상태에서 병렬 테스트할 경우 로직 테스트(Logic test)에서 가장 중요한 항목인 IDS 및 IDD를 측정하기 위해 이 항목은 별도로 단일 모드(Single mode)로 개별적인 테스트를 하여야 하며, 칩50을 테스트할 때 전원공급제어회로 10, 20을 사용하여 칩60의 전원(power)을 완전 분리토록 하고 칩60을 테스트할 때는 전원공급제어회로 30, 40을 사용하여 칩50의 전원을 완전 분리하도록 하여 상기 IDS 및 IDD의 측정선별력을 증가시킬 수 있는 효과가 있다. 또한, 수 나노암페어(nA)단위로 흐르는 IDS측정항목을 갖는 칩의 병렬 테스트가 가능하고, 수십 마이크로암페어(μA)에서 수십 밀리암페어(mA)가 흐르는 IDD측정항목을 갖는 칩의 병렬 테스트가 가능한 효과가 있고, 로직테스트시에 IDS 및 IDD를 타항목의 병렬 테스트에 접목시켜 테스트 가능하게 하여 생산성향상 및 테스트 선별력 강화 및 수율 증대의 효과가 있다.

상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (6)

1. 다수개의 칩들로 구성된 웨이퍼와, 전원전압과 접지전압으로 상기 웨이퍼상의 인접한 칩들의 불량을 동시에 검출하기 위한 병렬 테스트에 사용하는 테스터를 구비하는 반도체 검사 장치의 전원공급제어회로에 있어서, 일측에 상기 테스터에서 전원전압이 입력되고 타측이 상기 칩상에 접속되어 상기 전원전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제1스위칭수단과, 일측이 상기 테스터의 채널에 접속되고 타측이 상기 접지전압에 접속되어 상기 제1스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제1릴레이회로와, 상기 제1스위칭수단과 제1릴레이회로가 테스트하는 칩의 인접한 칩을 테스트하는 일측에 상기 테스터에서 접지전압이 입력되고 타측이 상기 칩상에 접속되어 상기 접지전압을 상기 칩으로 전송하기 위한 상기 칩의 수만큼의 제2스위칭수단과, 일측이 상기 테스터의 채널에 접속되고 타측이 상기 접지전압에 접속되어 상기 제2스위칭수단의 릴레이를 제어를 통한 차단으로써 개개의 칩만을 인접한 칩과 분리하여 테스트하기 위한 상기 칩의 수만큼의 제2릴레이회로를 구비함을 특징으로 하는 반도체 검사 장치의 전원공급제어회로.
2. 제1항에 있어서, 상기 제1및 제2릴레이회로가 인덕터로 구성함을 특징으로 하는 반도체 검사 장치의 전원공급제어회로.
3. 제1항 또는 제2항에 있어서, 상기 제1 및 제2릴레이회로가 인덕터와 접지전압단자사이에 다이오드를 더 구비함을 특징으로 하는 반도체 검사 장치의 전원공급제어회로.
4. 제1항 또는 제2항에 있어서, 상기 제1및 제2릴레이회로가 인덕터와 접지전압단자사이에 발광 다이오드를 더 구비함을 특징으로 하는 반도체 검사 장치의 전원공급제어회로.
5. 제4항에 있어서, 상기 다이오드 또는 발광 다이오드가 그라운드에서 발생하는 역전류를 방지함을 특징으로 하는 반도체 검사 장치의 전원공급제어회로.
6. 제1항에 있어서, 상기 제1및 제2스위칭수단이 인접한 칩의 테스트시에 오프됨을 특징으로 하는 반도체 검사 장치의 전원공급제어회로.