KR970002782B1

KR970002782B1 - 종합정보통신망 단말 사용자정보 정합장치

Info

Publication number: KR970002782B1
Application number: KR1019930030012A
Authority: KR
Inventors: 최길영; 김명석; 강태운
Original assignee: 양승택; 재단법인한국전자통신연구소; 조백제; 한국전기통신공사
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1997-03-10
Also published as: KR950022426A

Abstract

내용없음

Description

종합정보통신망 단말 사용자정보 정합장치

제1도는 본 발명이 적용되는 ISDN 단말용 BISDN 정합장치(BTA)의 개략적인 구성도,

제2도는 본 발명에 따른 ISDN 단말 사용자정보 정합장치의 개략적인 구성도,

제3도는 본 발명에 따른 R 인터페이스 처리부 구성도,

제4도는 본 발명에 따른 송신장치의 블럭 구성도,

제5도는 본 발명에 따른 수신장치의 블럭 구성도,

제6도는 본 발명에 따른 수신버퍼 제어부의 구성도,

제7도는 본 발명에 따른 클럭감지회로부의 구성도

본 발명은 종합정보통신망 단말 사용자정보 정합장치에 관한 것으로, 특히 광대역 종합정보통신망(Broadband Integrated Service Digital Network ; 이하, BISDN이라 함) 서비스 제공의 초기단계에서 현존하는 통신망 인터페이스와 단말기를 지원하는 요구에 따라 종합정보통신망(ISDN) 단말기를 BISDN에서 사용될 수 있도록 정합기능을 수행하는 ISDN 단말정합장치의 협대역 종합정보통신망(Narrowband ISDN ; 이하, NISDN이라 함) S 인터페이스의 물리계층 정합기능과 사용자정보에 대하여 BISDN의 가입자 인터페이스(S_B) 접속에 요구되는 ATM(Asynchronous Transfer Mode) 적응계층(AAL : ATM Adaptation Layer) 타입(type)1 기능과 ATM 계층 일부 기능을 수행하는 ISDN 단말 사용자정보 정합장치에 관한 것이다.

협대역 종합정보통신망(NISDN) S 기준점 인터페이스에 접속되어 기본 액세스(2B+D)정보를 처리함으로써, 협대역 기본 속도 가입자에게 광대역 종합정보통신망(BISDN)을 통하여 서비스를 제공하기 위한 가입자 인터페이스(S_B) 정합기능이 요구된다.

따라서, 본 발명은 협대역 종합정보통신망(NISDN) 단말기를 광대역 종합정보통신망(BISDN)에서 사용할 수 있도록 협대역 종합정보통신망(NISDN) S 기준점 인터페이스의 물리계층 정합기능과 사용자정보에 대하여는 광대역 종합정보통신망(BISDN)의 가입자 인터페이스 접속에 요구되는 ATM 적응계층(AAL) 일부 기능을 수행하는 ISDN 단말 사용자정보 정합장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 협대역 종합정보통신망 가입자와 접속되어 가입자로부터 수신된 데이타의 클럭 복구와 수신된 데이타를 채널별로 구분하여 출력하거나 그 역기능을 수행하는 인터페이스 처리수단 ; 상기 인터페이스 처리수단으로부터 바이트 단위의 직렬 데이타를 채널별로 수신하여 일시 저장하고, 병렬 데이타로 변환하여 출력하는 송신버퍼링수단 ; 상기 인터페이스 처리수단으로부터 바이트 단위로 입력되는 데이타의 수를 계수하여 그 상태신호를 출력하는 다중화 채널 선택수단 ; 상기 다중화 채널 선택수단의 상태신호를 입력받아 가입자로부터 전송된 임의의 수의 바이트 데이타가 상기 송신버퍼링수단에 저장되면 셀의 헤더를 구성하기 위한 제어신호를 출력하고, 다중화 선택신호를 출력하여 상기 송신버퍼링수단에 저장된 사용자 데이타가 하나의 셀로 구성되어 비동기전달모드(ATM) 계층으로 전송되도록 제어하는 송신제어수단 ; 상기 송신제어수단의 제어를 받아 분할 및 조립 프로토콜 데이타 유닛(SAR-PDU :Segmentation And Reassembly-Protocol Data Unit) 헤더를 생성하여 삽입하는 수단 ; 시스템 버스를 통해 식별자 제어부로부터 입력된 연결식별자를 저장하고, 제어 및 상태값을 저장하는 수단 ; 상기 송신제어수단의 제어를 받아 상기 저장수단에 저장된 연결식별자를 입력받아 ATM 헤더를 형성하여 삽입하는 수단 ; ATM 인터페이스와 접속되며, 상기 송신제어수단의 제어를 받아 송신클럭과 동기신호, 프레임신호를 출력하는 ATM 인터페이스 제어수단 ; 상기 송신제어수단의 제어를 받아 상기 ATM 헤더와 SAR-PDU 헤더와 상기 송신버퍼링수단에 저장된 사용자 데이타를 각각 입력받아 하나의 셀을 형성하여 상기 ATM 인터페이스 제어수단의 송신클럭에 동기시켜 출력하는 다중화 버퍼링수단 ; 상기 ATM 인터페이스를 통해 수신된 셀 일시 저장하는 역다중화 수신버퍼링수단 ; 상기 역다중화 수신버퍼링수단에 저장된 셀로부터 ATM 헤더를 추출하여 상기 저장수단에 저장된 연결식별자와 비교하는 헤더추출 및 비교수단 ; 상기 역다중화 수신버퍼링수단에 저장된 셀로부터 SAR-PDU 헤더를 추출하여 순서번호 및 순서번호보호를 처리하는 헤더추출 및 처리수단 ; 상기 ATM 인터페이스 제어수단으로부터 수신동기신호를 입력받아 상기 ATM 헤더추출 및 비교수단과 SAR-PDU 헤더추출 및 처리수단을 제어하여 그 결과를 입력받아 상기 역다중화 수신버퍼링수단에 저장된 셀의 역다중화 과정을 제어하는 수신제어수단 ; 상기 역다중화된 사용자 데이타만을 채널별로 임시 저장하는 수신버퍼링수단 ; 및 상기 수신제어수단의 제어를 받아 상기 버퍼링수단들의 읽기쓰기 과정을 제어하는 수단을 구비한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명이 적용되는 ISDN 단말용 광대역 종합정보통신망(BISDN) 정합장치(BTA : BISDN Terminal Adaptor)의 개략적인 구성도를 나타낸다.

기존의 협대역 종합정보통신망(NISDN) 단말기는 ISDN 사용자 망간접속(UNI : User Network Interface)의 S 인터페이스를 통하여 R 인터페이스 처리부(1)에 접속되며, ATM 적응계층(AAL)인 데이타 정합부(2)는 사용자정보에 대하여 ATM 셀로 변환하여 ATM/물리계층인 가입자(S_B) 인터페이스 처리부(3)로 전달한다.

가입자(S_B) 인터페이스 처리부(3)는 CCITT 권고안에 기술된 ATM 계층과 물리계층의 기능을 수행하며, 가입자(S_B) 인터페이스를 통해 망으로의 ATM 셀을 전송한다.

역으로 망측에서 수신되는 셀은 ATM/물리계층인 가입자 인터페이스 처리부(3)를 거치면서 신호정보와 운용 및 유지보수(OAM : Operation And Maintenance)정보는 사용자정보와 분리되어 프로세서에 해당하는 식별자 제어부(4)로 전달되고, 사용자정보는 가상경로식별자(VPI : Virtual Path Identifier) 및 가상채널식별자(VCI : Virtual Chann el Identifier)를 비교하여 유효한 셀에 대하여 ISDN 단말 사용자정보 정합장치의 데이타 정합부(2)로 전달된다. 데이타 정합부(2)는 전송된 셀에 대하여 데이타 변환처리를 수행하여 협대역 종합정보통신망(NISDN) S 인터페이스의 Bl, B2 채널을 통해서 ISDN 단말로 전달한다. ISDN 단말 사용자정보 정합장치와 ATM/물리계층 처리부 사이의 데이타 통신은 송수신이 분리된 전용라인을 사용하며, 클럭, 동기신호, 프레임신호 및 8비트 데이타를 주고받는 형태로 벡콘넥터를 통해서 연결된다. 식별자 제어부(4)는 신호방식기능, OAM 기능, NISDN과 BISDN간의 프로토콜변화기능을 수행하고, lSDN 단말 사용자 정보 정합장치와 ATM/물리계층 처리부(3)의 하드웨어 동작을 제어한다.

ISDN 단말 사용자정보 정합장치는 시스템 제어부(4)와 표준 시스템 버스(VME BUS)로 접속되며, 시스템 제어부(4)와 ATM/물리계층 처리부(3)는 전용라인으로 연결된 로컬버스(Local Bus)로 연결된다.

제2도는 본 발명에 따른 ISDN 단말 사용자정보 정합장치의 개략적인 구조도로서, 도면에서 21은 R 인터페이스, 22는 R 인터페이스 처리부 리셋회로, 24는 AAL 처리부, 25는 ATM 헤어처리부, 26은 다중화/역다중부, 27은 루프백회로, 28은 송수신버퍼, 29는 ATM 인터페이스, 30은 어드레서 디코우더, 31은 시스템 버스(VME Bus) 제어부, 32는 로컬클럭 발생부, 33은 클럽분배회로, 34는 클럭감시회로, 35는 오류신호 발생회로, 36은 제어/상태 레지스터, 37은 식별자 버스(VME Bus)를 각각 나타낸다.

CCITT 권고안 1,430에 준하는 NISDN S 인터페이스를 통하여 수신된 협대역 가입자정보를 BISDN의 가입자(S_B) 인터페이스에 접속될 수 있도록 BISDN에서 요구되는 일부 기능(사용자정보에 대한 AAL-1의 기능 및 ATM 계층의 일부기능)을 수행하기 위해서, 먼저, R 인터페이스 처리부(22)는 R 인터페이스(21)에 연결되며, NISDN의 S 인터페이스의 전기적 규격과 동일한 기능을 수행하며, CCITT 권고안 I.430을 만족하도록 구성된다. 그리고, ISDN 단말과 2B+D 채널의 전송, 기동/정지 신호의 전송, 유지보수등의 기능을 수행하며 R 인터페이스측으로 수신한 64Kbps 속도의 B 채널정보와 신호 메세지를 전달하고, 16Kbps 속도의 D 채널정보를 분리하는 기능을 갖는다. S 기준점 인터페이스는 최대 8대까지의 ISDN 단말기가 접속가능하며, 동시에 2개 단말의 호접속이 될 수 있다.

리셋 회로(23)는 전원 인가시 또는 수동 리셋시에 본 발명의 전체회로에 초기화 신호를 인가하며, 수동리셋은 시스템 제어부로부터 시스템 버스(VME)를 통한 방법과 자체 리셋 스위치에 의해 인가될 수 있다. 그리고, 본 발명의 제어를 위한 소프트웨어적인 리셋은 하드웨어 리셋/상태 레지스터(36)를 이용하여 수행된다. 소프트웨어 리셋은 B1, B2 채널 각각을 독립적으로 인가할 수 있고, 동시에 인가할 수 있다.

ATM 적응계층(AAL) 처리부(24)에서는 송신측에서 연속적인 64Kbps 속도의 비트 스트림을 입력받아 ATM 셀로 변환하기 위해 487바이트 단위로 정보를 분할하고, 수신측에서는 수신 ATM 셀을 연속적인 64Kbps 속도의 ATM 비트 스트림으로 변환하는 기능을 수행하고, 손실 및 잘못 삽입된 셀의 처리를 위해 AAL 타입1 기능인 순서번호(SN : Sequence Number)와 순서번호보호(SNP : Sequence Number Pro-tector) 처리기능을 수행한다.

ATM 헤더 처리부(25)에서는 B1 및 B2 채널에 대한 해당 ATM 헤더의 VPI/VCI 영역을 생성 및 해석하는 기능을 수행한다.

VPI/VCI 값은 각 호마다 프로세서의 관리계층 처리모듈로부터의 호접속시 할당되며, 이 값을 레지스터에 저장하여 셀이 전송될 때마다 이를 사용자정보를 추가하여 전송하고, 수신측에서는 수신된 VPI/VCI 값을 해석하여 사용자정보가 해당하는 B 채널에 전송되도록 역다중화 기능을 수행한다.

R 인터페이스 처리부(22)는 협대역 종합정보통신망(NISDN)의 64Kbps급 2개의 B채널을 독립적으로 처리하고, ATM 계층으로의 송수신 창구는 한개의 B채널만 가능하므로, 다중화/역다중화부(26)에서 ATM계층으로 송신되는 B1 및 B2채널에 대하여 셀의 다중화 기능을 수행하고, 역으로 수신되는 셀에 대하여 B1 및 B2채널로 분리, 접속시키는 역다중화 기능을 수행한다. 송수신버퍼(28)에 연결된 루프백 회로(27)는 하드웨어 시험시 또는 ATM 모듈과의 통신불능시 오류발견을 위해 송신전 단계에서 데이타 및 제어신호를 내부적으로 루프시켜 준다.

그리고, R 인터페이스 처리부(22)에서도 B채널 스위칭 기능을 갖는 디바이스를 이용하여 자체적으로 B채널 루프백 기능시험을 할 수 있다.

송수신버퍼(28)는 R 인터페이스로부터 수신된 B채널정보를 ATM계층으로 전달하기 위하여 ATM 적응계층(AAL)에서 이를 일시적으로 저장하는 송신버퍼와 역으로 수신된 셀의 지터를 흡수하고, 이를 연속적으로 R 인터페이스부로 전달하기 위한 수신버퍼로 구성된다.

ATM 인터페이스(29)는 ATM/물리계층 처리모듈의 ATM 계층처리보드와 접속되어 셀의 송수신을 담당하는 기능을 수행하며, 본 발명과는 로컬버스를 통해 신호 및 데이타를 주고받는다. 셀을 송신할 때는 셀의 시작을 알리는 셀 동기신호, 셀송신 진행 구간을 알리는 프레임신호와 데이타를 바이트 단위로 전송하므로 버퍼의 쓰기 및 읽기에 필요한 송신 바이트 클럭을 ATM 계층 처리보드로 동시에 전송한다. 역으로 수신의 경우는 송신때와 동일한 형태의 신호 및 데이타를 ATM 계층으로부터 입력받는다.

ISDN 단말 사용자정보 정합장치내의 각 디바이스의 선택신호는 시스템 버스(VME)를 통해서 프로세서로부터 수신되는 시스템 버스 어드레스신호와 제어신호를 어드레스 디코우더(30)에서 디코딩하여 발생한다.

VME 버스제어부(31)는 ISDN 단말 사용자정보 정합장치가 프로세서와 연결되어 VM E 버스의 슬레이브보드로 동작시키는 기능블럭이다. 특히, R인터페이스 처리용 디바이스 등은 VME 버스 인터럽터를 사용하므로, VME 버스 인터럽트의 발생 및 처리기능을 수행한다.

클럭분배회로(33)는 19.44MHz의 서비스클럭을 벡컨넥터로부터 수신하여 분주회로를 이용하여 각 디바이스에 분배하며, 서비스 클럭이 공급되지 않을 경우 본 발명의 자체 기능시험을 위해 로컬클럭발생부(32)의 19.6608MHz 발진회로를 분주회로에 선택적으로 입력할 수 있도록 구성된다.

수신클럭 감시회로(34)는 ATM 모듈로부터 수신되는 데이타 클럭과 서비스 클럭을 감지하기 위하여 워치독 타이머(watch-dog timer)를 이용하며, 타이머가 종료되면(수신클럭의 오류) 하드웨어적으로 발광 다이오드(LED : Light Emitted Diode)가 점등된다. 수신클럭 감시회로(34)는 모노 스테이블 멀티바이브레이터(74LS123)을 사용하며, 타임아웃 시정수는 1us로 한다.

오류신호발생회로(34)는 ISDN 단말 사용자정보 정합장치내의 오류상태를 신속하게 알리기 위해 시스템 버스 인터럽터를 사용하여 프로세서 보드로 알리며, 프로세서보드는 오류의 상태 레지스터를 통해서 오류상태를 파악하고 필요한 조치를 수행한다.

제어/상태 레지스터(36)는 하드웨어의 동작 상태를 제어하기 위한 수단으로 프로세서와의 통신 및 ATM 적응계층(AAL)의 상태를 제어 혹은 보고하는데, 호접속시 VPI/VCI를 저장하는 버퍼 등으로 사용되며, VME 버스를 통해서 연결되고 프로세서의 프로그램에 의해서 동작한다.

제3도는 R 인터페이스 처리부의 구성도를 나타내며, 독일 씨멘스사의 상용 VLSI 칩인 S-트랜시버인 ISAC-S(PEB2085)(40)와 PCM(Pulse Code Modulation) 인터페이스인 EPlC(PEB2055)(41)를 사용하였고, 동작에 필요한 안정된 클럭을 제공하기 위해 위상고정루프(PLL : Phase Locked Loop) 제어기능이 내장된 클럭발생칩(MT8941)(42)을 사용하여 구성하였다. S-트랜시버는 LT-S, IOM2 모드로 동작하며, NlSDN의 S 기준점 인터페이스의 전기적 규격과 동일하고, CCITT 권고안 I.430을 준한다. R 인터페이스측과 2B+D채널의 전송, 기동/정지 신호의 전송, 유지보수등의 기능을 수행하며, R 인터페이스측으로부터 수신한 64Kbps 속도의 B채널정보는 VME 인터럽터로 프로세서보드로 통보하며, 프로세서 모듈에서는 인터럽터 상태 레지스터를 확인하고, 칩내의 정보를 읽어간다.

EPIC 디바이스는 ISAC 디바이스와 접속된 PCM 접속 제어기로 B채널 스위치 및 루프기능, 동기손실 감시기능, B1/B2 채널 데이타를 선택하는 신호등을 제공한다.

클럭발생칩(42)은 망측으로부터 동기된 8KHz의 클럭을 입력받아 기준신호에 동기된 8KHz, 4MHz, 2MHz를 출력한다. EPIC은 8KHz를 프레임 동기신호로, 4MHz를 입력받아 원하는 데이타 클럭을 얻을 수 있게 된다. R 인터페이스 처리부를 거친 데이타는 64Kbps의 비트 스트림으로 출력되며, AAL 처리부에 접속되어 AAL 타입(type) 1 처리를 수행한다.

제4도는 본 발명에 따른 ISDN 단말 사용자정보 정합장치의 송신관련 기능블럭의 상세 구성도를 나타내며, 협대역 종합정보통신망(NlSDN) S 인터페이스로부터 수신된 사용자정보가 ATM 계층으로 전달되기까지의 처리과정을 보인다.

송신관련 기능부는 R 인터페이스(50)로부터 수신된 B 패널정보를 64Kbps의 일정속도를 갖는 ATM 셀로 변환하여 ATM 모듈로서 송신하는데 필요한 모든 제어신호를 발생한다.

먼저, 송신측에서는 프로세서로부터 제어레지스터(65)를 통해 연결설정 요구를 받으면 R인터페이스 처리부로부터 출력되는 64Kbps 직렬로 저장되는 사용자정보를 바이트 단위로 카운터하기 위해서 47바이트 카운터(51, 52)가 매 바이트 저장시에 1씩 증가한다. 47카운터(51, 52)는 47모듈러로 동작하며, B1채널과 B2채널에 각각 독립적으로 구성되어 동작한다. B1/B2 채널에 대한 47카운터(51, 52)가 47바이트를 수신하게 되면 캐리어 신호를 출력하고, 이 신호를 D플립플롭으로 래치하여 B1/B2 다중화 채널 선택기(58)에 입력된다.

다중화 채널 선택기(58)에서는 현재 ATM 셀로 구성할 B 채널을 결정하여 송신제어부(64)에 알린다.

송신제어부(64)는 ATM 셀을 구성할 수 있는 B 채널 데이타가 존재하고, 해당 채널의 호연결 설정이 되어 있으면 셀의 구성을 시작한다. 셀의 구성을 위해 송신제어부(64)는 19.44MHz의 망동기 클럭을 3분주하여 약 2.5MHz의 클럭으로 동작하는 53 카운터를 동작시켜 셀구성에 필요한 클럭으로 사용한다.

먼저, ATM 헤더를 삽입하기 위해 53 카운터의 카운터값이 0부터 4까지는 ATM 헤더 5바이트가 다중화 버퍼(56)에 쓰일 수 있도록 ATM 헤더 인에이블 신호를 ATM 헤더 삽입부(62)에 출력하고, 카운터값이 5일 때는 분할 및 조립 프로토콜 데이타 유닛(SAR-PDU : Segmentation And Reassembly-Protocol Data Unit) 헤더가 다중화 버퍼(56)에 쓰일 수 있도록 AAL 헤더 인에이블 신호를 SAR-PDU 헤더 삽입부(61)로 출력한다.

ATM 헤더 삽입부(62)는 ATM 헤더 인에이블 신호를 수신하면 카운터의 클럭을 이용하여 선택된 B 채널의 VPI/VCI 레지스터(66)의 해당 B 채널 VPI/VCI를 읽어 다중화 버퍼(56)로 출력한다.

SAR-PDU 헤더 삽입부(61)도 ATM 헤더 삽입부(62)와 동일하다. 여기서, ATM 헤더는 VPI/VCI만 의미를 가지며 나머지는 임의의 값으로 채워진다. 그리고, 카운터의 7부터 53까지는 버퍼 읽기/쓰기 클럭 발생부(59)의 제어를 받아 선택된 B 채널 송신버퍼(53, 54)로부터 47바이트의 유료부하(Payload)를 다중화 버퍼(56)에 채워지며, 그럼으로써 하나의 완전한 셀이 구성된다.

다중화 버퍼(56)에 1개 이상의 셀이라도 존재하면 ATM 인터페이스부(57)에서는 망클럭에 동기된 약 5MHz로 동작하는 53 카운터를 동작시켜 53 바이트 셀을 앞서 언급한 송신 클럭, 송신 동기신호, 프레임신호를 사용하여 전송한다. 하나의 ATM 셀은 5바이트, ATM 헤더, 1바이트 SAR-PDU 헤더, 47바이트 사용자정보로 구성되어진다. B1/B2 채널에 대한 다중화 채널 선택방법은 B1 채널과 B2 채널 중 먼저 47바이트의 사용자정보가 송신버퍼에 채워진 채널에 대해 우선적으로 수행한다. EPIC 디바이스의 특성상 B1과 B2데이타는 서로 다른 타임슬롯(time slot)을 사용하므로 B1과 B2가 동시에 발생될 수 없으며, 만일 동시에 발생하는 경우에는 B1 채널이 먼저 처리되도록 구현되어 있다. EPIC 디바이스에서 출력하는 데이타의 속도는 각 채널이 64Kbps이며, 다중화시에는 19.44MHz의 망서비스 클럭을 분주하여 약 2.5MHz로 다중화한다.

제5도는 본 발명에 따른 ISDN 단말 사용자정보 정합장치의 수신처리 기능부의 구성도를 나타내며, ATM 계층으로부터 수신된 사용자정보가 R 인터페이스 처리부로 전달되기까지의 처리과정으로 보인다.

ATM 모듈로부터 역다중화 수신버퍼(71)에 셀이 도착하면 수신 제어부(82)는 역다중화 수신버퍼(7l)의 상태정보와 ATM 모듈로부터 수신된 수신동기신호를 참조하여 수신버퍼를 읽는다.

먼저, ATM 헤더추출부(75)에서 ATM 헤더 5바이트를 읽어내어 VPI/VCI를 검출하여, 호 연결 설정시에 프로세서 모듈로부터 저장된 B1/B2 채널에 대한 VPI/VCI를 VPI/VCI 비교부(78)에서 비교하여 역다중화에 필요한 B1/B2 선택신호를 출력하며, 수신제어부(82)는 이 선택신호를 이용하여 저장할 R 인터페이스측 B 채널 수신버퍼(72, 73)를 결정한다.

B1/B2 채널 선택이 성공적으로 결정되면, SAR-PDU 헤더추출부(76)는 SAR-PDU 헤더 1바이트를 추출하여, SN/SNP 처리부(79)로 출력하고, SN/SNP 처리부(79)는 SAR-PDU 헤더정보를 해석하여 패킷의 일련번호를 확인하고, 수신 제어부(82)는 SN/ SNP 처리부(79)로부터 유효한 결과를 얻으면 역다중화기(86)로 역다중화 제어신호를 출력하여 47바이트의 사용자정보만을 R 인터페이스측 B 채널 수신버퍼(72 또는 73)에 저장한다.

제4도 및 제5도의 송수신측은 각각 3개의 버퍼로 구성되는데, 송신측은 B1 채널과 B2 채널에 대하여 각각 하나의 직렬-병렬(S/P) 피포(FIFO : First In First Out)(53, 54)를 가지며, 다중화 기능을 수행하기 위한 병렬-병렬(P/P) FIFO(56)로 구성된다. 수신측은 ATM 기능을 수행하는 ATM 계층모듈로부터 수신한 정보를 일시적으로 저장하기 위한 병렬-병렬(P/P) 역다중화 FIFO(71)와 이로부터 역다중화 기능에 의하여 선별된 B1 및 B2 채널 사용자정보를 각각의 채널별로 접속시키는 병렬-직렬(P/S) FIFO(72, 73)로 구성된다. 2단계의 버퍼구조를 두는 이유는 R 인터페이스측과 ATM 모듈 접속부의 전송속도가 상이하고, 헤더처리 및 B1/B2 채널에 대한 다중화/역다중화 기능을 수행하므로 데이타변환모듈에서의 처리를 용이하게 하기 위함이다. 각 버퍼의 쓰기와 읽기는 송수신 제어부(82, 64)에서 상태제어 레지스터(66, 84) 연결성 비트의 세트/리세트에 의하여 버퍼 읽기/쓰기 클럭 발생부(59, 77)에 의해 제어된다. 그리고 직렬-병렬(S/P) 및 병렬-직렬(P/S) FIFO는 버퍼자체적으로 직렬/병렬 변환 및 직렬 변환기능을 수행함으로 변환에 필요한 부가회로를 줄일 수 있다. 제4도와 제5도에서 ATM 헤더 삽입부(62) 및 VPI/VCI 비교부(75)는 각각의 호마다 할당된 VPI/VCI 값을 관리계층으로부터의 호 접속시 할당 해제 명령에 의하여 레지스터에 저장된 값을 이용하며, 송신측에서는 셀을 전송할 때마다 이를 읽어 삽입하여, 수신측에서는 수신된 VPI/VCI값과 레지스터에 저장된 값을 비교하여 해당하는 B 채널에 사용자정보가 전달되도록 한다.

SN/SNP 처리 기능으로는 송신측은 SAR-PDU 헤더 발생부(60)에서 담당하며, 수신측은 SAR-PDU 추출부(76) 및 SN/SNP 처리부(79)에서 담당한다. 송신측의 SAR-PDU 헤더 발생부(60)는 47옥텟의 사용자 정보에 대하여 3비트 순서번호를 발생하며 수신측에서 이를 이용하여 손실 및 잘못 삽입된 셀을 처리하도록 한다. 또한 3비트정보에 대한 싸이클릭 코드(cyclic code)를 이용하여 G(x)=x³+x¹+1의 다항식을 이용한 순서번호보호(SNP)를 덧불임으로써 순서번호(SN)값에 대한 오류방지를 하게 된다.

SAR-PDU 헤더 발생부(60)는 순서번호(SN) 발생부, 3비트 순서번호보호(SNP) 발생부, 상위 7비트에 대한 짝수 패리티 발생부로 구성된다. SAR-PDU 헤더의 출력은 송신제어부(64)로부터 셀의 구성을 위해 출력제어신호가 인에이블되면 발생된 SAR-PDU 헤더가 출력된다. 출력이 완료되면 순서번호(SN) 카운터 값을 1증가시켜 다음 송신셀에 대한 SAR-PDU 헤더를 계산하여 출력레지스터에 래치시킨다.

수신측에서는 추출한 SAR-PDU 헤더의 CRC 비트(SN)와 짝수 패리티 비트를 검사하여 1비트 에러정정이나 2비트 이상의 에러에 대한 검출기능을 수행하며, 정정모드 혹은 검출모드에서 동작한다. 그리고 수신순서번호(SN)값을 검사하여 손실 및 잘못 삽입된 셀의 처리를 수행한다. 수신부의 구성은 헤더 레지스터와 정정모드 처리부, 검출모드 처리부, 순서번호(SN) 검사부로 구성된다.

제6도는 본 발명에 따른 수신버퍼제어부(80)의 구성도를 나타낸다. 송신측은 R 인터페이스의 B1 및 B2채널로부터 수신되는 사용자정보를 64bps의 비트 스트림으로 8KHz의 바이트속도로 직렬-병렬(S/P)FIFO에 저장하며, 47옥텟이 수신되면 ATM 계층으로 셀전송을 위한 AAL 기능 및 일부 ATM 계층 기능을 수행하고 전송하게 된다. 그러므로 송신측 버퍼의 제어는 대체로 간단하다.

그러나, 수신측의 경우는 송신측에서 보낸 셀이 망을 통하여 ATM 적응계층(AAL)의 수신버퍼에 도착하는데, 송수신간 서비스 클럭의 차와 망의 ATM 처리 기능에 기인한 망의 지터를 포함하고 있으므로 송신측에서 일정한 속도 연속적으로 셀을 송신하였더라도 이들 셀이 도착하는 시간은 랜덤할 수 있다.

따라서 수신측 버퍼는 어느정도의 버퍼레벨이 유지될 수 있도록 하여야 하며 기준레벨에 이르렀을 때에야 비로소 서비스를 시작하게 된다.

또한 버퍼의 상한레벨과 하한레벨을 가지고 있으면서 버퍼의 오버플로우(overflow) 및 언더플로우(underflow) 상태를 계속 감시하여야 한다. 이를 위하여 프로세서로부터의 이들 상태 처리정보를 주고받기 위한 레지스터들을 사용한다. 수신의 경우는 B1/B2 채널에 대해 각각 8비트로 업다운 카운터(92)를 사용하여 업다운 카운터(92)는 R 인터페이스로 출력하기 위해 병렬/직렬(P/S) FIFO를 8비트(1바이트)를 읽는 경우는 카운터가 1만큼 감소하고, ATM 모듈로부터 역다중화되어 1바이트 쓰여지는 경우는 1만큼 증가하도록하여, 카운터값이 버퍼레벨 비교기(93)로 전달되어 비교기(93)에서 시스템 버스의 상한 레벨과 서비스 시작레벨 값과 비교되어 서비스시작 신호등 필요한 상태정보를 출력한다. 그리고 버퍼의 언더플로우가 발생하는 경우는 의사(dummy) 바이트를 출력하도록 구성되어 있다.

제7도는 본 발명에 따른 클럭감시회로(34)의 구성도를 나타내며, 클럭감시회로(34)는 멀티바이브레이터(100)로 구현되며 리트리거 시간은 저항(101)과 커패시터(102)로 조정한다.

상기와 같이 구성되어 동작하는 본 발명은 협대역 종합정보통신망(NISDN) S 기준점 인터페이스에 접속되어 기본 엑세스(2B+D)정보를 처리함으로써 ISDN 협대역 기본속도 가입자에게 광대역 종합정보통신망(BISDN)을 통하여 서비스를 제공하기 위한 가입자 인터페이스 정합기능을 수행할 수 있도록 BISDN의 R 인터페이스 접속 기능과 64Kbps B 채널정보를 AAL 타입 1의 기능을 수행하며, ATM 헤더 VPI/VCI를 생성 및 해석하는 기능을 하드웨어 보드로 제공하고, NISDN 1차군 속도정보에 대한 접속기능을 개발하는 데 이용될 수 있다.

Claims

협대역 종합정보통신망 가입자와 접속되어 가입자로부터 수신된 데이타의 클럭 복구와 수신된 데이타를 채널별로 구분하여 출력하거나 그 역기능을 수행하는 인터페이스 처리수단 ; 상기 인터페이스 처리수단으로부터 바이트 단위의 직렬 데이타를 채널별로 수신하여 일시 저장하고, 병렬 데이타로 변환하여 출력하는 송신버퍼링수단 ; 상기 인터페이스 처리수단으로부터 바이트 단위로 입력되는 데이타의 수를 계수하여 그 상태신호를 출력하는 다중화 채널 선택수단 ; 상기 다중화 채널 선택수단의 상태신호를 입력받아 가입자로부터 전송된 임의의 수의 바이트 데이타가 상기 송신버퍼링수단에 저장되면 셀의 헤더를 구성하기 위한 제어신호를 출력하고, 다중화 선택신호를 출력하여 상기 송신버퍼링수단에 저장된 사용자 데이타가 하나의 셀로 구성되어 비동기전달모드(ATM)계층으로 전송되도록 제어하는 송신제어수단 ; 상기 송신제어수단의 제어를 받아 분할 및 조립 프로토콜 데이타 유닛(SAR-PDU : Segmentation And Reasembly-Protocol Data Unit) 헤더를 생성하여 삽입하는 수단 ; 시스템 버스를 통해 시스템 제어부로부터 입력된 연결식별자를 저장하고, 제어 및 상태값을 저장하는 수단 ; 상기 송신제어수단의 제어를 받아 상기 저장수단에 저장된 연결식별자를 입력받아 ATM 헤더를 형성하여 삽입하는 수단 ; ATM 인터페이스와 접속되며, 상기 송신 제어수단의 제어를 받아 송신클럭과 동기신호, 프레임신호를 출력하는 ATM 인터페이스 제어수단 ; 상기 송신제어수단의 제어를 받아 상기 ATM 헤더와 SAR-PDU 헤더와 상기 송신버퍼링수단에 저장된 사용자데이타를 각각 입력받아 하나의 셀을 형성하여 상기 ATM 인터페이스 제어수단의 송신클럭에 동기시켜 출력하는 다중화 버퍼링수단 ; 상기 ATM 인터페이스를 통해 수신된 셀 일시 저장하는 역다중화 수신버퍼링수단 ; 상기 역다중화 수신버퍼링수단에 저장된 셀로부터 ATM 헤더를 추출하여 상기 저장수단에 저장된 연결식별자와 비교하여 헤더추출 및 비교수단 ; 상기 역다중화 수신버퍼링수단에 저장된 셀로부터 SAR-PDU 헤더를 추출하여 순서번호 및 순서번호보호를 처리하는 헤더추출 및 처리수단 ; 상기 ATM 인터페이스 제어수단으로부터 수신동기신호를 입력받아 상기 ATM 헤더추출 및 비교수단과 SAR-PDU 헤더추출 및 처리수단을 제어하여 그 결과를 입력받아 상기 역다중화 수신버퍼링수단에 저장된 셀의 역다중화 과정을 제어하는 수신제어수단 ; 상기 역다중화된 사용자 데이타만을 채널별로 임시 저장하는 수신버퍼링수단 ; 및 상기 수신제어수단의 제어를 받아 상기 버퍼링수단들의 읽기 쓰기 과정을 제어하는 수신버퍼제어수단을 구비한 것을 특징으로 하는 종합정보통신망 단말 사용자정보 정합장치.
제1항에 있어서, 서비스 클럭을 외부로부터 입력받아 이를 분주하여 각 기능처리수단에 필요한 클럭을 발생하고, 상기 ATM 인터페이스로부터 수신되는 클럭을 감시하는 수단을 더 구비한 것을 특징으로 하는 종합정보통신망 단말 사용자정보 정합장치.
제2항에 있어서, 상기 송신버퍼링수단에 접속되어 하드웨어 시험시 또는 ATM 모듈과의 통신불능시 오류발견을 위해 송신 데이타 및 제어신호를 내부적으로 루프시키는 수단을 더 구비한 것을 특징으로 하는 종합정보통신망 단말 사용자정보 정합장치.
제1항 또는 제2항에 있어서, 상기 인터페이스 처리수단은, 상기 시스템 버스와 접속되며, 가입자 인터페이스와 접속되어 전기적 정합 및 가입자로부터 수신된 데이타를 프레임 동기클럭에 동기시켜 출력하거나 그 역기능을 수행하는 인터페이스수단 ; 망동기클럭과 시스템 클럭을 외부로부터 입력받아 프레임동기신호와 데이타클럭을 생성하는 클럭발생수단 ; 및 상기 클럭발생수단으로부터 프레임동기신호와 데이타클럭을 입력받아 상기 인터페이스수단에 프레임동기클럭을 출력하여 송신 데이타를 입력받아 채널 데이타의 스위칭 및 루프기능, 동기손실 감시기능을 수행하고, 수신된 송신 데이타를 채널별로 구분하여 출력하거나, 그 역기능을 수행하는 수단을 구비한 것을 특징으로 하는 종합정보통신망 단말 사용자정보 정합장치.
제1항 또는 제2항에 있어서, 상기 수신버퍼제어수단은, 상기 시스템 버스에 접속되어 상기 수신버퍼링수단의 넘침을 방지하기 위한 버퍼 상한값과 서비스의 시작을 알리기 위한 값을 저장하는 수단 ; 읽기클럭과 쓰기클럭을 입력받아 상기 수신버퍼링수단에 저장된 데이타양을 계수하는 수단 ; 상기 저장수단에 저장된 값과 상기 계수수단의 계수값을 서로 비교하여 그 결과를 출력하는 비교수단 ; 및 상기 비교수단의 비교결과를 입력받아 서비스의 시작을 알리기 위한 제어신호를 상기 버퍼링수단으로 출력하는 제어신호발생수단을 구비한 것을 특징으로 하는 종합정보통신망 단말 사용자정보 정합장치.