KR100492891B1 - 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치 - Google Patents

알에이엠 시스템에서의 리퍼런스 클럭 선택 장치 Download PDF

Info

Publication number
KR100492891B1
KR100492891B1 KR10-2002-0084990A KR20020084990A KR100492891B1 KR 100492891 B1 KR100492891 B1 KR 100492891B1 KR 20020084990 A KR20020084990 A KR 20020084990A KR 100492891 B1 KR100492891 B1 KR 100492891B1
Authority
KR
South Korea
Prior art keywords
reference clock
board
clock
network
priority
Prior art date
Application number
KR10-2002-0084990A
Other languages
English (en)
Other versions
KR20040058637A (ko
Inventor
박경복
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0084990A priority Critical patent/KR100492891B1/ko
Publication of KR20040058637A publication Critical patent/KR20040058637A/ko
Application granted granted Critical
Publication of KR100492891B1 publication Critical patent/KR100492891B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 RAM(Remote Access Module)이 로컬 교환기나 ATM(Asynchronous Transfer Mode) 망 또는 IP(Internet Protocol) 망 등과 직접 연동함에 따라 입력되는 서로 다른 리퍼런스 클럭(Reference Clock) 중에서 어느 하나의 리퍼런스 클럭을 선택하여 자체 시스템 클럭을 생성 및 공급할 수 있도록 한 RAM 시스템에서의 리퍼런스 클럭 선택 장치에 관한 것이다.
본 발명은 RAM 시스템에 서로 다른 리퍼런스 클럭 중에서 어느 하나를 기준 리퍼런스 클럭으로 선택하는 리퍼런스 클럭 선택 장치를 구현함으로써, 다양한 리퍼런스 클럭 중에서 기준이 되는 하나의 리퍼런스 클럭을 유동적으로 선택하여 시스템 클럭으로 사용할 수 있게 되며, 이로 인해 시스템 내의 각 보드에 PLL(Phase Locked Loop) 회로를 구현하지 않더라고 하나의 PLL 회로만으로 시스템 클럭 및 프레임 동기 신호를 생성 및 공급할 수 있게 되고, 따라서 전체적인 시스템 구현 비용을 절감할 수 있게 된다.
또한, 본 발명은 시스템 클럭 및 프레임 동기 신호를 하나의 PLL 회로에서 생성 및 공급함으로써, 보드 확장이나 유동적인 보드 실장을 통해 다양한 네트웍 소스들을 직접 연동할 수 있게 된다.

Description

알에이엠 시스템에서의 리퍼런스 클럭 선택 장치{Apparatus For Selecting Reference Clock In The RAM System}
본 발명은 RAM(Remote Access Module)에서 사용되는 리퍼런스 클럭에 관한 것으로, 특히 RAM 시스템이 로컬 교환기나 ATM 망 또는 IP 망 등과 직접 연동함에 따라 입력되는 서로 다른 리퍼런스 클럭 중에서 어느 하나의 리퍼런스 클럭을 선택하여 자체 시스템 클럭을 생성 및 공급할 수 있도록 한 RAM 시스템에서의 리퍼런스 클럭 선택 장치에 관한 것이다.
최근들어, PSTN/ISDN(Public Switched Telephone Network/Integrated Service Digital Network) 가입자와 고속의 xDSL 가입자 등에 대한 음성 및 데이터 트래픽을 효율적으로 처리하기 위해 TAM(Total Access Module) 시스템이 개발되었는데, 이러한 TAM 시스템은 첨부된 도면 도 1에 도시된 바와 같이 PSTN/ISDN/xDSL 가입자를 로컬(Local)과 리모트(Remote)로 수용하여 음성 및 데이터의 통합 서비스를 제공하되, 로컬 가입자(통상, 4Km 이내의 가입자)는 TAM 시스템에 직접 수용되며, E1/T1 정합을 이용한 로컬 교환기(Local Exchange)와의 연동을 통하여 LE 가입자인 PSTN/ISDN 가입자와의 통신 서비스를 제공하고, 리모트 가입자는 리모트 시스템인 RAM(Remote Access Module) 시스템을 통해 수용한다.
이때, RAM 시스템은 STM-1 정합을 이용하여 TAM 시스템과 연동하며, 해당되는 TAM 시스템을 통해 로컬 교환기 및 ATM(Asynchronous Transfer Mode) 망과 연동하여 통신 서비스를 제공한다.
한편, 전술한 RAM 시스템은 TAM 시스템과 연동하기 위하여 STM-1 링크를 사용하고 있으며, 시스템 제어보드인 SPCC 보드에서는 해당되는 STM-1 링크로부터 리퍼런스 클럭을 추출하여 자체 시스템 클럭 및 프레임 동기 신호를 생성한 후에 이를 하위 보드들에게 공급하기 때문에 로컬 교환기나 ATM 망 등과 직접 연동할 수 없는 문제점이 있었다.
즉, 종래의 RAM 시스템은 상위 시스템이 되는 TAM 시스템과 STM-1 정합만을 제공하므로, 시스템 자체의 동기를 맞출 수 있는 시스템 클럭 및 프레임 동기 신호를 생성하기 위해서는 STM-1 링크에서 리퍼런스 클럭을 추출해야 했으며, 따라서 리모트 가입자만을 수용하고 TAM 시스템을 통해서만 로컬 교환기나 ATM 망 또는 IP 망 등과 연동할 수 있었을 뿐, RAM 시스템 자체에서 보드 확장이나 유동적인 보드 실장을 통해 전술한 네트웍 소스(즉, 로컬 교환기, ATM 망, IP 망, FLC 등)들과 직접 연동할 수 있는 경우를 고려하지 않아서 시스템 기능이 한정적이라는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, RAM 시스템에 서로 다른 리퍼런스 클럭 중에서 어느 하나를 기준 리퍼런스 클럭으로 선택할 수 있는 리퍼런스 클럭 선택 장치를 구현하고, 이를 통해 다양한 리퍼런스 클럭 중에서 기준이 되는 하나의 리퍼런스 클럭을 유동적으로 선택하여 시스템 클럭으로 사용할 수 있도록 하는데 있다.
본 발명의 다른 목적은, 다양한 리퍼런스 클럭 중에서 어느 하나를 기준 리퍼런스 클럭으로 선택함으로써, 시스템 내의 각 보드에 PLL 회로를 구현하지 않더라고 하나의 PLL 회로만으로 시스템 클럭 및 프레임 동기 신호를 생성 및 공급할 수 있도록 하여 전체적인 시스템 구현 비용을 절감하는데 있다.
본 발명의 또 다른 목적은, 시스템 클럭 및 프레임 동기 신호를 하나의 PLL 회로에서 생성 및 공급함으로써, 보드 확장이나 유동적인 보드 실장을 통해 다양한 네트웍 소스들을 직접 연동할 수 있도록 하는데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, 네트웍 연동 보드를 통해 다양한 네트웍 소스들과 직접 연동하는 RAM 시스템에 있어서, 상기 시스템 환경에 따라 기설정된 우선순위 정보를 이용하여 상기 시스템 내에 실장된 망 동기 보드나 네트웍 연동 보드와 같은 다수의 리퍼런스 클럭원이 되는 보드로부터 입력되는 서로 다른 리퍼런스 클럭들에 대해 우선순위를 부여하는 우선순위 비교부와; 상기 각 리퍼런스 클럭원들의 상태를 체크하며, 상기 우선순위 비교부에 의해 부여된 우선순위에 따라 최우선순위를 갖는 하나의 리퍼런스 클럭에 대한 선택신호를 출력하는 상태 판단부와; 상기 상태 판단부로부터 출력되는 선택신호에 따라 대응하는 리퍼런스 클럭을 기준이 되는 리퍼런스 클럭으로 선택한 후에 이를 상기 시스템 내에 실장된 보드들에게 시스템 클럭 및 프레임 동기 신호를 생성하여 공급하는 PLL 회로부로 전달해 주는 리퍼런스 클럭 선택부를 포함하는 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치를 제공하는데 있다.
삭제
이때, 상기 상태 판단부는, 리퍼런스 클럭원이 되는 보드들이 이중화되어 있는 경우 최우선순위를 갖는 보드로부터 입력되는 리퍼런스 클럭에 대한 선택신호를 출력하되, 액티브 시그널을 체크하여 액티브 상태인 보드로부터 입력되는 리퍼런스 클럭에 대한 선택신호를 출력하는 것을 특징으로 한다.
그리고, 상기 우선순위 비교부는, 시스템 내에 실장된 다수의 리퍼런스 클럭원이 되는 보드 중에 망 동기 보드가 실장되어 있는 경우 상기 망 동기 보드로부터 입력되는 클럭을 리퍼런스 클럭으로 선택하도록 최우선순위를 부여하는 것을 특징으로 하며, 또한 시스템 내에 실장된 다수의 리퍼런스 클럭원이 되는 보드 중에 망 동기 보드가 실장되어 있지 않은 경우 네트웍 연동 보드 중에서 우선순위가 가장 높은 보드로부터 입력되는 클럭을 리퍼런스 클럭으로 선택하도록 최우선순위를 부여하는 것을 특징으로 한다.
삭제
또한, 상기 우선순위 비교부는, 특정 클럭원 선택 명령이 입력되는 경우 대응하는 보드로부터 입력되는 클럭을 리퍼런스 클럭으로 선택하도록 최우선순위를 부여하는 것을 특징으로 한다.
삭제
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에서는 첨부한 도면 도 2에 도시한 바와 같이 액세스 게이트웨이인 RAM 시스템이 보드 확장이나 유동적인 보드 실장을 통해 로컬 교환기나 ATM 망 또는 IP 망 등과 같은 네트웍 소스들과 직접 연동하는 경우 첨부한 도면 도 3에 도시한 바와 같이 시스템 제어보드(30) 내에서 특정 보드의 리퍼런스 클럭을 선택하여 각 보드 및 버스에 필요한 시스템 클럭 및 프레임 동기 신호를 생성 및 공급하게 되는데, 이를 위해 시스템 제어보드(30) 내에 구현되는 리퍼런스 클럭 선택 장치(40)는 첨부한 도면 도 4에 도시한 바와 같이 클럭 선택부(41)와 PLL(Phase Locked Loop) 회로부(42)를 구비하여 이루어진다.
여기서, 도 3은 본 발명에 따른 RAM 시스템의 보드 실장 상태를 도시한 도면으로, ATM 보드(31)와 ATM 리어 보드(32) 및 V5.2 보드(33)는 네트웍 소스와 연동되는 네트웍 연동 보드로서, 자신이 연동한 네트웍을 통해 추출한 리퍼런스 클럭(19.44MHz 또는 2.048MHz)을 시스템 제어보드(30) 측으로 전달해 주되, 망 동기 보드인 NES(NEtwork Synchronization) 보드(34)가 실장되어 있는 경우 해당되는 리퍼런스 클럭을 NES 보드(34)에도 전달해 준다. 여기서 ATM 리어 보드(32)라 함은 ATM 보드(31)가 실장되는 경우에 동일 위치의 후면에 실장되는 E1 정합보드를 의미한다.
이때, NES 보드(34)는 각각의 네트웍 연동 보드(31~33)로부터 입력되는 리퍼런스 클럭을 이용하여 스위칭에 필요한 리퍼런스 클럭(16.384MHz)을 시스템 제어보드(30)로 전달해 준다.
그리고, 시스템 제어보드(30)는 POTS(Plain Old Telephone Service) 가입자 제어 및 스위칭 기능을 담당하는 MCMC(Main Controller & Maintenance Card) 보드로서, NES 보드(34) 및 네트웍 연동 보드(31~33)들로부터 입력되는 서로 다른 리퍼런스 클럭 중에서 최우선순위가 되는 어느 하나의 리퍼런스 클럭을 선택하여 시스템 내의 각 보드(31~37) 및 버스에 필요한 시스템 클럭 및 프레임 동기 신호(16.384MHz, 8KHz)(16.384MHz, 8KHz ; LA-버스)(4.096MHz, 8KHz ; HT-버스)를 생성 및 공급하는 리퍼런스 클럭 선택 장치(40)를 포함하는 구성을 갖는다. 여기서, LA-버스는 POTS 가입자와의 인터페이스를 위한 버스이며, HT-버스는 외부 네트웍 소스들과 연동하는 각 네트웍 연동 보드(31~33)와 연결되는 내부 버스를 의미한다.
또한, 도 3에서 POTS 보드(35)와 xDSL 보드(36)는 가입자 보드로서, 각각 일반 전화 가입자인 POTS 가입자나 ADSL/VDSL 가입자가 연결되며, 이 외에도 라인 시험 및 전용선 보드(37) 등이 실장될 수 있다.
한편으로, 도 4에서 리퍼런스 클럭 선택 장치(40)를 구성하는 클럭 선택부(41)와 PLL 회로부(42)에 대하여 보다 상세하게 설명하면, 클럭 선택부(41)는 시스템 내의 NES 보드(34)나 네트웍 연동 보드(31~33)의 실장 여부에 따라 해당되는 보드들로부터 입력되는 서로 다른 리퍼런스 클럭 중에서 최우선순위가 되는 어느 하나의 리퍼런스 클럭을 기준이 되는 리퍼런스 클럭으로 선택하되, 현재 액티브 상태인 보드로부터 입력되는 리퍼런스 클럭을 선택하며, PLL 회로부(42)는 클럭 선택부(41)에 의해 선택된 리퍼런스 클럭을 이용하여 시스템 내의 각 보드 및 버스에 필요한 시스템 클럭 및 프레임 동기 신호를 생성하여 공급한다.
여기서, 최우선순위가 되는 어느 하나의 리퍼런스 클럭을 선택하는 클럭 선택부(41)에 대해 첨부한 도면 도 5를 참조하여 보다 상세히 설명하면, 우선순위 비교부(41-1)와 상태 판단부(41-2) 및 리퍼런스 클럭 선택부(41-3)를 포함하는 구성을 갖는다.
우선순위 비교부(41-1)는 시스템 환경에 따라 기설정된 우선순위 정보를 이용하여 소정의 리퍼런스 클럭원이 되는 각 보드 즉, NES 보드(34) 및 네트웍 연동 보드(31~33)로부터 입력되는 서로 다른 리퍼런스 클럭들에 대해 우선순위를 부여하되, 상위 프로세서로부터 특정 클럭원 선택 명령이 입력되는 경우 대응하는 리퍼런스 클럭에 대해 최우선순위를 부여한다.
상태 판단부(41-2)는 각 리퍼런스 클럭원들의 상태를 체크하며, 우선순위 비교부(41-1)에 의해 각 리퍼런스 클럭에 부여된 우선순위에 따라 최우선순위를 갖는 리퍼런스 클럭에 대한 선택신호를 출력하되, 현재 액티브 상태이고 정상 상태인 리퍼런스 클럭 중에서 최우선순위가 되는 리퍼런스 클럭에 대한 선택신호를 출력한다.
리퍼런스 클럭 선택부(41-3)는 상태 판단부(41-2)로부터 출력되는 선택신호에 따라 대응하는 리퍼런스 클럭을 선택하여 PLL 회로부(42)에 전달해 준다.
상술한 RAM 시스템에 구현된 리퍼런스 클럭 선택 장치(40)의 동작을 NES 보드(34) 및 네트웍 연동 보드(31~33)의 실장 여부에 따라 구분하여 설명할 수 있는데, 이하에서 각 보드(31~34)는 이중화 개념으로 2장(A,B)씩 실장되고, 액티브 시그널과 리퍼런스 클럭을 전달해 주며, 리퍼런스 클럭의 선택 기준이 되는 우선순위는 시스템 구조 설계에 따라 달라지는 부분으로 이하의 실시예에서는 NES 보드(34), ATM 보드(31), V5.2 보드(33)의 순서를 갖는다고 가정한다.
첫째로, 망 동기 보드인 NES 보드(34)가 실장되어 정상적으로 이중화 동작하는 경우 즉, 이중화된 NES 보드(34)로부터 액티브 시그널과 리퍼런스 클럭이 입력되는 경우에는 해당되는 NES 보드(34)가 최우선순위를 갖는 보드이므로, 다른 네트웍 연동 보드(31~33)의 실장 여부와는 관계없이 NES 보드(34)로부터 입력되는 리퍼런스 클럭(16.384MHz)을 시스템 클럭 및 프레임 동기 신호를 생성하기 위한 리퍼런스 클럭으로 선택하게 된다.
둘째로, 최우선순위를 갖는 NES 보드(34)가 실장되지 않았거나 정상적으로 이중화 동작하지 않는 경우에는 네트웍 연동 보드(31~33)들의 실장 여부에 따라 리퍼런스 클럭을 선택하게 되는데, 이를 위해서는 우선 시스템 내에 실장된 각 네트웍 연동 보드(31~33)들로부터 입력되는 액티브 시그널을 체크하여 정상적으로 이중화 동작하는 네트웍 연동 보드들을 추출한 후, 해당되는 네트웍 연동 보드(31~33)들 중에서 우선순위가 가장 높은 네트웍 연동 보드로부터 입력되는 리퍼런스 클럭을 시스템 클럭 및 프레임 동기 신호를 생성하기 위한 리퍼런스 클럭으로 선택하게 된다.
예를 들어, 첨부한 도면 도 6과 같이, NES 보드(34)가 정상적으로 이중화 동작함에 따라 '(0,1) 또는 (1,0)' 액티브 시그널과 리퍼런스 클럭이 입력되는 경우에는 해당되는 NES 보드(34)가 최우선순위를 갖는 보드이므로, 다른 네트웍 연동 보드(31~33)의 실장 여부와는 관계없이 NES 보드(34)로부터 입력되는 리퍼런스 클럭(16.384MHz)을 시스템 클럭 및 프레임 동기 신호를 생성하기 위한 리퍼런스 클럭으로 선택하게 된다.
그리고, NES 보드(34)가 실장되지 않았거나 정상적으로 이중화 동작하지 않음에 따라 '(0,0) 또는 (1,1)' 액티브 시그널이 입력되는 경우에는 다음으로 우선순위가 높은 ATM 보드(31)가 정상적으로 이중화 동작하는지를 확인하게 되며, 이때 ATM 보드(31)로부터 '(0,1) 또는 (1,0)' 액티브 시그널과 리퍼런스 클럭이 입력되는 경우에는 다른 네트웍 연동 보드 즉, V5.2 보드(33)의 실장 여부와는 관계없이 해당되는 ATM 보드(31)로부터 입력되는 리퍼런스 클럭(19.44MHz)을 시스템 클럭 및 프레임 동기 신호를 생성하기 위한 리퍼런스 클럭으로 선택하되, 만약에 ATM 보드(31)의 후면에 ATM 리어 보드(32)가 실장되어 있는 경우에는 별도의 전송속도 선택신호(RATE_SEL)에 따라 ATM 보드(31) 또는 ATM 리어 보드(32)로부터 입력되는 리퍼런스 클럭(19.44MHz/2.048MHz) 중에서 어느 하나의 리퍼런스 클럭을 시스템 클럭 및 프레임 동기신호를 생성하기 위한 리퍼런스 클럭으로 선택하게 된다.
또한, NES 보드(34)와 ATM 보드(31)가 모두 실장되지 않았거나 정상적으로 이중화 동작하지 않음에 따라 '(0,0) 또는 (1,1)' 액티브 시그널이 입력되는 경우에는 다음으로 우선순위가 가장 낮은 V5.2 보드(33)로부터 입력되는 리퍼런스 클럭(2.048MHz)을 시스템 클럭 및 프레임 동기신호를 생성하기 위한 리퍼런스 클럭으로 선택하게 된다.
나아가, 상술한 실시예에 의한 리퍼런스 클럭 동작에 있어서, 운용자로부터 특정 클럭원 선택 명령이 입력되는 경우에는 앞에서 제시한 우선순위와는 관계없이 해당되는 운용자의 명령에 대응하는 리퍼런스 클럭을 시스템 클럭 및 프레임 동기 신호를 생성하기 위한 리퍼런스 클럭으로 선택하게 된다.
한편으로, 본 발명에서 리퍼런스 클럭 선택 장치(40)는 각 보드(31~34)로부터 입력되는 액티브 시그널을 확인한 결과, NES 보드(34)나 ATM 보드(31) 또는 V5.2 보드(33)가 정상적으로 이중화 동작하지 않는 경우 즉, 각각 이중화된 두 보드가 모두 액티브(ACT) 상태이거나 스탠바이(STBY) 상태인 경우 이에 대응하는 알람 정보를 출력할 수 있으며, 하드웨어적으로 해당되는 보드들이 임의적으로 탈/실장되더라도 리퍼런스 클럭 소스만 입력된다면 이를 선택하여 시스템 클럭 및 프레임 동기신호를 생성하게 된다.
그리고, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 RAM 시스템에 서로 다른 리퍼런스 클럭 중에서 어느 하나를 기준 리퍼런스 클럭으로 선택하는 리퍼런스 클럭 선택 장치를 구현함으로써, 다양한 리퍼런스 클럭 중에서 기준이 되는 하나의 리퍼런스 클럭을 유동적으로 선택하여 시스템 클럭으로 사용할 수 있게 된다.
그리고, 본 발명은 다양한 리퍼런스 클럭 중에서 어느 하나를 기준 리퍼런스 클럭으로 선택함으로써, 시스템 내의 각 보드에 PLL 회로를 구현하지 않더라고 하나의 PLL 회로만으로 시스템 클럭 및 프레임 동기 신호를 생성 및 공급할 수 있게 되고, 따라서 전체적인 시스템 구현 비용을 절감할 수 있게 된다.
또한, 본 발명은 시스템 클럭 및 프레임 동기 신호를 하나의 PLL 회로에서 생성 및 공급함으로써, 보드 확장이나 유동적인 보드 실장을 통해 다양한 네트웍 소스들을 직접 연동할 수 있게 된다.
도 1은 종래의 TAM 시스템과 RAM 시스템의 연동 구조를 도시한 도면.
도 2는 본 발명에 따른 RAM 시스템이 로컬 교환기나 ATM 망 또는 IP 망 등과 직접 연동한 경우를 도시한 도면.
도 3은 도 2에 있어, RAM 시스템의 보드 실장 상태를 도시한 도면.
도 4는 도 3에 있어, 시스템 제어보드 내에 구현되는 리퍼런스 클럭 선택 장치를 도시한 도면.
도 5는 도 4에 있어, 클럭 선택부의 상세한 구성을 도시한 도면.
도 6은 본 발명에 따른 리퍼런스 클럭 선택 장치의 동작을 설명하기 위한 NES 보드 및 네트웍 연동 보드의 액티브 시그널을 예시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
31 : ATM 보드 32 : ATM 리어 보드
33 : V5.2 보드 34 : NES 보드
35 : POTS 보드 36 : xDSL 보드
37 : 라인 시험 및 전용선 보드 40 : 리퍼런스 클럭 선택 장치
41 : 클럭 선택부 41-1 : 우선순위 비교부
41-2 : 상태 판단부 41-3 : 리퍼런스 클럭 선택부
42 : PLL 회로부

Claims (8)

  1. 네트웍 연동 보드를 통해 다양한 네트웍 소스들과 직접 연동하는 RAM 시스템에 있어서,
    상기 시스템 환경에 따라 기설정된 우선순위 정보를 이용하여 상기 시스템 내에 실장된 망 동기 보드나 네트웍 연동 보드와 같은 다수의 리퍼런스 클럭원이 되는 보드로부터 입력되는 서로 다른 리퍼런스 클럭들에 대해 우선순위를 부여하는 우선순위 비교부와;
    상기 각 리퍼런스 클럭원들의 상태를 체크하며, 상기 우선순위 비교부에 의해 부여된 우선순위에 따라 최우선순위를 갖는 하나의 리퍼런스 클럭에 대한 선택신호를 출력하는 상태 판단부와;
    상기 상태 판단부로부터 출력되는 선택신호에 따라 대응하는 리퍼런스 클럭을 기준이 되는 리퍼런스 클럭으로 선택한 후에 이를 상기 시스템 내에 실장된 보드들에게 시스템 클럭 및 프레임 동기 신호를 생성하여 공급하는 PLL 회로부로 전달해 주는 리퍼런스 클럭 선택부를 포함하는 것을 특징으로 하는 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 상태 판단부는, 리퍼런스 클럭원이 되는 보드들이 이중화되어 있는 경우 최우선순위를 갖는 보드로부터 입력되는 리퍼런스 클럭에 대한 선택신호를 출력하되, 액티브 시그널을 체크하여 액티브 상태인 보드로부터 입력되는 리퍼런스 클럭에 대한 선택신호를 출력하는 것을 특징으로 하는 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치.
  4. 제 1항에 있어서,
    상기 우선순위 비교부는, 시스템 내에 실장된 다수의 리퍼런스 클럭원이 되는 보드 중에 망 동기 보드가 실장되어 있는 경우 상기 망 동기 보드로부터 입력되는 클럭을 리퍼런스 클럭으로 선택하도록 최우선순위를 부여하는 것을 특징으로 하는 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치.
  5. 제 1항에 있어서,
    상기 우선순위 비교부는, 시스템 내에 실장된 다수의 리퍼런스 클럭원이 되는 보드 중에 망 동기 보드가 실장되어 있지 않은 경우 네트웍 연동 보드 중에서 우선순위가 가장 높은 보드로부터 입력되는 클럭을 리퍼런스 클럭으로 선택하도록 최우선순위를 부여하는 것을 특징으로 하는 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치.
  6. 삭제
  7. 제 1항에 있어서,
    상기 우선순위 비교부는, 특정 클럭원 선택 명령이 입력되는 경우 대응하는 보드로부터 입력되는 클럭을 리퍼런스 클럭으로 선택하도록 최우선순위를 부여하는 것을 특징으로 하는 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치.
  8. 삭제
KR10-2002-0084990A 2002-12-27 2002-12-27 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치 KR100492891B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084990A KR100492891B1 (ko) 2002-12-27 2002-12-27 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084990A KR100492891B1 (ko) 2002-12-27 2002-12-27 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치

Publications (2)

Publication Number Publication Date
KR20040058637A KR20040058637A (ko) 2004-07-05
KR100492891B1 true KR100492891B1 (ko) 2005-06-02

Family

ID=37350715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0084990A KR100492891B1 (ko) 2002-12-27 2002-12-27 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치

Country Status (1)

Country Link
KR (1) KR100492891B1 (ko)

Also Published As

Publication number Publication date
KR20040058637A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
US5151896A (en) Modular digital telephone system with fully distributed local switching and control
US4639910A (en) Apparatus for establishing communication paths
US5077734A (en) Electronic exchange apparatus synchronized with digital network
KR100492891B1 (ko) 알에이엠 시스템에서의 리퍼런스 클럭 선택 장치
US7181545B2 (en) Network synchronization architecture for a Broadband Loop Carrier (BLC) system
KR100198955B1 (ko) 비동기전달모드 교환 시스템에서의 망 연동장치
US20040105425A1 (en) Modular switch system on high-speed serial bus
US6990159B1 (en) Circuit for generating clock pulses in a communications system
KR100608894B1 (ko) Ｔｄｍ/ｉｐ 데이터 통합 전달 시스템 및 그의 망 동기 제어 방법
KR20010025818A (ko) 디에스엘에이엠 멀티 입력 동기 이중화 장치 및 방법
KR100738549B1 (ko) 디지털 가입자 접속 시스템의 가입자 확장 장치 및 그 유닛절체 방법
KR100383234B1 (ko) 디에스램 시스템에서 엔티알/티티알 클럭 공급장치
KR0135208B1 (ko) 사설교환기에서의 CCS No.7 망 정합장치
KR960002676B1 (ko) 종합정보통신망 중용량 망종단장치의 스위칭 제어장치
KR100277478B1 (ko) 아이에스디엔 비알아이 에스점의 트렁크 및 가입자 공유 접속제어회로
US5966383A (en) Data communication system using a time slot interface architecture between processor and devices therein
KR0153951B1 (ko) 비동기 전달모드 기준클럭을 이용한 일반 전화 서비스용 클럭 발생 장치
KR0156424B1 (ko) 전전자 교환기내 통화로계의 슬립 제거장치
KR910005489B1 (ko) 이종 ds1급 전송방식간 신호변환장치
KR20010003800A (ko) 이동 통신 시스템에서의 전송로 공차 확보장치 및 방법
JPH0697926A (ja) ディジタル電話システム
KR19990001334A (ko) 멀티미디어형 다중화 장치 및 그 실장 장치
KR100257713B1 (ko) 에이티엠-랜 교환기의 시스템 동기 클럭 분배 장치
KR100322344B1 (ko) 에이디에스엘의 디에스엘에이엠 동기 클럭 절체회로
KR100247428B1 (ko) 전전자교환기의 중계선 슬립상태 출력방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160524

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170524

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 14